DE3307782A1

DE3307782A1 - Schaltungsanordnung zur erzeugung von synchrontaktsignalen

Info

Publication number: DE3307782A1
Application number: DE19833307782
Authority: DE
Inventors: Gordon D. 94002 Belmont Calif. Svendsen
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1982-03-05
Filing date: 1983-03-04
Publication date: 1983-09-15
Also published as: DE3307782C2; US4423383A; GB2116759A; GB2116759B; FR2522903B1; FR2522903A1

Description

•If.

Beschreibung

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Erzeugung von Synchrontaktsignalen, die jeweils ein vorgegebenes ganzzahliges Frequenzteilungsverhältnis in bezug auf die Frequenz eines Haupttaktsignals besitzen.

In Schaltungsanordnungen zur Erzeugung von zwei oder mehr Synchrontaktsignalen mit unterschiedlichen Frequenzen wer-

^q den in bekannter Weise ein Haupttaktsignal-Generator und entsprechende Frequenzteiler verwendet, die in bezug auf die Frequenz des HaupttaktSignaIs jeweils ein gewünschtes Frequenzteilungsverhaltnis besitzen. Ein zur Synchronisation der verschiedenen Frequenzteiler notwendiges Synchronisa-

•jc tionssignal wird in bekannter Weise von einer externen Quelle gewonnen. Synchrontaktsignale sind beispielsweise in verschiedenen digitalen Signalübertragungssystemen, in digitalen Datenverarbeitungssystemen, in denen beispielsweise zwei oder mehr synchronisierte Serien-Parallel- oder Parallel-Serien-Datenwandler verwendet werden, sowie in entsprechenden Anwendungsfällen verwendbar. Bekannte Schaltungsanordnungen besitzen den Nachteil, daß es bei Änderung des Frequenzverhältnisses eines oder mehrerer Taktsignale notwendig ist, die Synchronsignalfrequenz entsprechend zu ändern, so daß die entsprechenden Frequenzteiler und andere Schaltungskomponenten zur Anpassung der Schaltungsanordnung an das geänderte Frequenzverhältnis ersetzt werden müssen.

3Q Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Erzeugung von zwei oder mehr Synchrontaktsignalen mit entsprechenden programmierbaren Frequenzverhältnissen in bezug auf die Frequenz eines Haupttaktsignals anzugeben, bei der die Verwendung eines externen Synchronsignals entfällt.

mm ι· ■ *>

- 5-

Die entsprechenden Frequenzverhältnisse der Ausgangssignale sollen dabei ohne die Notwendigkeit des Ersatzes oder der Abänderung von Schaltungskomponenten leicht änderbar sein.

Schließlich soll die Schaltungsanordnung selbst ein Synchronsignal mit einem programmierbaren Frequenzverhältnis in bezug auf alle erzeugten Ausgangssignale erzeugen.

Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 gelöst.

Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.

wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt:

2Q Fig. 1 ein vereinfachtes Schaltbild einer Ausführungsform der Erfindung;

Fig. 2 ein detailliertes Schaltbild der bevorzugten Ausführungsform der Erfindung; und

Fig. 3 ein Zeittaktdiagramm von an verschiedenen Stellen

in der bevorzugten Ausführungsform der Erfindung . auftretenden Signalen.

3Q Die bevorzugte Ausführungsform der Erfindung wird im folgenden anhand des vereinfachten Schaltbildes nach Fig. 1 und des zugehörigen Zeittaktdiagramms nach Fig. 3 erläutert. Danach wird das detailliertere Schaltbild nach Fig. 2 ■näher erläutert.

Fig. 1 zeigt eine Schaltungsanordnung zur Erzeugung von

ο ο υ / / ο

]_ digitalen Synchrontaktsignalen unter Verwendung einer eine stabile Frequenz liefernden Quelle 1 zur Erzeugung eines Haupttaktsignales A nach Fig. 3 mit einer Frequenz von beispielsweise 1 MHz. Die Quelle 1 wird vorzugsweise durch einen geeigneten Kristalloszillator gebildet, wobei es sich beispielsweise um einen von der Firma Vectron Laboratories hergestellten Typ CO-231 handeln kann.

Das Haupttaktsignal A wird über eine Leitung 2 in einen _in Frequenzvervielfächer 11 eingespeist, dessen Multiplikationsfaktor vorzugsweise so gewählt ist, daß sich eine Multiplikation mit 2 ergibt. Ein in der Frequenz vervielfachtes Ausgangssignal B des Frequenzvervielfachers 1.1 wird über eine Leitung 4 als Taktsignal in einen ersten vorsetzbaren

._ Frequenzteiler 5 eingegeben, der vorzugsweise durch einen

freilaufenden Zähler mit einem durch programmierbare Schalter 6 voreingestellten Teilungsverhältnisses gebildet wird, so daß sich beispielsweise eine Teilung durch 2 ergibt. Der Frequenzteiler 5 setzt sich über einen zwischen seinen

_on Zählausgang und einen Ladeeingang geschalteten Inverter 7 zurück. Die Frequenz eines Ausgangssignals C des Frequenzteilers 5 auf einer Leitung 8 wird in einem nachfolgenden Frequenzteiler 9 noch einmal durch 2 geteilt, wobei dieser Frequenzteiler das vorgenannte Signal B auf der Leitung 4

„c als Taktsignal aufnimmt. Das Teilerverhältnis des Frequenzteilers 9 ist so gewählt, daß es den Multiplikationsfaktor des Frequenzvervielfachers 11 kompensiert. Das Frequenzverhältnis eines resultierenden Taktsignals D auf einer Leitung 1O in bezug auf das Signal A ist durch das vorge-

OQ setzte Teilerverhältnis des Frequenzteilers 5 festgelegt, wobei das Ausgangssignal B synchron mit dem Signal A ist. Wie aus dem Zeittaktdiagramm nach Fig. 3 zu ersehen ist, ist das Ausgangssignal D auf der Leitung 10 symmetrisch.

gg Gemäß dem Schaltbild nach Fig. 1 und dem Zeittaktdiagramm nach Fig. 3 wird das vorgenannte Signal B auf der Leitung 4

weiterhin als Taktsignal in einen zweiten vorsetzbaren Frequenzteiler 19 eingespeist, der vorzugsweise durch einen freilaufenden Zähler gebildet wird, dessen Teilerverhältnis düich programmierbare Schalter 20 beispielsweise auf eine Teilung durch 5 vorgesetzt ist. Ein Ausgangssignal E auf einer Leitung 25 des Frequenzteilers 19, das asymmetrisch ist, wird in einen weiteren Frequenzteiler 26 eingespeist, indem seine Frequenz durch 2 geteilt wird. Der Frequenzteiler 26 erhält das Signal B auf der Leitung 4 als Taktsignal, wobei ein resultierendes Ausgangssignal F dieses Frequenzteilers auf einer Leitung 27 symmetrisch und synchron mit dem Signal A ist. Das Teilerverhältnis des Frequenzteilers 26 ist so gewählt, daß es den Multiplikationsfaktor des Frequenzvervielfachers 11 kompensiert, um ein resultierendes Taktsignal F auf der Leitung 27 zu erhalten, dessen Frequenzverhältnis in bezug auf die Frequenz des Haupttaktsignals A durch das Teilerverhältnis des durch die Schalter 20 vorgesetzten zweiten vorsetzbaren Frequenzteilers 19 festgelegt ist.

Es ist darauf hinzuweisen, daß in Fällen, in denen die Ausgangssignale D und F nicht symmetrisch sein müssen, der Frequenzvervielfächer 11 und die entsprechenden Frequenzteiler 9 und 26 in der Schaltungsanordnung entfallen können.

Der zweite vorsetzbare Frequenzteiler 19 wird über ein NOR-Gatter 21 periodisch rückgesetzt, dessen einer Eingang an einen Zählausgang 25 des Frequenzteilers 19 angekoppelt ist, während sein anderer Eingang an eine Ausgangsleitung von einer Vorderflankendetektor- und Impulsformerstufe 17 angekoppelt ist, die im folgenden noch genauer erläutert wird. Der Ausgang des NOR-Gatters 21 ist mit dem Ladeeingang des Frequenzteilers 19 gekoppelt. Die programmierbaren Schalter 20, die entsprechenden Frequenzteiler 19 und 26 sowie das NOR-Gatter 21 bilden zusammen eine vorsetzbare Frequenzteilerschaltung, die in Fig. 1 durch eine

gestrichelte Linie 13 eingefaßt ist. Die Stufe 17 erhält in im folgenden noch zu beschreibender Weise über eine Leitung 14 ein Ausgangssignal G von einem dritten vorsetzbaren Frequenzteiler 28.

Der dritte vorsetzbare Frequenzteiler 28 wird durch programmierbare Schalter 29 so vorgesetzt, daß er ein gewünschtes Frequenzteilerverhältnis besitzt, das in der bevorzugten Ausführungsform in Form einer Teilung durch 5 gewählt ist. Dieses Teilerverhältnis ist so gewählt, daß das resultierende Ausgangssignal G auf der Leitung 14 ein ganzzahliges Frequenzteilungsverhältnis in bezug auf die Frequenzen der beiden Ausgangssignale D und F besitzt. Die Frequenz des Ausgangssignals G auf der Leitung 14 wird

,c daher durch die Vorderflanken der Signale D und F bestimmt. Der Frequenzteiler 28 wird vorzugsweise durch einen freilaufenden Zähler gebildet, der das vorgenannte Signal D auf der Leitung 10 als Taktsignal aufnimmt. Der Frequenzteiler 28 setzt sich über einen Inverter 30 zurück, der

2Q zwischen seinen Zählausgang und einen Ladeeingang geschaltet ist. Das resultierende Ausgangssignal G auf der Leitung 14 ist daher mit dem Signal D auf der Leitung 10 und folglich auch mit dem Haupttaktsignal A synchronisiert.

2g Die Vorderflankendetektor- und Impulsformerstufe 17 nimmt das vorgenannte Signal B auf der Leitung 4 und das Signal G auf der Leitung 14 auf und erzeugt aus diesen Signalen ein synchrones Ausgangssignal G" auf einer Leitung 18. Wie Fig. 3 zeigt und wie sich aus der folgenden detaillierten

3Q Beschreibung der Stufe 17 anhand von Fig. 2 ergibt, wird das Teilerverhältnis des Signals G" in bezug auf die Frequenz des Signals B durch das vorgesetzte Teilerverhältnis des dritten vorsetzbaren Frequenzteilers.28 festgelegt. Das Ausgangssignal G" auf der Leitung 18 besitzt eine Im-

gg pulsbreite, die kürzer als eine halbe Periode des Haupttaktsignals A ist. Dieses Ausgangssignal G" ist synchron

ο fr *i * * a r --- ο et « - O - Λ 6 ft ΰ

-Α

Ι mit dem Signal D und auch mit dem Haupttaktsignal A. Das Signal G" dient sowohl zur periodischen Vorsetzung des zweiten vorsetzbaren Frequenzteilers 19 als auch zur periodischen Vorsetzung des Frequenzteilers 26, wodurch sichergestellt wird, daß die entsprechenden Ausgangssignale E auf einer Leitung 25 und F auf einer Leitung 27 synchron mit dem Signal G und daher auch synchron mit den Signalen D und A sind.

₁₍~) Aus den vorstehenden Ausführungen folgt, daß aufgrund der Auslegung der entsprechenden vorsetzbaren Frequenzteiler 5, 19 und 28 durch freilaufende Zähler jeder Zähler durch einen entsprechenden programmierbaren Schalter 6, 20 oder 29 vorsetzbar ist, und jeder Zähler durch seine eigene

!g Endzählung rücksetzbar ist. Zur Sicherstellung der Synchronisation zwischen den entsprechenden Ausgangssignalen D und F wird der Zähler 19 weiterhin auch durch das Ausgangssignal G" von der Stufe 17 vorgesetzt, wobei dieses Signal auch ermöglicht, daß die Daten, welche die durch den Schalter 20 repräsentierte vorgesetzte Zählung repräsentieren, synchron mit der Vorderflanke des Signals G" in den Zähler 19 gelangen, wodurch auch das Signal E synchronisiert wird. Der Zähler 19 wird somit durch das von der Stufe 17 aus dem Ausgangssignal G des Zählers 28 abgeleitete Signal G" und das Signal B synchronisiert, während die Stufe 17 ihrerseits das Ausgangssignal D vom Zähler 9 als Taktsignal ausnutzt. In der vorstehend beschriebenen Weise wird eine Synchronisation aller entsprechenden Signale A, B, C, D, E, F und G erhalten.

Wie oben ausgeführt, wird das Teilerverhältnis des dritten

vorsetzbaren Frequenzteilers 28 durch die Frequenz des Synchronsignals G" festgelegt, das zur Vorsetzung des . -_;....... _v zweiten, vorsetzbaren Frequenzteilers 19 benutzt wird. Der dritte vorsetzbare Frequenzteiler 28 wird daher im folgenden als "synchronisierender" Frequenzteiler bezeichnet.

Für den ersten und zweiten vorsetzbaren Frequenzteiler 5 und 19 kann in bezug auf die Frequenz des Haupttaktsignals A zwar jedes entsprechende ganzzahlige Teilerverhältnis gewählt werden. Das Teilerverhältnis des dritten vorsetzbaren Frequenzteilers 28 ist jedoch so gewählt, daß ein ganzzahliges Frequenzteilerverhältnis in bezug auf die Frequenzen sowohl des Ausgangssignals D als auch des Ausgangssignals F nach Fig. 1 erhalten wird. Eine Periode des Signals G und damit auch des Signals G" entspricht daher ,Q der entsprechenden ganzzahligen vielfachen Zahl von Perioden der entsprechenden Ausgangssignale D und F und somit auch des Signals A.

In der Schaltungsanordnung nach Fig. 1 können durch zusätz- ·,£ liehe Schaltungsteile 13a, 13b, usw., die jeweils dem vorbeschriebenen Schaltungsteil 13 entsprechen und von denen ein zusätzlicher Schaltungsteil 13a in Fig. 1 dargestellt ist, zusätzliche Synchrontaktsignale Fa, Eb, usw., mit gewünschten Frequenzverhältnissen in bezug auf die Frequenz des Haupttaktsignals A erzeugt werden. Jeder zusätzliche Schaltungsteil empfängt die entsprechenden Signale B und G", wie dies oben anhand des Schaltungsteils 13 nach Fig. 1 beschrieben wurde. Ein vorsetzbarer Frequenzteiler 19a des Schaltungsteils 13a wird beispielsweise durch zugehörige programmierbare Schalter 20a auf eine Teilung durch 10 voreingestellt. Da der Schaltungsteil 13a sowie jeder weitere zusätzliche Schaltungsteil 13b, usw. (nicht dargestellt) dem vorstehend beschriebenen Schaltungsteil 13 entsprechen, wird eine Erläuterung dazu nicht wiederholt.

Hinsichtlich der vorstehenden Ausführungen ist jedoch darauf hinzuweisen, daß bei Verwendung zusätzlicher Schaltungsteile 13a, usw. zur Erzeugung zusätzlicher Synchrontaktsignale, beispielsweise Fa, usw., die jeweils ein gewünschtes vorgesetztes Frequenzverhältnis in bezug auf das Haupttaktsignal A besitzen, das vorsetzbare Teilerverhält-

nis des synchronisierenden Frequenzteilers 28 so gewählt ist, daß ein Ausgangssignal G auf der Leitung 14 mit einer Frequenz erzeugt wird, die den Verhältnissen aller durch die Schaltungsanordnung nach Fig. 1 erzeugten entsprechenden Taktsignale D, F, Fa, usw., entsprechen. Es sind zwar alle möglichen Frequenzverhältnisse wählbar; es ist jedoch bevorzugt, die Frequenz des Signals G so zu wählen, daß sie dem höchsten Frequenzverhältnis entspricht, um die höchstmögliche Frequenz des resultierenden Synchronsignals G" zur besseren Synchronisation der Schaltungsanordnung zu erhalten .

Als weiteres Beispiel für die Wahl unterschiedlicher Freqüignzteilerverhältnisse können der Frequenzteiler 5 auf eine Teilung durch 5, der Frequenzteiler 19 auf eine Teilung durch 2 und der "synchronisierende" Frequenzteiler auf eine Teilung durch 2 vorgesetzt werden, um ein Ausgangssignal G zu erhalten, von dem eine Periode zwei Perioden des Signals D, fünf Perioden des Signals F und zehn Perioden des Signals A entspricht. Andererseits kann der Frequenzteiler 28 im Bedarfsfall auch so vorgesetzt werden, daß er durch ein ganzzahliges Vielfaches von 2, beispielsweise 4, 6, 8, usw., teilt, um kleinere Frequenzverhältnisse und damit entsprechend kleinere Frequenzen des Signals G in bezug auf die Signale A, D und F zu erhalten. Es ist darauf hinzuweisen, daß das durch die entsprechenden vorsetzbaren Frequenzteiler vorgesetzte Teilerverhältnis abgesehen von den durch die speziellen Zähler, welche die entsprechenden vorsetzbaren Frequenzteiler bilden, gegebenen Grenzen theoretisch nicht begrenzt ist. Bei der bevorzugten Ausführungsform ist die durch den speziellen Typ der verwendeten vorsetzbaren Zähler realisierbare maximale Zählung gleich 16. Im Bedarfsfall kann die Zählung jedoch auf einen höheren Wert ausgedehnt werden, indem zwei oder mehr Zähler in an sich bekannter Weise in Serie geschaltet werden.

Gemäß einer weiteren Ausführungsform können die verschiedenen Frequenzverhältnisse bei Bezeichnung der Frequenz des Signals A mit f». und der Frequenz des Signals D mit fL·, usw., folgendermaßen gewählt werden:

^fD	10	Damit kann f	= 1/3 f_A;
^fF	^fG	= 1/4 f_A;
^fFa	oder f_ .V3	= 1/5 f_A;
^fFb	= 1/6 f_A.

folgendermaßen gev
= 1/60 f_A;
= 1/120 f_A, usw..

Zur Realisierung eines Frequenzverhältnisses f_G = 1/60 von f_a sind daher der Frequenzteiler 5 auf eine Teilung durch 3, der Frequenzteiler 19 auf eine Teilung durch 4, der Frequenzteiler 19a auf eine Teilung durch 5, der (nicht dar-2Q gestellte) Frequenzteiler 19b auf eine Teilung durch 6 und der Frequenzteiler 28 auf eine Teilung durch 20 eingestellt. Ein derartiges Verhältnis repräsentiert das kleinste ganzzahlige Frequenzverhältnis bzw. das höchstmögliche Impulslageverhältnis in bezug auf alle Ausgangssignalfrequenzen ^fD' ^fF' ^fFa ^{Und f}Fb·

Aus den vorstehenden Ausführungen folgt, daß die zusätzlichen Ausgangssignale Fa, Fb, usw. entsprechende gewünschte vorsetz bare Frequenzverhältnisse in bezug auf das Haupttaktsignal OQ A besitzen und daß sie synchron sowohl mit diesem Signal, synchron zueinander und auch synchron mit den oben genannten TaktausgangsSignalen D, F und G sind.

Wie das Zeittaktdiagramm nach Fig. 3 zeigt und wie aus der gc Beschreibung der detaillierteren Schaltungsanordnung nach Fig. 2 folgt, fallen die positiven Vorderflanken der Takt-

signale D und F und der zusätzlichen durch, die bevorzugte Ausführungsform der Erfindung erzeugten Taktsignale Fa, usw. periodisch mit der Vorderflanke des Ausgangssignals G vom synchronisierenden Frequenzteiler 28 zusammen, wobei alle

P- diese Signale miteinander und mit dem Haupttaktsignal A synchron bleiben.

Die durch die erfindungsgemäße Schaltungsanordnung erzeugten synchronen Ausgangssignale sind in einem weiten Bereich _n von Anwendungsfällen verwendbar, in denen ein synchroner Betrieb von zwei oder mehr Anordnungen erforderlich ist. Beispielsweise können diese Ausgangssignale als Taktsignale für zwei oder mehr Serien-Parallel- und Parallel-Serien-Wandler verwendet werden, die jeweils mit unterschiedlichen Datenfrequenzen arbeiten, wobei sie jedoch sowohl in bezug aufeinander als auch auf ein höherfrequentes Haupttaktsignal synchronisiert bleiben. Ein zusätzlicher Vorteil der erfindungsgemäßen Schaltungsanordnung ist darin zu sehen, daß das Frequenzverhältnis eines oder mehrerer Signale leicht geändert werden kann, wobei die entsprechenden Ausgangssignale synchronisiert bleiben. Beispielsweise sind die in der bevorzugten Ausführungsform nach Fig. 1 erzeugten entsprechenden symmetrischen Synchronsignale D, G, Fa, usw., in an sich bekannter Weise speziell zur Neutaktung von Daten

_₅ in aufeinanderfolgenden Flip-Flops verwendbar.

Im folgenden wird die bevorzugte Ausführungsform anhand des Schaltbildes nach Fig. 2 näher erläutert, das dem oben beschriebenen vereinfachten Schaltbild nach Fig. 1 ent-

gg spricht. Zur Vereinfachung des Vergleichs sind entsprechen-, de_; Teile und Elemente in den Schaltungen nach den beiden Figuren mit gleichen Bezugszeichen versehen. Integrierte Schaltkreise und andere Schaltungskomponenten in der Schaltungsanordnung nach Fig. 2 sind mit den von den Herstellern

ο,- gewöhnlich verwendeten entsprechenden Bezeichnungen versehen. In Fig. 2 ist der Schaltungsteil 13a nicht dargestellt,

Ida er dem Schaltungsteil 13 entspricht.

Gemäß dem Schaltbild nach Fig. 2 und dem Zeittaktdiagramm nach Fig. 3 wird das auf der Leitung 2 empfangene Haupttaktsignal A in zwei in Serie geschaltete Inverter 50 und 51 eingespeist, um eine Verzögerung zu realisieren, die zur Erzielung einer ausreichenden Impulsbreite des Signals B erforderlich ist. Das verzögerte Taktsignal A¹ und das Haupttaktsignal A werden in entsprechende Eingänge eines EXKLUSIV- ^QODER-Gatters 3 eingespeist, welches das in Fig. 3 dargestellte oben beschriebene Taktsignal B erzeugt. Das Gatter 3 sowie die Inverter 50 und 51 entsprechen dem oben beschriebenen Frequenzvervielfacher 11 nach Fig. 1.

"L 5Das so erzeugte Taktsignal B wird über die Leitung 4 in den Taktsignaleingang des ersten vorsetzbaren Frequenzteilers 5 eingespeist, dessen Frequenzteilerverhältnis durch die programmierbaren Schalter 6 im oben beschriebenen Sinne auf eine Teilung durch 2 vorgesetzt ist.

Generell können alle vorbeschriebenen vorsetzbaren Frequenzteiler 5, 19 oder 28 durch den jeweils zugeordneten programmierbaren Schalter 6, 20 oder 29 auf ein ausgewähltes Teilerverhältnis vorgesetzt werden, indem entsprechende Schalter-

25kontakte S1 bis S4 geschlossen oder offen gehalten werden, um ein entsprechendes logisches tiefes oder hohes Signal zu realisieren, wie dies in der folgenden Tabelle angegeben ist.

1 Teilung durch:

	si	S2	* Λ * # f¹ -T- ι·	S4
.Ar	HI	HI		HI
-te	LO	HI	S3	HI
HI	LO	HI	HI
LO	LO	HI	HI
HI	HI	HI	HI
LO	HI	HI	HI
LO
LO

1 2 3 4

5 6

Tabelle 1
10

URi weitere Teilefverhältnisse-Mitteilungen durch 7, 8, usw. 2ü realisieren, kann Tabelle 1 für die bevorzugte Ausführungsform bis zu einer Teilung durch 16 für die Frequenzteiler * $.,19 oder 28 ausgedehnt werden. Um noch höhere Teilerverhäl.tnisse zu realisieren, können in an sich bekannter Weise zwei oder mehr in Serie geschaltete Frequenzteiler verwendet werden.

Um beispielsweise eine Teilung durch 2 zu erhalten, wird gemäß Fig. 1 ein geerdeter Kontakt S1 des Schalters 6 geschlossen, während weitere Kontakte S2 bis S4 offen bleiben und damit an einer Gleichspannungsquelle liegen.

Das von der Leitung 8 aufgenommene Ausgangssignal C des Frequenzteilers 5 ist in Fig. 3 dargestellt. Dieses Signal C wird in ein als Inverter verwendetes negatives NOR-Gatter 7 eingespeist, wobei das invertierte Signal C den Frequenzteiler .5 rücksetzt. Aus Fig. 3 ist ersichtlich, daß das Signal' C auf der Leitung 8 synchron mit den beiden Signalen A und. B ist. Das Signal C auf der Leitung 8 wird weiterhin :.---litV^eii-Frequenzteiler 9 eingespeist, der in der bevorzugten Ausführungsform nach Fig. 2 durch ein D-Flip-Flop 36 gebildet wird, das in an sich bekannter Weise an ein EXKLUSIV-ODER-Gatter 37 angekoppelt ist. Das D-Flip-Flop 36 nimmt das vorgenannte Signal B auf der Leitung 4 an seinem Takteingang auf. Ein Eingang des Gatters 37 nimmt das Ausgangs-

signal des Flip-Flops 36 auf,während der andere Eingang das Signal C auf der Leitung 8 aufnimmt. Das Ausgangssignal des Frequenzteilers 9 auf der Leitung 10 entspricht dem vorgenannten Taktausgangssignal D, dessen Frequenz gleich der halben Frequenz des Signals C ist und das gemäß Fig. 3 synchron mit diesem Signal ist.

Der zweite vorsetzbare Frequenzteiler 19 wird durch die programmierbaren Schalter 20 so vorgesetzt, daß er in der bevorzugten Ausführungsform ein Frequenzteilerverhältnis von 1:5 besitzt. Der Frequenzteiler 19 nimmt an seinem Takteingang das vorgenannte Signal B-auf der Leitung 4 auf, nachdem dieses durch eine Verzögerungsleitung 45 verzögert ist, um sicherzustellen, daß der Zähler 19 das Vorsetzsignal vom Gatter 21 vor der Aufnahme des Taktsignals aufnimmt. Der zweite vorsetzbare Frequenzteiler 19 wird durch das Ausgangssignal des vorgenannten NOR-Gatters 21 synchronisiert, dessen einer Eingang an den Zählausgang 25 des Frequenzteilers 19 angekoppelt ist, während sein zweiter Eingang ein invertiertes und verzögertes Ausgangssignal auf der Leitung 18 von der Vorderflankendetektor- und Impulsformerstufe .17 aufnimmt, die im folgenden noch genauer beschrieben wird.

Der dritte vorsetzbare Frequenzteiler 28 nimmt als Taktsignal das durch den Frequenzteiler 9 auf der Leitung 10 erzeugte vorgenannte Signal D auf. Dieser Frequenzteiler 28 wird durch die programmierbaren Schalter 29 auf eine Teilung durch 5 vorgesetzt. Gemäß Tabelle 1 wird dieses Teilerverhältnis mittels der Schalter 29 dadurch erhalten, daß ein Kontakt S3 geschlossen wird, während Kontakte S1, S2 und S4 offen bleiben. Die durch den Frequenzteiler 28 auf der Leitung 14 erzeugte Endzählung ist als Signal G in Fig. 3 dargestellt. Ersichtlich ist dieses Signal G asymmetrisch, wobei eine Periode dieses Signals G 20 Perioden des Signals B und 10 Perioden des Signals A oder C ent-

-ΜΙ spricht. Der dritte vorsetzbare Frequenzteiler setzt sich über ein als Inverter ausgenutztes negatives NOR-Gatter 30 zurück. Das Ausgangssignal G auf der Leitung 14 vom Frequenzteiler 28 wird in einen Eingang der Vorderflankendetektor und Impulsformerstufe 17 wie folgt eingespeist. Das Signal G auf der Leitung 14 wird durch das Taktsignal B auf der

. Leitung 4 in einen Eingang eines D-Flip-Flops 40 getaktet. Das Ausgangssignal des Flip-Flops 40 wird in einen Eingang eines EXKLUSIV-ODER-Gatters 41 eingespeist, dessen zweiter

.λ Eingang das Signal G auf der Leitung 14 aufnimmt. Das Ausgangssignal G¹ des EXKLUSIV-ODER-Gatters 41 auf der Leitung 31 ist ein relativ schmaler Impuls, der sowohl an der positivöri als auch der negativen Flanke des vorgenannten Signals G gemäß Fig. 3 erzeugt wird. Die Stufe 17 enthält r- weiterhin ein negatives UND-Gatter 42, dessen einer Eingang das. Signal auf der Leitung 14 und dessen zweiter Eingang das Signal G¹ auf der Leitung 31 aufnimmt. Das Ausgangssighal G" auf der Leitung 18 vom negativen UND-Gatters 42 entspricht einem invertierten Signal G¹, indem die den

2Q negativen Flanken des Signals G entsprechenden schmalen Impulse verzögert werden. Das resultierende Signal G" besitzt ein Frequenzverhältnis von 1:5 in bezug auf das Signal D und ist sowohl mit diesem Signal als auch mit den Signalen A, B und C synchron. Das Ausgangssignal G" auf der Leitung

2g 18 wird durch einen Inverter 43 invertiert, nachfolgend durch eine Verzögerungsleitung 44 verzögert und sodann in einen Eingang des negativen ODER-Gatters 21 eingespeist, dessen zweiter Eingang das vorgenannte Ausgangssignal E auf der Leitung 25 vom zweiten vorsetzbaren Frequenzteiler

QQ 19 aufnimmt. Das Ausgangssignal auf der Leitung 23 vom negativen ODER-Gatter 21 dient zur Rücksetzung des Frequenzteilers 19, wie dies oben anhand von Fig. 1 beschrieben wurde.

Aus den vorstehenden Ausführungen hinsichtlich der Fig. 1 bis 3 folgt, daß das Ausgangssignal G" von der Vorderflankendetektor- und Impulsformerstufe 17 synchron mit den

Vorderflanken des Signals G ist und zur Synchronisation der entsprechenden zweiten vorsetzbaren Frequenzteiler 19, 19a, usw., ausgenutzt wird, um entsprechende Ausgangssignale E, Ea, usw., zu erhalten, die synchron mit den Vorderflanken des Ausgangssignals G des dritten synchronisierenden vorsetzbaren Frequenzteilers 28 sind. Wie Fig. 3 zeigt, besitzt das Signal G" ein Frequenzverhältnis von 1:4 in bezug auf das Signal E. Da das Signal G" synchron mit dem Signal B ist, das seinerseits wie oben beschrieben

,Q synchron mit den beiden Signalen C und D ist, sind die von den entsprechenden zweiten vorsetzbaren Frequenzteilern 19, 19a, usw., erzeugten Signale E, Ea, usw., auch synchron mit dem Signal D. Das Signal G" auf der Leitung 18 setzt weiterhin den Frequenzteiler 26 vor, der vorzugsweise durch ein D-Flip-Flop 38 und ein EXKLUSIV-ODER-Gatter 39 gebildet wird, die entsprechend zusammengeschaltet sind, wie dies oben in bezug auf den Frequenzteiler 9 beschrieben wurde. Das vorgenannte verzögerte Taktsignal auf der Leitung wird in den Takteingang des Flip-Flops 38 eingespeist.

Ein Eingang des EXKLUSIV-ODER-Gatters 39 nimmt das Signal E auf der Leitung 25 auf, während der andere Eingang das Ausgangssignal F des Flip-Flops 38 auf der Leitung 27 aufnimmt. Das Ausgangssignal des EXKLUSIV-ÖDER-Gatters 39 bildet wiederum ein Eingangssignal des Flip-Flops 38.

Dieses Flip-Flop 38 wird periodisch durch das Signal G" auf der Leitung 18 vorgesetzt, um eine gewünschte Phase des Ausgangssignals F zu realisieren. Wie Fig. 3 zeigt, ist das Frequenzverhältnis des Signals F gleich 1:2 in bezug auf das Signal E. Aus den vorstehenden Ausführungen folgt, daß das resultierende Ausgangssignal F sowie zusätzliche Ausgangssignale Fa, usw., synchron mit den entsprechenden Signalen E, Ea, usw., sind. Da die letztgenannten Signale synchron mit den vorgenannten entsprechenden Signalen A, . ■ B, C, D und G sind, sind die Signale F, Fa, usw. auch damit synchron.

Leerseite

Claims

Patentanwälte Dip'e.vIng. HVWetckmä'nn,· Dipl.-Phys. Dr. K. Fincke

Dipl.-Ing. F. A.Weickmann, Dipl.-Chem. B. Huber Dr.-Ing. H. LiSKA , Dipl.-Phys. Dr. J. Prechtel

- - 8000 MÜNCHEN 86 ^

POSTFACH 860 820

MDHLSTRASSE 22 TELEFON (089) 980352 DXIIIA TELEX 522621

TELEGRAMMPATENTWEICKMANNMONCHEN

Ampek Corporation,

Broadway, Redwood City, California 94063

Schaltungsanordnung zur Erzeugung von Synchrontaktsignalen

Patentansprüche

M/ Schaltungsanordnung zur Erzeugung von Synchrontaktsignalen, die jeweils ein vorgegebenes ganzzahliges Frequenzteilungsverhältnis in bezug auf die Frequenz eines Haupt-Takt-'signals besitzen,

gekennzeichnet durch

einen ersten Frequenzteiler (5, 6, 7) mit programmierbarem Teilerverhältnis und mit einem das Haupttaktsignal aufnehmenden Eingang und einem ein erstes Taktsignal liefernden Ausgang, wobei die Frequenz des ersten Taktsignals so voreingestellt ist, daß sie ein ganzzahliges Frequenzteilungsverhältnis in bezug auf die Frequenz des Haupt-, -taktsignals besitzt,

wenigstens einen zweiten Frequenzteiler (19, 20, 21) mit programmierbarem Teilerverhältnis und mit einem das Haupttaktsignal aufnehmenden Eingang und einem ein zweites ,Taktsignal liefernden Ausgang, wobei die Frequenz des zweiten Taktsignals so voreingestellt ist, daß sie ein ganzzahliges Frequenzteilungsverhältnis in bezug auf die Frequenz des Haupttaktsignals besitzt, '* ^fiften dritten Frequenzteiler (28, 29, 30) mit programmier-

·-- -ν- \J \J \J f f \J

barem Teilerverhältnis und mit einem das erste Taktsignal aufnehmenden Eingang und einem ein drittes Taktsignal liefernden Ausgang, wobei die Frequenz des dritten Taktsignals so voreingestellt ist, daß sie ganzzahlige Frequenzteilungsverhältnisse in bezug auf das erste und das oder die zweiten Taktsignale besitzt, und eine Synchronisationsstufe (17) mit einem ersten, das Haupttaktsignal aufnehmenden Eingang und einen zweiten, das dritte Taktsignal aufnehmenden Eingang, die ein Synchronsignal liefert, dessen Frequenz derjenigen des dritten Taktsignals entspricht, das synchron mit dem dritten Taktsignal ist und das den bzw. die zweiten Frequenzteiler (19, 20, 21) mit programmierbarem Teilerverhältnis zur Realisierung einer Synchronisation des bzw. der zweiten Taktsignale sowohl mit dem ersten als auch dem dritten Taktsignal vorsetzt.
2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch einen die Frequenz des Haupttaktsignals um einen vorgegebenen ganzzahligen Multiplikationsfaktor vervielfältigenden Frequenzvervielfacher (11) mit einem das Haupttaktsignal aufnehmenden Eingang und mit einem ein in der Frequenz vervielfachtes Signal als Haupttaktsignal an die Eingänge des ersten und des bzw. der zweiten Frequenzteiler (5, 6, 7; 19, 20, 21) mit programmierbarem Teilerverhältnis abgebenden Ausgang,

durch einen vierten, mit einem Eingang an den Ausgang des ersten Frequenzteilers (5, 6, 7) mit programmierbarem Teilerverhältnis angekoppelten Frequenzteiler (9), durch einen fünften, mit einem Eingang an den Ausgang des zweiten Frequenzteilers (19, 20, 21) mit programmierbarem Teilerverhältnis angekoppelten Frequenzteiler (26),
durch derartige Frequenzteilerverhältnisse des vierten und fünften Frequenzteilers.(9, 26), daß der Multiplikationsfaktor des Frequenzvervielfachers (11) kompensiert

-3-

wird

und durch eine Ankopplung des Ausgangssignals des vierten Frequenzteilers (9) als erstes Taktsignal an den dritten Frequenzteiler (28, 29, 30).mit programmier-

p- barem Teilerverhältnis.
3. Schaltungsanordnung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß der erste, zweite und dritte Frequenzteiler (5, 6, 7; 19, 20, 21; 28, 29, 30) mit pro-■ grammierbarem Teilerverhältnis jeweils einen vorsetzbären Binärzähler (5; 19; 28) sowie jeweils einen Kreis (6; 20; 29) zur Vorsetzung des Zählers (5; 19; 28) zwecks Realisierung des entsprechenden Frequenzteilerverhältnisses enthalten.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3,

dadurch gekennzeichnet, daß die Vorsetzkreise (6; 20; 29) programmierbare Schalter sind.

2Q 5 »^l'Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Synchronisationsschaltung (17) einen Puffer (40) sowie logische Gatter (41 bis 43) enthält, wobei das Synchronsignal eine Impuls-•bieite besitzt, die kürzer als eine halbe Periode des

2g ,Haüpttaktsignals ist, und als Funktion des' dritten Takt- : - ':'signals und synchron mit diesem geliefert wird.

6>; Schaltungsanordnung nach einem der Ansprüche 1 bis 5, (äädurch gekennzeichnet, daß der vierte und der fünfte QQ Frequenzteiler (9, 26) symmetrische Ausgangssignale

^taefern, die in bezug auf das Haupttaktsignal entsprechende Frequenzteilungsverhältnisse gemäß der Vorsetzung des ersten und zweiten vorsetzbaren Zählers (5, 19) besitzen.