DE2061032A1 - Taktimpulserzeuger mit Frequenzregelung und Datenimpulssynchronisierung - Google Patents

Taktimpulserzeuger mit Frequenzregelung und Datenimpulssynchronisierung

Info

Publication number
DE2061032A1
DE2061032A1 DE19702061032 DE2061032A DE2061032A1 DE 2061032 A1 DE2061032 A1 DE 2061032A1 DE 19702061032 DE19702061032 DE 19702061032 DE 2061032 A DE2061032 A DE 2061032A DE 2061032 A1 DE2061032 A1 DE 2061032A1
Authority
DE
Germany
Prior art keywords
pulse
clock
data
circuit
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19702061032
Other languages
English (en)
Inventor
Vaughn Julian Edgar
La Pine Anthony Nelson Sa Jose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2061032A1 publication Critical patent/DE2061032A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH
Anmelderin:
Amtliches Aktenzeichen: Aktenzeichen der Anmelderin:
Böblingen, 7. Dezember 1970 lo-rz
International Business Machines Corporation, Arraonk, N.Y. 10504 Neuanmeldung
Docket SA 969 042
Taktimpulserzeuger mit Frequenzregelung und Datenimpulssynchronisierung _ — ___
Die vorliegende Erfindung betrifft eine Frequenz- und Phasenregeleinrichtung für einen spannungsgesteuerten Taktimpulsgenerator zur Synchronisierung von Takt- und Datenimpulsen.
Insbesondere in Datenverarbeitungsanlagen, die mit Magnetbandspeichern oder mit Datenfernübertragung arbeiten, verursachen oft Schwankungen der mechanischen oder elektrischen Eigenschaften der peripheren oder der Übertragungseinrichtungen unerwünschte zeitliche Verschiebungen der Datenimpulse. Dadurch wird die besonders bei großer Informationsdichte und hohen Impulsfrequenzen wichtige Übereinstimmung dieser Datenimpulse mit den Arbeitstakten der Verarbeitungseinrichtungen gestört, was leicht zu Fehlern führt.
Um trotz solcher zeitlichen Schwankungen der Datenimpulse deren fehlerlose Verarbeitung zu gewährleisten, wurde bereits durch die Offenlegungsschrift 1 953 484 eine Frequenz- und Phasenregeleinrichtung für den spannungsgesteuerten Taktimpulsoszillator einer Datenverarbeitungseinrichtung vorgeschlagen/ welche die in ihrer Frequenz zunächst nur annähernd mit der Datenimpulsfrequenz übereinstimmenden Taktimpulse laufend mit den unregelmäßigen Datenimpulsen synchronisiert. Zu diesem Zweck besitzt die bekannte Frequenz- und Phasenregeleinrichtung eine geschlos-
109828/1692
sene Regelschleife, die einen Phasenvergleicher in Form eines bistabilen Kippkreises zur Ermittlung der Phasendifferenz zwischen den Vorderflanken jedes Datenimpulses und des ihm folgenden Taktimpulses enthält sowie einen nachgeschalteten Fehlersignalerzeuger aus zwei Verzögerungskreisen, zwei logischen Schaltkreisen und zwei entgegengesetzt gepolten Stromquellen zur Erzeugung von Phasenfehlersignalen entsprechender Dauer und Vorzeichens , deren Differenz ein Maß ist für die Phasenabweichung der Vorderflanke jedes Datenimpulses vom Sollabstand genau einer halben Taktperiode von der Vorderflanke des folgenden Taktimpulses , und einen nachfolgenden Integrierkreis zur Umwandlung der Fehlersignale in eine analoge Fehlerspannung zur Regelung von Frequenz und Phase des Taktimpulsgenerators synchron mit denen der Datenimpulse.
Diese bekannte Frequenz- und Phasenregeleinrichtung hat den Nachteil, daß die Regelung erst zu Beginn des zu einem phasenverschobenen Datenimpuls gehörenden, ihm normalerweise genau nach einer halben Taktperiode folgenden Taktimpulses oder kurz vorher einsetzt, dieser also noch nicht oder ungenügend mit dem verschobenen Datenimpuls synchronisiert ist, sondern daß dies erst für den nächsten Taktimpuls zutreffen kann, sofern der ihm zugehörige Datenimpuls nicht bereits eine andere Phasenverschiebung erfahren hat.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine solche verbesserte und auch bei höchsten Datenimpulsfrequenzen im Nanosekundenbereich sicher arbeitende Frequenz- und Phasenregeleinrichtung der genannten Art zu schaffen, bei der jeder - auch der phasenverschobene - Datenimpuls automatisch genau mit dem zugehörigen, normalerweise nach einer halben Taktperiode nachfolgenden Taktimpuls synchronisiert wird, unabhängig von dessen Frequenz- und Phasenregelung.
Diese Aufgabe wird bei einer Frequenz- und Phasenregeleinrichtung für einen spannungsgesteuerten Taktimpulsoszillator zur Synchronisierung der Taktimpulse mit unregelmäßigen Datenimpulsen mit
•Docket SA 969 042 109828/1692
einer geschlossenen Regelschleife, die einen Phasenvergleicher zur Ermittlung der Phasendifferenz zwischen den Vorderflanken jedes Datenimpulses und des ihm folgenden Taktimpulses enthält sowie einen nachgeschalteten Fehlersignalerzeuger aus zwei Verzögerungskreisen, zwei logischen Schaltkreisen und zwei entgegengesetzt gepolten Stromquellen zur Erzeugung von Phasenfeh lersignalen entsprechender Dauer und Vorzeichens, deren Differenz ein Maß ist für die Phasenabweichung jedes Datenimpulses vom Sollabstand einer halben Taktperiode vom folgenden Taktimpuls, und einen nachfolgenden Integrierkreis zur umwandlung der Fehlersignale in eine analoge Fehlerspannung zur Nachregelung von Frequenz und Phase eines spannungsgesteuerten Taktimpulsgenerators enthält, dadurch gelöst, daß dem Phasenvergleicher für die Phasen der Daten- und der Taktimpulse auch noch eine Datenimpuls-Synchronisierschaltung nachgeschaltet ist zur Verschiebung jedes Datenimpulses in den Zeitraum des folgenden Taktimpulses als taktsynchronisierten Datenimpuls.
Im Phasenvergleicher wird jeder Datenimpuls und folgende Taktimpuls von je einem logischen Schaltkreis einem vergleichenden Verriegelungskreis zugeführt, der über einen Inverter das Phasendifferenzsignal liefert? ferner bewirken zwei vom Verriegelungskreis und den Daten- bzw. Taktimpulsen gesteuerte weitere Verriegelungskreise nebst Verzögerungskreisen die nur kurzzeitige Belegung und schnelle erneute Aufnahmebereitschaft der logischen Schaltkreise/Außerdem liefern der taktgesteuerte Schaltkreis über einen Inverter sowie zwei der Verriegelungskreise Steuerimpulse für den Datenimpuls-Synchronisierer.
Im Datenimpuls-Synchronisierer speichert ein von einem logischen Schaltkreis vorbereiteter Speicher-Verriegelungskreis jeden von einer Verriegelung des Phasenvergleichers übernommenen Datenimpuls bis zum folgeden Taktimpuls und bereitet (über einen Inverter)einen logischen Schaltkreis vor, der durch den von einem Schaltkreis des Phasenvergleichers übernommenen Taktimpuls zur Erzeugung eines taktsynchronisierten Datenimpulses veranlaßt
Docket SA 969 042 10 9 8 2 8/1692
Ein Ausführungsbeispiel der erfindungsgemäßen Frequenz- und Phasenregeleinrichtung wird nachstehend anhand von Zeichnungen genauer beschrieben. Von letzteren sind:
Fig. 1 Gesamt-Blockschaltbild,
Fig. 2 Blockschaltbild des Daten-yTaktimpuls-Phasenver- -waegleichers 12 und des Datenimpuls-Synchronisierers 13 nach Fig. 1,
Fign. 3+4 Zeitdiagramrae der an verschiedenen Punkten der Schaltungen nach Fign. 1 bzw. 2 in den vier möglichen Betriebsfällen von konstanten, langsamen, schnellen oder fehlenden Datenimpulsen auftretenden Spannungen,
Fig. 5 Blockschaltbild eines Verriegelungskreises der in der Schaltung nach Fig. 2 verwendeten Art.
Die Frequenz- und Phasenregeleinrichtung nach Fig. 1 befindet sich wie die vorstehend beschriebene bekannte Regeleinrichtung im Gleichgewichtszustand, wenn laut Fign. 3, 4, erste Spalte "Konstante Datenimpulse" die Frequenz der von außen über die Eingangsklemme A zugeführten Datenimpulse A gleich derjenigen der vom frequenzvariablen Taktimpulsoszillator 14 erzeugten Taktimpulse B ist. In diesem Fall beginnen die Taktirnpulse B genau eine halbe Taktperiode nach dem Anfang der Datenimpulse A. Letztere veranlassen sofort einen Datenimpuls-Dehner 10 zur Lieferung eines gedehnten Datenimpulses C, der vorzugsweise die optimale Länge einer halben Taktperiode hat.
übei je einen Inverter 11 bzw, 21 steuern nach Fig. 1 die invertierten Daten- bzw. Taktimpulse K bzw. L (Flg. 4) einen Phasenvergleicher 12, der entsprechend dem ebenfalls als Phasenverglei-
Docket SA 969 042 10 9 8 2 8/1692
eher dienenden, jedoch von beiden regulären Impulsen direkt gespeisten bistabilen Kippkreis der bekannten Einrichtung ein Phasendifferenzsignal D (Fig. 3) liefert. Diese Phasendifferenz Dl ist gleich dem Abstand der Vorderflanken des Datenimpulses Al und des zugehörigen Taktimpulses Bl und im angenommenen Gleichgewichtszustand gleich der halben Taktperiode und auch genau gleich dem gedehnten Datenimpuls Cl.
Ebenso wie bei der bekannten Regeleinrichtung speist der Datenvergleicher 12 mit dem Phasendifferenzsignal Dl direkt einen NAND-Kreis 18 sowie Über einen Verzögerungskreis 19 mit dem verzögerten Phasendifferenzsignal Gl (Fig. 3) einen NAND-Kreis 17. Die anderen Eingänge der NAND-Kreise 17 und 18 werden direkt vom gedehnten Datenimpuls Cl bzw. von dem durch einen zweiten Verzögerungskreis 20 verzögerten gedehnten Datenimpuls Fl gespeist. Wenn beide Eingangsspannungen Cl und Gl des NAND-Kreises 17 gleichzeitig negativ sind, erzeugt letzterer einen positiven Ausgangsimpuls Hl (Fig. 3). Zugleich liefert der NAND-Kreis 18 einen negativen Ausgangsimpuls II, wenn seine Eingangsimpulse Dl und Fl gleichzeitig positiv sind. Die Impulse Hl und Il machen - wie in der bekannten Regeleinrichtung - je eine positive bzw. negative Stromquelle 16 entsprechend wirksam, deren in jedem Zeitpunkt wirksame Spannungsdifferenz von einem Integrierkreis 15 integriert wird, der z.B. wie bei der bekannten Einrichtung einen Ladekondensator enthalten kann. Da im vorliegenden Fall des Gleichgewichtszustandes bei konstanten Datenimpulsen gleichzeitig zwei gleich hohe und lange Phasenfehler-Impulse Hl, Il mit entgegengesetzten Vorzeichen auftreten, ist ihre Differenz und somit auch deren Integral gleich Null, d.h. der Integrierkreis 15 liefert die analoge Fehlerspannung J gleich Null als Regelspannung an den Taktimpulsoszillator 14, dessen Frequenz daraufhin unverändert bleibt.
Während bei der bekannten Regeleinrichtung die Datenimpule ihre zeitliche Lage auch bei Schwankungen derselben unverändert beibehalten und nur die Phasenlage der Taktimpulse auf einen zeitlichen Abstand von 1/2 Taktperiode nachgeregelt wird, bewirkt nun Docket sä 969 042 109828/1692
die erfindungsgemäße Frequenz- und Phasenregeleinrichtung mittels eines Datenimpulssynchronisierers 13 (Fig. 1) zusätzlich zu der vom vorstehend beschriebenen Hauptteil der Einrichtung laufend durchgeführten Anpassung der Taktfrequenz- und Phase an die Datenimpulse eine zeitliche Verschiebung bzw. Verzögerung jedes Eingangs-Datenimpulses A in der Größenordnung von 1/2 Taktperiode bis genau zum Zeitpunkt des zugehörigen folgenden Taktimpulses B als neuen Ausgangs-Datenimpuls E (Fig. 3). Der vom Datenimpulssynchronisierer 13 auf den Zeitpunkt des nachfolgenden geregelten Taktimpulses Bl verlegte Eingangs-Datenimpuls Al wird als Ausgangs-Datenimpuls El über eine Leitung 25 der eigentlichen Datenverarbeitungsanlage zugeführt, ebenso wie über eine Leitung 26 der funktionssteuernde Taktimpuls Bl.
Der Fall zeitlich verspäteter Eingangs-Datenimpulse ist in den Zeitdiagrammen Fign. 3 und 4 in der zweiten Spalte "Langsame Datenimpulse" dargestellt. Hier trifft der Datenimpuls A2 etwas - etwa um die Breite des Taktimpulses B2 - verzögert an der Eingangsklemme A ein, so daß der um denselben Betrag wie in der ersten Spalte gedehnte Datenimpuls C2 nun erst am Schluß des Taktimpulses B2 endet. Die Phasendifferenz D2 zwischen den Vorderflanken des Datenimpulses A2 und des Taktimpulses B2 ebenso wie die verzögerte Phasendifferenz G2 ist jetzt um die Breite des Taktimpulses B2 kürzer als der gedehnte Datenimpuls C2. Infolgedessen findet im NAND-Kreis 17 keine Überlappung von negativen Teilen der Signale C2 und G2 statt, d.h. es wird in diesem Kreis 17 kein psoitives Phasenfehlersignal H erzeugt. Nur im NAND-Kreis 18 überlappen sich die positiven Teile des Phasendifferenzsignals D2 und des verzögerten gedehnten Datenimpulses F2 und erzeugen ein in der Breite noch über den Taktimpuls B2 hinausgehendes negatives Phasenfehlersignal 12.
Das allein vorhandene negative Phasenfehlersignal 12 macht eine entsprechende negative Spannung der Stromquelle 16 resultierend wirksam, die im Integrierkreis 15 zur analogen negativen Fehlerspannung J2 integriert wird. Diese Fehlerspannung J2 fällt
Docket sä 969 042 109828/1892
'■■■■-. 7 -
während der Dauer von 12 linear ab und steigt dann wieder exponentiell bis Null entsprechend der Entladungs-Zeitkonstante des Integrierkreises 15. Die Fehlerspannung J2 setzt als Regelspannung des Taktimpulsoszillators 14 dessen Frequenz entsprechend der Datenimpulsverspätung herab. Wenn auch der folgende Datenimpuls A2 noch etwas verspätet eintrifft, so wird erneut in gleicher Weise eine normalerweise kleinere Fehlerspannung J2 erzeugt und dadurch die Frequenz- und Phasenkorrektur der Taktimpulse B2 vervollständig't.
Der Datenimpuls-Synchronisierer 13 verschiebt den verspäteten Datenimpuls A2 ebenfalls genau in den Zeitraum des Taktimpulses B2 als taktsynchronisierten Datenimpuls E2.
Die dritte Spalte "Schnelle Datenimpulse11 der Fign. 3 und 4 zeigt den Fall eines z.B. etwa um die Breite des Taktimpulses B3 verfrüht eintreffenden Datenimpulses A3. Um diese Zeit früher endet dann der gedehnte Datenimpuls C3 bereits vor dem Anfang des Taktimpulses B3, während die jetzt größere Phasendifferenz D3 bis zur Vorderflanke von B3 reicht. Entsprechendes gilt für die verzögerte Phasendifferenz G3 und den verzögerten gedehnten Datenimpuls F3. Nun überlappen sich nur im NAND-Kreis 17 die negativen Teile des gedehnten Datenimpulses C3 und der verzögerten Phasendifferenz G3, wodurch dieser Kreis ein positives Phasenfehlersignal H3 erzeugt, das eine etwas größere Breite als der Taktimpuls B3 hat und sich mit letzterem etwas überlappt. Im NAND-Kreis 18 dagegen überlappen sich die positiven Teile der Phasendifferenz D3 und des verzögerten gedehnten Datenimpulses F3 nicht, weshalb auch kein negatives Phasenfehlersignal (I) erzeugt wird. Resultierend wird vom positiven Phasenfehlersignal ,H3 eine entsprechende Spannung der Stromquelle 16 wirksam gemacht die dann im Integrierkreis 15 zur analogen positiven Fehlerspannung J3 integriert wird. Letztere steigt während der Dauer des Phasenfehlersignals H3 linear an, um dann wieder exponentiell auf Null abzufallen. Diese Fehlerspannung J3 erhöht als Regelspannung für den Taktimpulsoszillator 14 dessen Frequenz, um sie dem
Docket SA 969 042 109828/1692
schnellen Datenimpuls anzupassen. Falls beim nächsten Datenimpuls A3 die Phasenkorrektur des Taktimpulses noch nicht ausreicht, so wird nochmals eine - meist kleinere - Fehlerspannung J3 erzeugt, welche die Frequenz des Taktimpulsoszillators 14 weiter erhöht u.s.w. bis zur völligen Gleichheit mit der Datenimpulsfrequenz entsprechend dem beschriebenen ersten Fall der "Konstanten Datenimpulse". Gleichzeitig mit dieser Frequenz- und Phasenregelung erfolgt durch den Datenimpuls-Synchronisierer 13 wieder eine Verschiebung des Datenimpulses A3 genau in den Zeitraum des Taktimpulses B3, der dann als tatksynchronisierter Datenimpuls E3 der Leitung 25 entnehmbar ist.
Den letzten möglichen Betriebsfall, nämlich das Fehlen eines Datenimpulses zwischen zwei aufeinanderfolgenden Taktimpulsen B4 und B5, zeigt die vierte Spalte "Keine Datenimpulse" in Fign. 3 und 4. Diese Abwesenheit eines Datenimpulses stellt eine binäre Null dar. Da aber von einem fehlenden Datenimpuls keine Phasenlage bestimmt werden kann, muß auch die der Taktimpulse unverändert, d.h. der Taktimpulsoszillator 14 unbeeinflußt bleiben. In diesem Fall treten nur die beiden Taktimpulse B4 und B5 auf, während der Datenimpulsdehner 10 (Fig. 1) und der Phasenvergleicher von keinem Datenimpuls gesteuert werden und somit auch keinen gedehnten Datenimpuls C bzw. kein Phasendifferenzsignal D erzeugen. Infolgedessen werden auch keine Verzögerungen F bzw. G dieser Impulse erzeugt und liefern demnach auch die NAND-Kreise 17 und 18 keine Phasenfehlersignale H bzw. I sowie die Stromquelle 16 keine resultierende Spannung und auch der Integrierkreis 15 keine Fehlerspannung J an den Taktimpulsoszillator 14, dessen Frequenz somit unverändert bleibt.
Die genaue Arbeitsweise des Daten-/Taktimpuls-Phasenvergleichers 12 und des Datenimpuls-Synchronisierers 13 nach Fig. 1 geht aus deren gemeinsamem Blockschaltbild Fig. 2 und dem zugehörigen Spannungs-Zeit-Diagramm Fig. 4 hervor. Während der Phasenverglelcher der eingangs beschriebenen bekannten Regeleinrichtung noch aus einem relativ langsam arbeitenden bistabilen Kippkreis
Docket SA 969 042 10 9 8 2 8/1692
besteht, verwenden der erfindungsgemäße Phasenvergleicher 12 und Synchronisierer 13 sehr schnell arbeitende Verriegelungskreise, die sämtlich einheitlich entsprechend Fig. 5 aufgebaut sind.
Jeder Verriegelungskreis liefert nach Fig. 5 im Arbeitszustand ein positives Ausgangssignal O, wenn ihm ein positives Eingangssignal S und gleichzeitig ein negatives Eingangssignal R zugeführt wird. Der Verriegelungskreis besteht aus zwei negativen logischen Schaltkreisen, nämlich einem NOR-Kreis 70 und einem NAND-Kreis 71, in im übrigen normaler Zusammenschaltung. Der NOR-Kreis 70 erzeugt ein negatives Ausgangssignal X, wenn eines seiner beiden Eingangssignale S oder O positiv ist, während der NAND- m Kreis 71 bei zwei gleichzeitigen negativen Eingangssignalen Ä und R ein positives Ausgangssignal 0 liefert. Infolgedessen bleibt der positive Ausgang O auch bei Vorzeichenwechsel des Eingangssignals S bestehen, also der ganze Kreis "verriegelt". Nur durch ein positives Rückstellungs-Eingangssignal R kann der Ruhezustand des Verriegelungskreises wiederhergestellt, d.h. seine Entriegelung herbeigeführt werden.
Im Phasenvergleicher 12 und Datenimpuls-Synchronisierer 13 nach Fig. 2 seien sämtliche Verriegelungskreise 31, 32, 35 und 37 als zunächst im Entriegelungs- oder Rückstellzustand mit negativem Ausgangssignal befindlich vorausgesetzt» Nun treffen nach Fig. 4 erste Spalte "Konstante Datenimpulse", ein, m vom Inverter 11 (Fig. 1) gelieferter negativer Datenimpuls Kl im Sollabstand von 1/2 Taktperiode vom folgenden, im Inverter 21 (Fig. 1) invertierten Taktimpuls Ll am Daten-NAND-Kreis 30 ein, an dessen zweitem Eingang noch das negative Ausgangssignal 0 der datenkontrollierten Verriegelung 31 über den Verzögerungskreis 43 ebenfalls als negatives Signal P wirksam ist. Daraufhin liefert der NAND-Kreis 30 einen positiven Impuls Ml an den Einstelleingang der Datenimpuls-Verriegelung 32, die nun ihrerseits ein positives Ausgangssignal Nl als Einstelleingang an den Verriegelungskreis 31 liefert. Da an dessen Rückstelleingang der negative Datenimpuls Kl anliegt, erzeugt der Verriegelungskreis 31
Docket SA 969 042 109828/1092
einen positiven Impuls 01, der über die Verzögerung 4 3 als positiver Impuls Pl den positiven Ausgangsimpuls Ml des NAND-Kreises 30 beendet. Der jetzt negative Ausgang Ml dieses NAND-Kreises 30 bereitet einen der drei Eingänge des Takt-NAND-Kreises 33 vor, so daß letzterer beim Eintreffen des negativen Taktimpulses Ll an seinem zweiten Eingang einen positiven Ausgangsimpuls Ql erzeugt, da an seinem dritten Eingang über die Verzögerung 41 noch der negative Ruheausgang R der taktkontrollierten Verriegelung 35 verzögert wirksam ist. Der positive Ausgangsimpuls Ql des NAND-Kreises 33 beendet am Rückstelleingang der Datenimpuls-Verriegelung 32 deren positives Ausgangssignal Nl, das über einen Inverter 36 als negatives Phasendifferenzsignal Dl (Fig. 3), wie bereits beschrieben, den Schaltungsteilen 18 und 19 der Fig. zugeführt wird.
Dieses am Ende des positiven Nl-Signals positiv werdende Dl-Signal veranlaßt am Einstelleingang der taktkontrollierten Verriegelung 35 einen positiven Ausgangsimpuls derselben, der über die Verzögerung 41 als verzögerter positiver Impuls Rl am Eingang des Takt-NAND-Kreises 33 dessen positiven Ausgangsimpuls Ql beendet. Dieser Impuls Ql wird über einen Inverter 34 als negativer Eingangsimpuls Ul dem Datenimpuls-Synchronisierer 13 zugeführt.
Zur Verschiebung jedes - auch unregelmäßigen - Datenimpulses A bzw. K in den Zeitraum des folgenden Taktimpulses B bzw. L liefert im Datenimpuls-Synchronisierer 13 nach Fig. 2 ein NOR-Kreis 40 während des dem Phasendifferenzsignal Dl komplementären positiven Signals Nl der Datenimpuls-Verriegelung 32 und während des anschließenden positiven Taktimpulses Bl (komplementär zu Ll) ein negatives Ausgangssignal S vorbereitend an den Rückstelleingang einer Datenbitspeicher-Verriegelung 37. Infolgedessen wird diese Speicher-Verriegelung 37 durch den vom invertierten Datenimpuls Kl ausgelösten positiven Ausgangsimpuls Ol der datenkontrollierten Verriegelung 31 über den Einstelleingang zur Erzeugung eines positiven Ausgangssignals veranlaßt. Dieses Ausgangssignal der Speicher-Verriegelung 37 bereitet über einen Inverter 38 als nega-
pocket SA 969 042 109828/1692
tives Signal Tl, welches den Datenimpuls Kl über den Taktimpuls Ll hinaus speichert einen Eingang eines Ausgangs-NAND-Kreises 39 vor.
Wenn nun am zweiten Eingang dieses NANP-Kreises 39 der bereits beschriebene, gleichzeitig mit dem Taktimpuls Ll auftretende negative Impuls Ul erscheint, löst er als Ausgangsimpuls den gewünschten Taktsynchronisierten Datenimpuls E (Fig. 3) aus.
Die vorausgesetzte Löschung sämtlicher Verriegelungskreise vor Beginn eines neuen invertierten Datenimpulses K geschieht folgendermaßen. Der datenkontrollierte Verriegelungskreis 31 wird entriegelt, wenn sein Rückstelleingang am Ende des Daten- ™ impulses Kl wieder positiv wird. Das dadurch wieder negativ werdende Ausgangssignal Ol dieses Verriegelungskreises bereitet über den Verzögerungskreis 43 durch dessen negativ werdendes Ausgangssignal Pl mit geringer Verzögerung gegenüber dem Ende des Datenimpulses Kl schon wieder den Daten-NAND-Kreis 30 zur Aufnähme des nächsten Datenimpulses K vor. Die taktkontrollierte Verriegelung 35 wird durch die am Ende des Taktimpulses Ll wieder positiv werdende Spannung an ihrem Rückstelleingang entriegelt. Die dadurch wieder negativ werdende Ausgangsspannung dieses Verriegelungskreises 35 bereitet über den Verzögerungskreis' 41 durch dessen negativ werdendes Ausgangssignal Rl schon kurz nach dem Ende des Taktimpulses L den Takt- £ NAND-Kreis 33 wieder zur Aufnahme des nächsten Taktimpulses vor.
Die Datenbitspeicher-Verriegelung 37 wird entriegelt, wenn an ihrem Rückstelleingang das Ausgangssignal Sl des NOR-Krelses 40 wieder positiv wird. Dies ist der Fall, wenn sowohl das nicht invertierte positive Phasendifferenzslgnal Nl als auch der an- ' schließende Taktimpuls Bl beendet sind, d.h. am Ende des Taktimpulses Bl bzw. Ll.
Die vorstehend für den Fall der Frequenzgleichheit und des Soll-Phasenabstandes von 1/2 Taktperiode zwischen Daten- und Taktimpulsen beschriebene Arbeitsweise des Phasenvergleichers
Docket sä 969 042 10 9828/1692
12 und des Datenimpuls-Synchronisierers 13 nach Fig. 2 ist auch in den Fällen von langsamen und schnellen Datenimpulsen dieselbe. Wie ein Vergleicher der entsprechenden drei ersten Spalten der Spannungsdiagramme in Fig. 4 und 3 zeigt, beginnt das Phasendifferenzsignal N bzw. D in allen drei Fällen mit der Vorderflanke des Datenimpulses K und endet mit der Entriegelung des Datenimpuls-Verriegelungskreises 32 durch den von der Vorderflanke des Taktimpulses L eingeschalteten Takt-NAND-Kreis 33. Die Vorbereitungssignale S für die Speicherverriegelung 37 haben in allen diesen Fällen die Länge der zugehörigen Impulse N zuzüglich der Breite der Taktimpulse L. Alle anderen Impulse M, O, P und O, R, U haben die gleichen Längen und dieselben relativen Lagen zu den Daten- bzw. Taktimpulsen K bzw. L. Dasselbe gilt auch für die taktsynchronisierten Datenimpulse E des Ausgangs-NAND-Kreises 39.
Im Falle des Fehlens eines Datenimpulses A bzw. K zwischen zwei Taktimpulsen B bzw. L gemäß der letzten Spalte in Fign. 3,4 bleiben der Daten-NAND-Kreis 30 (Fig. 2) und die Verriegelungskreise 32, 31 und 37 sowie der Ausgangs-NAND-Kreis 39 in Ruhe, so daß keine Impulse M, N, D, 0, P, T und E erzeugt werden, also natürlich auch kein taktsynchronisierter Datenimpuls E entstehen kann.
Docket SA 969 042 10 9 8 2 8/1692

Claims (3)

PATENTANSPRÜCHE
1. Frequenz- und Phasenregeleinrichtung für einen spannungsgesteuerten Taktimpulsoszillator zur Synchronisierung der Taktimpulse mit unregelmäßigen Datenimpulsen mit einer geschlossenen Regelschleife, die einen Phasenvergleicher zur Ermittlung der Phasendifferenz zwischen den Vorderflanken jedes Datenimpulses und des ihm folgenden Taktimpulses enthält sowie einen nachgeschalteten Fehlersignalerzeuger aus zwei Verzögerungskreisen/ zwei logischen Schaltkreisen und zwei entgegengesetzt gepolten Stromquellen zur Erzeugung von Phasenfehlersignalen entsprechender Dauer und Vorzeichens, deren Differenz ein Maß ist für die Phasenabweichung jedes Datenimpulses vom Sollabstand einer halben Taktperiode vom folgenden Taktimpuls, und einen nachfolgenden Integrierkreis zur Umwandlung der Fehlersignale in eine analoge Fehlerspannung zur Nachregelung von"Frequenz und Phase eines spannungsgesteuerten Taktimpulsoszillators, dadurch gekennzeichnet, daß dem Phasenvergleicher (12) für die Phasen der Daten- und der Taktimpulse auch noch eine Datenimpuls-Synchronisierschaltung (13) nachgeschaltet ist zur Verschiebung jedes Datenimpulses (A) in den Zeitraum des folgenden Taktimpulses (B) als taktsynchronisierten Datenimpuls (E).
2. Regeleinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß im Phasenvergleicher (12) jeder Datenimpuls (K) und folgende Taktimpuls (L) von je einem logischen Schaltkreis (NAND-Kreis 30 bzw. 33) einem vergleichenden Verriegelungskreis (32) zugeführt wird, der über einen Inverter (36) das Phasendifferenzsignal (D) liefert, sowie zwei vom Verriegelungskreis (32) und den Daten- bzw. Taktimpulsen (K, L) gesteuerte weitere Verriegelungskreise (31, 35) nebst Verzögerungskreisen (43, 41) die nur kurzzeitige Belegung und schnelle erneute Aufnahmebereitschaft der logischen Schaltkreise (30, 33) bewirken und daß der taktgesteuerte
Docket sä 969 042 10 9 8 2 8/ I 692
206 Ί 032
- 14 -
Schaltkreis (33) über einen Inverter (34) sowie zwei der Verriegelungskreise (32, 31) Steuerimpulse (U, N, O) für den Datenimpuls-Synchronisierer (13) liefern.
3. Regeleinrichtung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß im Datenimpuls-Synchronisierer (13) ein von einem logischen Schaltkreis (NOR-Kreis 40) vorbereiteter Speicher-Verriegelungskreis (37) jeden von einer Verriegelung (31) des Phasenvergleichers (12) übernommenen Datenimpuls (0) bis zum folgenden Taktimpuls (B) speichert und ("über einen Inverter (38)) einen logischen Schaltkreis (NAND-Kreis 39) vorbereitet, der durch den von einem Schaltkreis (33) des Phasenvergleichers 12 übernommenen Taktimpuls (U) zur Erzeugung eines taktsynchronisierten Datenimpulses (E) veranlaßt wird.
iJockefc SA 96 9 O42 I Q U 8 ^ 8 / I 6 9 2
Leer seife
DE19702061032 1969-12-31 1970-12-11 Taktimpulserzeuger mit Frequenzregelung und Datenimpulssynchronisierung Withdrawn DE2061032A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US88944269A 1969-12-31 1969-12-31

Publications (1)

Publication Number Publication Date
DE2061032A1 true DE2061032A1 (de) 1971-07-08

Family

ID=25395098

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702061032 Withdrawn DE2061032A1 (de) 1969-12-31 1970-12-11 Taktimpulserzeuger mit Frequenzregelung und Datenimpulssynchronisierung

Country Status (6)

Country Link
US (1) US3614635A (de)
JP (1) JPS5021336B1 (de)
CA (1) CA925168A (de)
DE (1) DE2061032A1 (de)
FR (1) FR2072140B1 (de)
GB (1) GB1294759A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1980000901A1 (en) * 1978-09-21 1980-05-01 Ericsson Telefon Ab L M A method of and an arrangement for regulating the phase position of a controlled signal in relation to a reference signal in a telecommunication system
DE3124516A1 (de) * 1981-06-23 1983-05-26 AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang Anordnung zur verminderung von phasenschwankungen im ausgangstakt von elastischen speichern
DE3639790A1 (de) * 1986-11-21 1988-06-01 Licentia Gmbh Verfahren und anordnung zur dynamischen flankensynchronisierung zweier quasisynchroner signale

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739287A (en) * 1971-11-15 1973-06-12 Bell Telephone Labor Inc Phase difference detection circuit
US3828261A (en) * 1972-12-29 1974-08-06 Bendix Corp Solid state compass follower
US3982194A (en) * 1975-02-18 1976-09-21 Digital Equipment Corporation Phase lock loop with delay circuits for relative digital decoding over a range of frequencies
JPS51126574A (en) * 1975-04-26 1976-11-04 Kamei Diecast Kogyo Kk Separable multi air filter
US4050024A (en) * 1975-10-02 1977-09-20 Tektronix, Inc. Sideband detector
US4034309A (en) * 1975-12-23 1977-07-05 International Business Machines Corporation Apparatus and method for phase synchronization
CA1057860A (en) * 1976-01-08 1979-07-03 Sperry Rand Corporation Two mode harmonic and nonharmonic phase detector
JPS5489378A (en) * 1977-12-27 1979-07-16 Matsushita Electric Ind Co Ltd Air cleaner
US4229824A (en) * 1978-07-21 1980-10-21 Cubic Corporation Method and apparatus for synchronizing electrical signals
US4214279A (en) * 1979-01-25 1980-07-22 International Business Machines Corporation Clocking system for servo signal having two or more harmonically related frequencies
US4583053A (en) * 1984-06-11 1986-04-15 Signetics Corporation Phase detector insensitive to missing pulses
US4682121A (en) * 1985-02-04 1987-07-21 International Business Machines Corporation Phase discriminator and data standardizer
US4734900A (en) * 1986-04-25 1988-03-29 International Business Machines Corporation Restoring and clocking pulse width modulated data
US4958243A (en) * 1988-09-15 1990-09-18 International Business Machines Corporation Phase discrimination and data separation method and apparatus
US5192915A (en) * 1991-06-19 1993-03-09 Tektronix, Inc. Edge integrating phase detector
US5173664A (en) * 1991-09-16 1992-12-22 Minnesota Mining And Manufacturing Company Phase locked loop having constant gain for recovering clock from non-uniformly spaced data
DE4139117C1 (de) * 1991-11-28 1993-06-09 Texas Instruments Deutschland Gmbh, 8050 Freising, De
US5448598A (en) * 1993-07-06 1995-09-05 Standard Microsystems Corporation Analog PLL clock recovery circuit and a LAN transceiver employing the same
JPH0842122A (ja) * 1994-07-29 1996-02-13 Kazuhide Adachi 二重床を利用した強制排煙システム
US7386083B2 (en) * 2002-05-23 2008-06-10 Nec Corporation Phase comparator having a flip-flop circuit and a logic circuit
TWI257482B (en) * 2004-12-15 2006-07-01 Spirox Corp Method and apparatus for measuring jitter of signal

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3259851A (en) * 1961-11-01 1966-07-05 Avco Corp Digital system for stabilizing the operation of a variable frequency oscillator
US3185938A (en) * 1962-02-27 1965-05-25 Louis V Pelosi Vfo control for generating stable discrete frequencies
US3328719A (en) * 1965-08-24 1967-06-27 Sylvania Electric Prod Phase-lock loop with adaptive bandwidth
US3337813A (en) * 1965-12-27 1967-08-22 Bell Telephone Labor Inc Phase-controlled oscillator having a bistable circuit in the control loop
US3351868A (en) * 1966-02-02 1967-11-07 Bell Telephone Labor Inc Phase locked loop with fast frequency pull-in
US3286188A (en) * 1966-02-21 1966-11-15 Jr Anthony J Castellano Phase locked loop with increased phase linearity
US3337814A (en) * 1966-08-23 1967-08-22 Collins Radio Co Phase comparator for use in frequency synthesizer phase locked loop
US3383619A (en) * 1966-12-09 1968-05-14 Navy Usa High speed digital control system for voltage controlled oscillator
US3458823A (en) * 1967-03-20 1969-07-29 Weston Instruments Inc Frequency coincidence detector

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1980000901A1 (en) * 1978-09-21 1980-05-01 Ericsson Telefon Ab L M A method of and an arrangement for regulating the phase position of a controlled signal in relation to a reference signal in a telecommunication system
DE3124516A1 (de) * 1981-06-23 1983-05-26 AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang Anordnung zur verminderung von phasenschwankungen im ausgangstakt von elastischen speichern
DE3639790A1 (de) * 1986-11-21 1988-06-01 Licentia Gmbh Verfahren und anordnung zur dynamischen flankensynchronisierung zweier quasisynchroner signale

Also Published As

Publication number Publication date
JPS5021336B1 (de) 1975-07-22
US3614635A (en) 1971-10-19
FR2072140B1 (de) 1973-02-02
FR2072140A1 (de) 1971-09-24
CA925168A (en) 1973-04-24
GB1294759A (en) 1972-11-01

Similar Documents

Publication Publication Date Title
DE2061032A1 (de) Taktimpulserzeuger mit Frequenzregelung und Datenimpulssynchronisierung
DE3826717C2 (de) Signalphasenabgleichsschaltung
DE3307782C2 (de) Schaltungsanordnung zur Erzeugung von Synchrontaktsignalen
DE2639326A1 (de) Frequenz-synthesizer
DE3208240C2 (de) Serien-Parallel-Umsetzer
DE2400394C3 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE3102447A1 (de) Anordnung zum synchronisieren der phase eines oertlichen taktsignals mit einem eingangssignal
DE961809C (de) Multivibrator
DE2059434A1 (de) Steuerbarer Taktimpulserzeuger
DE2726277A1 (de) Abtastsignaldetektor
DE1286073B (de) Elektronischer Taktgeber mit automatischer Phasenkorrektur fuer Empfaenger von fernuebertragenen Datenimpulsen
DE1957872A1 (de) Digital-Analog-Umsetzer
DE2803650A1 (de) Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle
DE2707130A1 (de) Phasendetektor
DE1260530B (de) Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen
DE1809810A1 (de) Verfahren und Geraet zum Bestimmen der Periodendaueraenderung einer Schwingung
DE2165758A1 (de) Schaltungsanordnung zur Einstellung der Frequenzteilerschaltung einer elektronischen Uhr
DE2039557C3 (de) Anordnung zum Frequenzvergleich zweier Impulsfolgefrequenzen
DE69303086T2 (de) Phasen- und Frequenzkomparator
DE1037730B (de) Elektrischer Vergleicher
DE2736503A1 (de) Rastersynchronisieranordnung
DE939333C (de) Vorrichtung zum Trennen von Synchronisier- und Signalimpulsen bei Impulskodemodulation
DE2036557C (de) Taktgeber Synchromsierungsanordnung fur den Empfang von isochron binar itioduherten Signalen
DE2417149C2 (de) Dynamische, logische Zählschaltung
DE1512242C (de) Schaltungsanordnung zum Erzeugen von Impulsen niederer Pulsfrequenz mittels eines hochfrequenten Eingangssignals

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee