JP2853894B2 - 分周回路及びパルス信号作成回路 - Google Patents
分周回路及びパルス信号作成回路Info
- Publication number
- JP2853894B2 JP2853894B2 JP2223406A JP22340690A JP2853894B2 JP 2853894 B2 JP2853894 B2 JP 2853894B2 JP 2223406 A JP2223406 A JP 2223406A JP 22340690 A JP22340690 A JP 22340690A JP 2853894 B2 JP2853894 B2 JP 2853894B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- stage
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/502—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits with a base or a radix other than a power of two
- H03K23/507—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits with a base or a radix other than a power of two with a base which is a non-integer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/10—Output circuits comprising logic circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/54—Ring counters, i.e. feedback shift register counters
- H03K23/546—Ring counters, i.e. feedback shift register counters with a base which is a non-integer
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、分周回路及びパルス信号作成回路に関
し、特に、新規の分周数を有する分周回路，及び新規の
分周数を有する分周回路の高性能化を実現できるパルス
信号作成回路に関するものである。
し、特に、新規の分周数を有する分周回路，及び新規の
分周数を有する分周回路の高性能化を実現できるパルス
信号作成回路に関するものである。
第13図は従来の1/（N/2）分周器で、Ｎが５の場合の1
/2.5分周器を示し、図において、10,20,30はそれぞれマ
スタースレーブ型フリップフロップ回路（以下、Ｍ−Ｓ
F/Fと略す）であり、41,42はOR回路である。Ｔは分周
信号入力端子、OUTは分周信号端子である。またD,Q,/Q,
TはそれぞれＭ−Ｓ F/Fのデータ入力端子，出力信号端
子，反転信号出力端子，クロック信号入力端子である。
N11〜N42は各信号線の電位を表しており、N11とN12はそ
れぞれＭ−Ｓ F/F10の出力信号と反転信号出力、N22は
Ｍ−Ｓ F/F20の反転信号出力、N31とN32はそれぞれＭ
−Ｓ F/F30の出力信号と反転信号出力、N41とN42はそ
れぞれOR回路41と42の出力信号である。
/2.5分周器を示し、図において、10,20,30はそれぞれマ
スタースレーブ型フリップフロップ回路（以下、Ｍ−Ｓ
F/Fと略す）であり、41,42はOR回路である。Ｔは分周
信号入力端子、OUTは分周信号端子である。またD,Q,/Q,
TはそれぞれＭ−Ｓ F/Fのデータ入力端子，出力信号端
子，反転信号出力端子，クロック信号入力端子である。
N11〜N42は各信号線の電位を表しており、N11とN12はそ
れぞれＭ−Ｓ F/F10の出力信号と反転信号出力、N22は
Ｍ−Ｓ F/F20の反転信号出力、N31とN32はそれぞれＭ
−Ｓ F/F30の出力信号と反転信号出力、N41とN42はそ
れぞれOR回路41と42の出力信号である。
次に動作について説明する。
各々のＭ−Ｓ F/Fは遅延型のフリップフロップを構
成しておりデータ信号入力端子Ｄに入力された信号をク
ロック信号に同期して出力する。Ｍ−Ｓ F/Fの10と20
ではOR回路42に入力される信号N31が‘High'の場合には
1/2分周動作を行い、分周信号入力Ｔの信号を1/2に分周
しN11から1/2分周出力が得られる。信号N31が‘Low'の
場合にはＭ−Ｓ F/F10と20は1/3分周動作を行い、N11
からその出力信号OUTが得られる。またＭ−Ｓ F/F30は
1/2分周動作を行いその出力がN31となっている。
成しておりデータ信号入力端子Ｄに入力された信号をク
ロック信号に同期して出力する。Ｍ−Ｓ F/Fの10と20
ではOR回路42に入力される信号N31が‘High'の場合には
1/2分周動作を行い、分周信号入力Ｔの信号を1/2に分周
しN11から1/2分周出力が得られる。信号N31が‘Low'の
場合にはＭ−Ｓ F/F10と20は1/3分周動作を行い、N11
からその出力信号OUTが得られる。またＭ−Ｓ F/F30は
1/2分周動作を行いその出力がN31となっている。
さらに、この分周回路の動作を第14図について説明す
る。第14図は分周回路の各信号線の信号波形を示したも
のである。図において各々の記号は第13図に示した端子
および電位の信号の波形を示している。N11はN31が‘Hi
gh'の時にはＴの２周期で１周期となる。N11の１周期で
N31は信号が反転するためN31は‘Low'となる。N31が‘L
ow'であるとN11はＴの３周期で１周期となり、ここでN1
1が１周期となるとN31は‘High'となり、以上の動作を
繰り返すことになる。この分周回路の出力はN11である
ため、分周器は1/2分周動作と1/3分周動作を繰り返すこ
ととなり、分周入力信号Ｔの５周期で２周期の出力信号
を得ることが出来る。この様な動作で2/5すなわち1/2.5
分周回路が得られていた。
る。第14図は分周回路の各信号線の信号波形を示したも
のである。図において各々の記号は第13図に示した端子
および電位の信号の波形を示している。N11はN31が‘Hi
gh'の時にはＴの２周期で１周期となる。N11の１周期で
N31は信号が反転するためN31は‘Low'となる。N31が‘L
ow'であるとN11はＴの３周期で１周期となり、ここでN1
1が１周期となるとN31は‘High'となり、以上の動作を
繰り返すことになる。この分周回路の出力はN11である
ため、分周器は1/2分周動作と1/3分周動作を繰り返すこ
ととなり、分周入力信号Ｔの５周期で２周期の出力信号
を得ることが出来る。この様な動作で2/5すなわち1/2.5
分周回路が得られていた。
次に、1/（N/2）分周器の従来例としてＮが６の場合
の1/3分周について説明する。
の1/3分周について説明する。
第15図において第13図と同一の記号は同一のものか同
様の機能を有するものを表している。この1/3分周回路
が第13図に示した1/2.5分周回路と異なる点はＭ−Ｓ F
/FとOR回路が１つ少ない点である。
様の機能を有するものを表している。この1/3分周回路
が第13図に示した1/2.5分周回路と異なる点はＭ−Ｓ F
/FとOR回路が１つ少ない点である。
次に動作について説明する。
この1/3分周回路は第15図に示した分周回路のN31が常
に‘Low'である場合と同様な動作を行っている。さら
に、この分周回路の動作を第16図について説明する。第
16図は分周回路の各信号線の信号波形を示したものであ
る。図において各々の記号は第15図に示した端子および
電位の信号の波形を示している。出力信号OUT（N11）は
Ｔの３周期で１周期となり、パルス幅はＴの２周期分と
なる。この様な動作で1/（6/2）すなわち1/3分周出力の
得られる分周回路が得られていた。
に‘Low'である場合と同様な動作を行っている。さら
に、この分周回路の動作を第16図について説明する。第
16図は分周回路の各信号線の信号波形を示したものであ
る。図において各々の記号は第15図に示した端子および
電位の信号の波形を示している。出力信号OUT（N11）は
Ｔの３周期で１周期となり、パルス幅はＴの２周期分と
なる。この様な動作で1/（6/2）すなわち1/3分周出力の
得られる分周回路が得られていた。
また、第17図は従来の周期に対する‘High'である時
間（パルス幅）の比（デューティ比）が1/2であるパル
ス信号を得るためのパルス信号作成回路の構成方法を示
したものである。
間（パルス幅）の比（デューティ比）が1/2であるパル
ス信号を得るためのパルス信号作成回路の構成方法を示
したものである。
図において、200はバンドパスフィルタであり、201は
パルス波形形成装置である。IN1は入力信号であり、N20
0はバンドパスフィルタの出力信号で、OUTはこの回路の
出力信号である。
パルス波形形成装置である。IN1は入力信号であり、N20
0はバンドパスフィルタの出力信号で、OUTはこの回路の
出力信号である。
次にこのパルス信号作成回路の動作について説明す
る。
る。
入力されたパルス信号IN1はバンドパスフィルタ200に
よってパルス信号の周期を周期とする正弦波だけが取り
出されるので入力されたパルス信号のデューティ比の違
いは無視される。さらにパルス波形形成装置201で正弦
波からパルス信号に変換されるので、出力信号OUTはデ
ューティ比が1/2となっているパルス信号となる。
よってパルス信号の周期を周期とする正弦波だけが取り
出されるので入力されたパルス信号のデューティ比の違
いは無視される。さらにパルス波形形成装置201で正弦
波からパルス信号に変換されるので、出力信号OUTはデ
ューティ比が1/2となっているパルス信号となる。
従来の分周回路は以上のように構成されていたので、
1/（N/2）分周回路でＮが奇数（例えばＮ＝５）の場合
には第14図に示すように、出力信号OUTとして周期が時
間毎に変化する信号しか得られず、また出力信号の周期
‘High'である時間の比（デューティ比）が1/2でないと
いう問題点があった。
1/（N/2）分周回路でＮが奇数（例えばＮ＝５）の場合
には第14図に示すように、出力信号OUTとして周期が時
間毎に変化する信号しか得られず、また出力信号の周期
‘High'である時間の比（デューティ比）が1/2でないと
いう問題点があった。
またＮが４の倍数でない（例えばＮ＝６）場合にも出
力信号の周期と‘High'である時間との比（デューティ
比）が1/2でないという問題点があった。
力信号の周期と‘High'である時間との比（デューティ
比）が1/2でないという問題点があった。
このことは、この分周回路の出力信号を用いて信号の
変復調など、例えば、直交変調等の処理を行った場合に
その信号に歪みが生じ、問題となる。
変復調など、例えば、直交変調等の処理を行った場合に
その信号に歪みが生じ、問題となる。
また従来のパルス信号作成回路では、第17図に示すよ
うにバンドパスフィルタ200を用いていたために、使用
可能な周波数がバンドパスフィルタの動作周波数範囲に
制限されるという問題点があった。
うにバンドパスフィルタ200を用いていたために、使用
可能な周波数がバンドパスフィルタの動作周波数範囲に
制限されるという問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、分周回路の出力信号の周期が一定である1/
（N/2）分周出力信号が得られる分周回路を提供するこ
とを目的とする。
れたもので、分周回路の出力信号の周期が一定である1/
（N/2）分周出力信号が得られる分周回路を提供するこ
とを目的とする。
また、この発明は分周回路の周期が一定な２つの1/
（N/2）出力信号から周期が一定でデューティ比が1/2の
出力信号が得られる分周回路を実現することを目的とし
ている。
（N/2）出力信号から周期が一定でデューティ比が1/2の
出力信号が得られる分周回路を実現することを目的とし
ている。
さらに、この発明は出力信号としてデューティ比が1/
2のものが広範囲な周波数範囲で得られるパルス信号作
成回路を得ることを目的とする。
2のものが広範囲な周波数範囲で得られるパルス信号作
成回路を得ることを目的とする。
この発明に係る分周回路は、マスタースレーブ型のフ
リップフロップ（Ｍ−Ｓ F/F）を用いて1/N分周回路を
構成し、その1/N分周回路のマスター段とスレーブ段か
らそれぞれ周期が同一で位相の異なる出力信号を２つ以
上取り出し、これらの信号を合成して1/（N/2）分周出
力信号を得るようにしたものである。
リップフロップ（Ｍ−Ｓ F/F）を用いて1/N分周回路を
構成し、その1/N分周回路のマスター段とスレーブ段か
らそれぞれ周期が同一で位相の異なる出力信号を２つ以
上取り出し、これらの信号を合成して1/（N/2）分周出
力信号を得るようにしたものである。
またこの発明はこの分周回路から周期とパルス幅が同
一で互いの位相がパルス幅だけ異なっている２つの1/
（N/2）分周信号を取り出し、該２つの信号を差動増幅
回路に入力し、この２つの信号を比較した出力を出力信
号とするようにしたものである。
一で互いの位相がパルス幅だけ異なっている２つの1/
（N/2）分周信号を取り出し、該２つの信号を差動増幅
回路に入力し、この２つの信号を比較した出力を出力信
号とするようにしたものである。
さらに、この発明に係るパルス信号作成回路は、周期
とパルス幅が同一で互いの位相がパルス幅だけ異なって
いる２つの信号を入力とする差動増幅回路を備え、該２
つの信号を比較した出力を出力信号とするようにしたも
のである。
とパルス幅が同一で互いの位相がパルス幅だけ異なって
いる２つの信号を入力とする差動増幅回路を備え、該２
つの信号を比較した出力を出力信号とするようにしたも
のである。
この発明に係わる分周回路は、1/（N/2）分周信号を
得るためにマスタースレーブ型のフリップフロップ（Ｍ
−Ｓ F/F）を用いて1/N分周回路を構成し、その1/N分
周回路から出力信号を２つ以上取り出し、これらの信号
を合成しているので、常に周期が一定である2/N分周信
号、即ち1/（N/2）分周信号が得られる。
得るためにマスタースレーブ型のフリップフロップ（Ｍ
−Ｓ F/F）を用いて1/N分周回路を構成し、その1/N分
周回路から出力信号を２つ以上取り出し、これらの信号
を合成しているので、常に周期が一定である2/N分周信
号、即ち1/（N/2）分周信号が得られる。
また、この発明に係わる分周回路は、前記の1/（N/
2）分周回路から周期とパルス幅が同一で互いの位相が
パルス幅だけことなっている２つの信号を取り出して該
２つの信号を差動増幅回路に入力し、この２つの信号を
比較した出力を出力信号とするようにしているので、パ
ルス幅が周期の1/2である分周信号出力が得られる。
2）分周回路から周期とパルス幅が同一で互いの位相が
パルス幅だけことなっている２つの信号を取り出して該
２つの信号を差動増幅回路に入力し、この２つの信号を
比較した出力を出力信号とするようにしているので、パ
ルス幅が周期の1/2である分周信号出力が得られる。
また、この発明におけるパルス信号作成回路は、周期
とパルス幅が同一で互いの位相がパルス幅だけ異なって
いる２つの信号を差動増幅回路に入力し、２つの信号を
比較した出力を出力信号としているので、出力信号とし
てパルス幅が周期の1/2であるものが得られる。
とパルス幅が同一で互いの位相がパルス幅だけ異なって
いる２つの信号を差動増幅回路に入力し、２つの信号を
比較した出力を出力信号としているので、出力信号とし
てパルス幅が周期の1/2であるものが得られる。
以下、本発明の一実施例を図について説明する。
第１図は本発明の第１の実施例による分周回路として
1/（5/2）即ち1/2.5分周回路の構成方法を示すものであ
る。
1/（5/2）即ち1/2.5分周回路の構成方法を示すものであ
る。
第１図において、10,20,30はそれぞれマスタースレー
ブ型フリップフロップ回路（以下Ｍ−Ｓ F/Fと略す）
であり、11および12,21および22,31および32はそれぞれ
Ｍ−Ｓ F/Fのマスターおよびスレーブ段を表してい
る。51,52はAND回路であり、41,42はOR回路である。Ｔ
とTBはそれぞれ分周信号入力端子と分周信号の反転信号
の入力端子であり、OUTは分周信号出力端子である。ま
たDM,QM,/QM,TM,/TMはそれぞれＭ−Ｓ F/Fマスター段
のデータ入力端子，出力端子，反転信号出力端子，クロ
ック信号入力端子、クロック信号の反転信号入力端子で
あり、DS,QS,/QS,TS,/TSはそれぞれＭ−Ｓ F/Fのスレ
ーブ段のデータ入力端子，出力信号端子，反転信号出力
端子，クロック信号入力端子、クロック信号の反転信号
入力端子である。N11〜N52は各信号線の電位を表してお
り、N11とN12,N13とN14,N21とN22,N23とN24,N31とN32,N
33とN34はそれぞれフリップフロップ11,12,21,22,31,32
の出力信号と反転信号出力、N41はOR回路41の出力信号,
N51,N52はAND回路51と52の出力信号である。
ブ型フリップフロップ回路（以下Ｍ−Ｓ F/Fと略す）
であり、11および12,21および22,31および32はそれぞれ
Ｍ−Ｓ F/Fのマスターおよびスレーブ段を表してい
る。51,52はAND回路であり、41,42はOR回路である。Ｔ
とTBはそれぞれ分周信号入力端子と分周信号の反転信号
の入力端子であり、OUTは分周信号出力端子である。ま
たDM,QM,/QM,TM,/TMはそれぞれＭ−Ｓ F/Fマスター段
のデータ入力端子，出力端子，反転信号出力端子，クロ
ック信号入力端子、クロック信号の反転信号入力端子で
あり、DS,QS,/QS,TS,/TSはそれぞれＭ−Ｓ F/Fのスレ
ーブ段のデータ入力端子，出力信号端子，反転信号出力
端子，クロック信号入力端子、クロック信号の反転信号
入力端子である。N11〜N52は各信号線の電位を表してお
り、N11とN12,N13とN14,N21とN22,N23とN24,N31とN32,N
33とN34はそれぞれフリップフロップ11,12,21,22,31,32
の出力信号と反転信号出力、N41はOR回路41の出力信号,
N51,N52はAND回路51と52の出力信号である。
次に動作について説明する。
第１図において、10,20,30は分周比1/5の分周回路を
形成しており、その出力はN1〜N34の信号線のどれから
も取りだすことができる。AND回路51,52とOR回路42は上
記の出力を合成して1/2.5分周出力を取り出している。
形成しており、その出力はN1〜N34の信号線のどれから
も取りだすことができる。AND回路51,52とOR回路42は上
記の出力を合成して1/2.5分周出力を取り出している。
さらにこの分周回路の動作を第２図を用いて説明す
る。
る。
第２図は分周回路の各信号線の信号波形を示したもの
である。図において各々の信号は第１図に示した信号線
の信号の波形を示している。N51はN12とN22のANDを取っ
たものであり、周期が分周入力信号Ｔの５周期で‘Hig
h'の期間がＴの１周期の‘High'の信号が得られ、ま
た、N52はN23とN34のANDを取ったものであり、N51と同
様に分周入力信号Ｔの５周期で‘High'の期間がＴの１
周期分の信号が得られる。N51とN52はたがいに分周入力
信号Ｔの2.5周期分異なっており、これらの信号をOR回
路42によって合成し、出力信号OUTを得ている。この様
にして得られる出力信号OUTは周期が分周入力信号Ｔの
2.5周期となり‘High'の期間がＴの１周期となってい
る。すなわち1/2.5分周回路が実現できる。
である。図において各々の信号は第１図に示した信号線
の信号の波形を示している。N51はN12とN22のANDを取っ
たものであり、周期が分周入力信号Ｔの５周期で‘Hig
h'の期間がＴの１周期の‘High'の信号が得られ、ま
た、N52はN23とN34のANDを取ったものであり、N51と同
様に分周入力信号Ｔの５周期で‘High'の期間がＴの１
周期分の信号が得られる。N51とN52はたがいに分周入力
信号Ｔの2.5周期分異なっており、これらの信号をOR回
路42によって合成し、出力信号OUTを得ている。この様
にして得られる出力信号OUTは周期が分周入力信号Ｔの
2.5周期となり‘High'の期間がＴの１周期となってい
る。すなわち1/2.5分周回路が実現できる。
次に、この発明の第２の実施例として1/2.5分周回路
の他の構成方法について第３図を用いて説明する。
の他の構成方法について第３図を用いて説明する。
第３図において、第１図と同じ記号は同一または同様
なものを示している。第３図の1/2.5分周回が第１図の
分周回路と異なる点は、AND回路51,52への出力の取り出
しがN11,N13,N22,N33となっていることである。
なものを示している。第３図の1/2.5分周回が第１図の
分周回路と異なる点は、AND回路51,52への出力の取り出
しがN11,N13,N22,N33となっていることである。
さらにこの分周回路の動作を第４図を用いて説明す
る。
る。
図は分周回路の各信号線の信号波形を示したものであ
る。図において各々の記号は第３図に示した信号線の信
号の波形を示している。出力信号OUTが分周信号Ｔの1/
2.5となっていることが分かる。
る。図において各々の記号は第３図に示した信号線の信
号の波形を示している。出力信号OUTが分周信号Ｔの1/
2.5となっていることが分かる。
このような本第1,第２の実施例の分周回路において
は、周期が常に一定の出力信号を得ることができる。従
って、本出力信号を用いて変復調等の処理を行った場合
には信号の歪み等が生じず、例えば本分周出力の直交変
調も精度よく行うことができ、無線機、自動車電話，ラ
ジオ等にも有効に使用できる。
は、周期が常に一定の出力信号を得ることができる。従
って、本出力信号を用いて変復調等の処理を行った場合
には信号の歪み等が生じず、例えば本分周出力の直交変
調も精度よく行うことができ、無線機、自動車電話，ラ
ジオ等にも有効に使用できる。
なお、マスター段，スレーブ段からそれぞれ位相の異
なる出力を取り出し、それらの信号を論理回路を用いて
組合せすることにより、周期が常に一定の1/2.5分周出
力が得られるのであれば、上記第１及び第２の実施例以
外の構成であってもよい。
なる出力を取り出し、それらの信号を論理回路を用いて
組合せすることにより、周期が常に一定の1/2.5分周出
力が得られるのであれば、上記第１及び第２の実施例以
外の構成であってもよい。
以上、上記第１の実施例及び第２の実施例ではＮが５
の場合の1/2.5分周回路の例について説明した。次に、
本発明の第３の実施例としてＮが６の場合の1/3分周回
路の構成方法について第５図を用いて説明する。
の場合の1/2.5分周回路の例について説明した。次に、
本発明の第３の実施例としてＮが６の場合の1/3分周回
路の構成方法について第５図を用いて説明する。
第５図において、第２図と同一の記号は同一または同
様な機能を有するものを表している。さらに45はNOR回
路である。N11〜N51は各信号線の電位を表している。こ
こでＭ−Ｓ F/F10のスレーブ段12の出力N13とＭ−Ｓ
F/F30のマスター段31の出力N31がNOR回路45とAND回路51
に入力されており、このNOR回路とAND回路の出力がOR回
路42に入力されその出力が分周回路の出力OUTとなる。
様な機能を有するものを表している。さらに45はNOR回
路である。N11〜N51は各信号線の電位を表している。こ
こでＭ−Ｓ F/F10のスレーブ段12の出力N13とＭ−Ｓ
F/F30のマスター段31の出力N31がNOR回路45とAND回路51
に入力されており、このNOR回路とAND回路の出力がOR回
路42に入力されその出力が分周回路の出力OUTとなる。
この分周回路の動作を第６図を用いて説明する。図は
分周回路の各信号線の信号波形を示したものである。図
において各々の記号は第５図に示した信号線の信号の波
形を示している。N45はN13とN31のNORを取ったものであ
り、周期が分周入力信号Ｔの６周期で‘High'の期間が
Ｔの1.5周期分の信号が得られる。N51はN13とN31のAND
を取ったものであり、周期が分周入力信号Ｔの６周期で
‘High'の期間がＴの1.5周期分の信号が得られる。N45
とN51は周期および‘High'の時間は同一ながら位相が互
いに半周期ずれている。さらに分周回路の出力信号OUT
は、N45とN51のORをとっているので、周期が分周入力信
号Ｔの３倍で‘High'の期間がＴの1.5周期分となる。
分周回路の各信号線の信号波形を示したものである。図
において各々の記号は第５図に示した信号線の信号の波
形を示している。N45はN13とN31のNORを取ったものであ
り、周期が分周入力信号Ｔの６周期で‘High'の期間が
Ｔの1.5周期分の信号が得られる。N51はN13とN31のAND
を取ったものであり、周期が分周入力信号Ｔの６周期で
‘High'の期間がＴの1.5周期分の信号が得られる。N45
とN51は周期および‘High'の時間は同一ながら位相が互
いに半周期ずれている。さらに分周回路の出力信号OUT
は、N45とN51のORをとっているので、周期が分周入力信
号Ｔの３倍で‘High'の期間がＴの1.5周期分となる。
即ち、1/3の分周動作を行うと同時に、周期がつねに
同一で、しかもパルス幅が周期の1/2である出力信号が
得られる分周回路が実現できる。
同一で、しかもパルス幅が周期の1/2である出力信号が
得られる分周回路が実現できる。
なお、本実施例ではN13とN31のAND出力及びNOR出力を
OR回路42にて論理計算するようにしたが、N13とN31の代
わりに、N11とN23の出力、あるいは、N21とN34の出力を
とるようにしてもよく、また、さらにはマスター段，ス
レーブ段からそれぞれ位相の異なる出力を取り出し、そ
れらの信号を論理回路を用いて組合せすることにより、
周期が常に一定でデューティ比が1/2の1/3分周出力が得
られるのであれば、他の構成であってもよい。
OR回路42にて論理計算するようにしたが、N13とN31の代
わりに、N11とN23の出力、あるいは、N21とN34の出力を
とるようにしてもよく、また、さらにはマスター段，ス
レーブ段からそれぞれ位相の異なる出力を取り出し、そ
れらの信号を論理回路を用いて組合せすることにより、
周期が常に一定でデューティ比が1/2の1/3分周出力が得
られるのであれば、他の構成であってもよい。
次に、本発明の第４の実施例としてＮが７の場合の1/
3.5分周回路の構成方法について第７図を用いて説明す
る。
3.5分周回路の構成方法について第７図を用いて説明す
る。
第７図において第１図と同一の記号は同一または同様
な機能を有するものを表している。さらに60はＭ−Ｓ
F/Fであり、61および62はそれぞれＭ−Ｓ F/Fのマスタ
ー段とスレーブ段を表している。53はAND回路であり、4
3,44はOR回路である。N11〜N64は各信号線の電位を表し
ている。ここでＭ−Ｓ F/F10のマスター段11の出力N11
とＭ−Ｓ F/F20のスレーブ段22の出力N23がOR回路44に
入力され、Ｍ−Ｓ F/F30のマスター段31の出力N32とＭ
−Ｓ F/F60のスレーブ段62の出力N63がOR回路43に入力
されており、OR回路44の出力N44とOR回路N43の出力N43
が、AND回路53に入力され、その出力が分周回路の出力O
UTとなる。
な機能を有するものを表している。さらに60はＭ−Ｓ
F/Fであり、61および62はそれぞれＭ−Ｓ F/Fのマスタ
ー段とスレーブ段を表している。53はAND回路であり、4
3,44はOR回路である。N11〜N64は各信号線の電位を表し
ている。ここでＭ−Ｓ F/F10のマスター段11の出力N11
とＭ−Ｓ F/F20のスレーブ段22の出力N23がOR回路44に
入力され、Ｍ−Ｓ F/F30のマスター段31の出力N32とＭ
−Ｓ F/F60のスレーブ段62の出力N63がOR回路43に入力
されており、OR回路44の出力N44とOR回路N43の出力N43
が、AND回路53に入力され、その出力が分周回路の出力O
UTとなる。
この分周回路の動作を第８図を用いて説明する。図は
分周回路の各信号線の信号波形を示したものである。図
において各々の記号は第７図に示した信号線の信号の波
形を示している。N43はN32とN63のORを取ったものであ
り、周期が分周入力信号Ｔの７周期で‘Low'の期間がＴ
の1.5周期分の信号が得られ、N44はN11とN23のORを取っ
たものであり、周期が分周入力信号Ｔの７周期で‘Low'
の期間がＴの1.5周期分の信号が得られ、N43とN44は周
期および‘High'の時間などは同一ながら位相が互いに
半周期ずれいる。さらに分周回路の出力信号OUTは、N43
とN44のANDを取っているので、周期が分周入力信号Ｔの
3.5倍となる。即ち1/3.5分周動作を行うこととなる。
分周回路の各信号線の信号波形を示したものである。図
において各々の記号は第７図に示した信号線の信号の波
形を示している。N43はN32とN63のORを取ったものであ
り、周期が分周入力信号Ｔの７周期で‘Low'の期間がＴ
の1.5周期分の信号が得られ、N44はN11とN23のORを取っ
たものであり、周期が分周入力信号Ｔの７周期で‘Low'
の期間がＴの1.5周期分の信号が得られ、N43とN44は周
期および‘High'の時間などは同一ながら位相が互いに
半周期ずれいる。さらに分周回路の出力信号OUTは、N43
とN44のANDを取っているので、周期が分周入力信号Ｔの
3.5倍となる。即ち1/3.5分周動作を行うこととなる。
このような本第４の実施例の分周回路においても、周
期が常に一定の出力信号を得ることができ、本分周出力
信号を用いて信号の変復調等の処理も信号の歪みなく行
うことが可能となる。
期が常に一定の出力信号を得ることができ、本分周出力
信号を用いて信号の変復調等の処理も信号の歪みなく行
うことが可能となる。
なお、本実施例においてもマスター段，スレーブ段か
らそれぞれ位相の異なる出力を取り出し、それらの信号
を論理回路を用いて組合せすることにより、周期が常に
一定の1/3.5分周出力が得られるのであれば、他の構成
であってもよい。
らそれぞれ位相の異なる出力を取り出し、それらの信号
を論理回路を用いて組合せすることにより、周期が常に
一定の1/3.5分周出力が得られるのであれば、他の構成
であってもよい。
さらに、上記の第１ないし第４の実施例では1/（N/
2）分周回路においてＮ＝5,6,7の場合について説明した
が、同様な手法でＮが他の値でも分周回路を実現するこ
とができる。
2）分周回路においてＮ＝5,6,7の場合について説明した
が、同様な手法でＮが他の値でも分周回路を実現するこ
とができる。
以上のように、上記第１ないし第４の実施例では、常
に周期が時間毎に変化することがない出力信号を得るこ
とができるともに、Ｎが偶数の場合にはさらにパルス幅
が周期の1/2の出力信号を得ることができる。
に周期が時間毎に変化することがない出力信号を得るこ
とができるともに、Ｎが偶数の場合にはさらにパルス幅
が周期の1/2の出力信号を得ることができる。
以下、本発明の第５の実施例として、1/（N/2）の分
周回路の出力信号から、‘High'の時間と‘Low'の時間
の比（デューティ比）を1/2にするための回路の構成方
法を以下に示す。
周回路の出力信号から、‘High'の時間と‘Low'の時間
の比（デューティ比）を1/2にするための回路の構成方
法を以下に示す。
その実施例として1/（5/2）即ち1/2.5分周回路の構成
方法について説明する。
方法について説明する。
第11図に示した分周回路は、前記第１の実施例で示し
た第１図の分周回路の出力信号のデューティ比を1/2に
するための回路の構成方法である。図において、第１図
と同一の記号は、同一または同様な機能を有するものを
示している。さらに53,54はAND回路であり、45はNOR回
路で、101は差動増幅器である。N42はOR回路42の出力信
号,N45はNOR回路45の出力信号,N53,N54はAND回路53と54
の出力信号である。
た第１図の分周回路の出力信号のデューティ比を1/2に
するための回路の構成方法である。図において、第１図
と同一の記号は、同一または同様な機能を有するものを
示している。さらに53,54はAND回路であり、45はNOR回
路で、101は差動増幅器である。N42はOR回路42の出力信
号,N45はNOR回路45の出力信号,N53,N54はAND回路53と54
の出力信号である。
次に動作を分周回路の各信号線の信号波形を示した第
12図を用いて説明する。
12図を用いて説明する。
図において、各々の記号は第11図に示した信号線の信
号の波形を示している。N42は第１図に示した分周回路
の出力に相当しており周期が分周入力信号Ｔの2.5周期
で‘High'の期間がＴの１周期となっている。N45は周期
が分周入力信号Ｔの2.5周期で‘High'の期間がＴの１周
期となっている。入力されたパルス信号がGHz帯以上の
高周波の場合には回路内の配線の影響によって図に示し
たように信号の立ち上がり立ち下がり時間が大きくな
る。この２つの信号N42,N45を差動増幅器101に入力する
と、差動増幅器101では入力される２つの信号を比較す
るため、出力信号OUTとして図に示したようなパルス幅
が周期の1/2（デューティ比1/2）の信号が得られる。以
上の動作によって、この分周回路は1/2.5分周動作を行
うと同時にパルス幅が周期の1/2である信号を出力す
る。
号の波形を示している。N42は第１図に示した分周回路
の出力に相当しており周期が分周入力信号Ｔの2.5周期
で‘High'の期間がＴの１周期となっている。N45は周期
が分周入力信号Ｔの2.5周期で‘High'の期間がＴの１周
期となっている。入力されたパルス信号がGHz帯以上の
高周波の場合には回路内の配線の影響によって図に示し
たように信号の立ち上がり立ち下がり時間が大きくな
る。この２つの信号N42,N45を差動増幅器101に入力する
と、差動増幅器101では入力される２つの信号を比較す
るため、出力信号OUTとして図に示したようなパルス幅
が周期の1/2（デューティ比1/2）の信号が得られる。以
上の動作によって、この分周回路は1/2.5分周動作を行
うと同時にパルス幅が周期の1/2である信号を出力す
る。
このような本実施例の構成を用いると、Ｎが奇数の場
合、即ち、前記第1,第2,及び第４の実施例においてもデ
ューティ比が1/2の出力信号を得ることができる。
合、即ち、前記第1,第2,及び第４の実施例においてもデ
ューティ比が1/2の出力信号を得ることができる。
また、本第５の実施例では1/2.5分周回路用い、その
出力信号のデューティ比を1/2に形成する場合について
説明したが、これは1/2.5分周回路を用いることに限定
されるものではなく、1/（N/2）分周器であれば同様に
構成することができる。ただしＮが偶数の場合、例えば
上述の第３の実施例で説明したように、この場合には得
られる分周器の出力はすでにデューティ比1/2であるた
め、本第５の実施例によるパルス信号形成手段を用いる
意味はない。
出力信号のデューティ比を1/2に形成する場合について
説明したが、これは1/2.5分周回路を用いることに限定
されるものではなく、1/（N/2）分周器であれば同様に
構成することができる。ただしＮが偶数の場合、例えば
上述の第３の実施例で説明したように、この場合には得
られる分周器の出力はすでにデューティ比1/2であるた
め、本第５の実施例によるパルス信号形成手段を用いる
意味はない。
なお、上記第５の実施例では1/（N/2）分周回路の分
周出力のデューティ比を1/2に形成する例について示し
たが、このような分周出力に限らず、デューティ比が1/
2でない任意のパルス信号からデューティ比が1/2の信号
を形成する方法について以下に説明する。
周出力のデューティ比を1/2に形成する例について示し
たが、このような分周出力に限らず、デューティ比が1/
2でない任意のパルス信号からデューティ比が1/2の信号
を形成する方法について以下に説明する。
即ち、第９図はこの発明の第６の実施例であるパルス
信号作成回路を示すもので、図において、100は位相遅
延回路であり、101は差動増幅回路であり、IN1は入力信
号端子、OUTは出力信号端子、D,/Dは差動増幅回路の信
号入力端子と反転信号入力端子であり、N100,N101はそ
れぞれ差動増幅回路入力信号である。
信号作成回路を示すもので、図において、100は位相遅
延回路であり、101は差動増幅回路であり、IN1は入力信
号端子、OUTは出力信号端子、D,/Dは差動増幅回路の信
号入力端子と反転信号入力端子であり、N100,N101はそ
れぞれ差動増幅回路入力信号である。
次に動作について説明する。
デューティ比が1/2でない入力パルス信号IN1は２つに
分れ、一方はそのまま差動増幅器101に入力され他方は
位相遅延回路に入力される。位相遅延回路に入力された
信号は、位相遅延回路によってパルス幅だけ位相が遅
れ、さらに差動増幅回路101に入力される。
分れ、一方はそのまま差動増幅器101に入力され他方は
位相遅延回路に入力される。位相遅延回路に入力された
信号は、位相遅延回路によってパルス幅だけ位相が遅
れ、さらに差動増幅回路101に入力される。
さらにこの動作について第10図を用いて説明する。図
においてIN1は入力信号を表しており、N100,N101は差動
増幅器の入力信号を表しており、図において破線がN101
であり、N101′は入力信号IN1をパルス幅だけ遅延した
ときの信号であり、OUTは出力信号を表している。上記
第５の実施例と同様に、入力されたパルス信号IN1がGHz
帯以上の高周波の場合、回路内の配線に影響によって図
に示したN100のように信号の立ち上がり立ち下がり時間
が大きくなる。これは同様にN101の信号にも生じる。こ
の２つの信号を差動増幅器101に入力すると、差動増幅
器では入力される２つの信号を比較するための、出力信
号OUTとして図に示したようなパルス幅が周期の1/2（デ
ューティ比1/2）の信号が得られる。
においてIN1は入力信号を表しており、N100,N101は差動
増幅器の入力信号を表しており、図において破線がN101
であり、N101′は入力信号IN1をパルス幅だけ遅延した
ときの信号であり、OUTは出力信号を表している。上記
第５の実施例と同様に、入力されたパルス信号IN1がGHz
帯以上の高周波の場合、回路内の配線に影響によって図
に示したN100のように信号の立ち上がり立ち下がり時間
が大きくなる。これは同様にN101の信号にも生じる。こ
の２つの信号を差動増幅器101に入力すると、差動増幅
器では入力される２つの信号を比較するための、出力信
号OUTとして図に示したようなパルス幅が周期の1/2（デ
ューティ比1/2）の信号が得られる。
従って、このような本第６の実施例においては、デュ
ーティ比が1/2の信号を得るのに際し、従来の第17図に
示すパルス信号作成回路を用いた場合とは異なり、簡単
な回路構成でしかも使用可能な周波数範囲を広くとるこ
とができる。
ーティ比が1/2の信号を得るのに際し、従来の第17図に
示すパルス信号作成回路を用いた場合とは異なり、簡単
な回路構成でしかも使用可能な周波数範囲を広くとるこ
とができる。
なお、上記第６の実施例では、周期とパルス幅が同一
で位相がパルス幅だけ遅れた信号を作るために、位相遅
延回路を用いたがこれは他の手法で同様な信号が得られ
るのであれば他の方法を用いても構わない。
で位相がパルス幅だけ遅れた信号を作るために、位相遅
延回路を用いたがこれは他の手法で同様な信号が得られ
るのであれば他の方法を用いても構わない。
以上のように本発明に係わる分周回路は、1/（N/2）
分周信号を得るためにマスタースレーブ型のフリップフ
ロップ（Ｍ−Ｓ F/F）を用いて1/N分周回路を構成し、
その1/N分周回路から周期が同じで位相のことなる出力
信号を２つ以上取り出し、これらの信号を合成すること
で1/（N/2）分周信号を得ているので、分周回路の出力
として周期が時間ごとに変化することのない出力を得る
ことができ、さらにＮが偶数の場合にはパルス幅が周期
の1/2の出力も得ることができ、分周出力信号を用いて
信号の歪みを生じることなく、高精度に変復調を行うこ
とができる効果がある。
分周信号を得るためにマスタースレーブ型のフリップフ
ロップ（Ｍ−Ｓ F/F）を用いて1/N分周回路を構成し、
その1/N分周回路から周期が同じで位相のことなる出力
信号を２つ以上取り出し、これらの信号を合成すること
で1/（N/2）分周信号を得ているので、分周回路の出力
として周期が時間ごとに変化することのない出力を得る
ことができ、さらにＮが偶数の場合にはパルス幅が周期
の1/2の出力も得ることができ、分周出力信号を用いて
信号の歪みを生じることなく、高精度に変復調を行うこ
とができる効果がある。
また、本発明においては、前記の構成の1/（N/2）分
周回路に差動増幅回路を設け、1/（N/2）分周回路から
周期とパルス幅が同一で互いの位相がパルス幅だけ異な
っている２つの信号を取り出してこれを差動増幅回路を
用いて合成しているので、パルス幅が周期の1/2である
分周信号出力が得られる効果がある。
周回路に差動増幅回路を設け、1/（N/2）分周回路から
周期とパルス幅が同一で互いの位相がパルス幅だけ異な
っている２つの信号を取り出してこれを差動増幅回路を
用いて合成しているので、パルス幅が周期の1/2である
分周信号出力が得られる効果がある。
また、本発明のパルス信号作成回路では、周期とパル
ス幅が同一で互いの位相がパルス幅だけ異なっている２
つの信号を差動増幅回路を入力して、この２つの信号を
比較した出力を出力信号としているので、パルス幅が周
期の1/2でない信号からパルス幅が1/2の信号を取り出す
ことができるという効果がある。
ス幅が同一で互いの位相がパルス幅だけ異なっている２
つの信号を差動増幅回路を入力して、この２つの信号を
比較した出力を出力信号としているので、パルス幅が周
期の1/2でない信号からパルス幅が1/2の信号を取り出す
ことができるという効果がある。
第１図は本発明の第１の実施例による分周回路の構成を
示す図、第２図は第１図の分周回路の動作を説明するた
めの信号波形を示す図、第３図は本発明の第２の実施例
による分周回路の構成を示す図、第４図は第３図の分周
回路の動作を説明するための信号波形を示す図、第５図
は本発明の第３の実施例による分周回路の構成を示す
図、第６図は第５図の分周回路の動作を説明するための
信号波形を示す図、第７図は本発明の第４の実施例によ
る分周回路の構成を示す図、第８図は第７図の分周回路
の動作を説明するための信号波形を示す図、第９図は本
発明の第６の実施例によるパルス信号作成回路の構成を
示す図、第10図は第９図のパルス信号作成回路の動作を
説明するための信号波形を示す図、第11図は本発明の第
５の実施例による分周回路の構成を示す図、第12図は第
11図の分周回路の動作を説明するための信号波形を示す
図、第13図は従来の分周回路の構成を示す図、第14図は
第13図の分周回路の動作を説明するための信号波形を示
す図、第15図は他の従来例による分周回路の構成を示す
図、第16図は第15図の分周回路の動作を説明するための
信号波形を示す図、第17図は従来のパルス信号形成装置
を示す図である。 図において10,20,30,60はそれぞれマスタースレーブ型
フリップフロップ回路（Ｍ−Ｓ F/F）であり、11およ
び12,21および22,31および32,61および62はそれぞれＭ
−Ｓ F/Fのマスター段とスレーブ段を表している。51,
51,53,54はAND回路であり、41,42,43,44はOR回路で、45
はNOR回路であり、101は位相遅延回路、101は差動増幅
器、200はバンドパスフィルタ、201はパルス波形形成装
置である。ＴとTBはそれぞれ分周信号入力端子と分周信
号の反転信号の入力端子であり、OUTは分周信号出力端
子で、IN,IN1は入力信号端子である。またD,Q,/Q,T,は
それぞれＭ−Ｓ F/Fのデータ入力端子，出力信号端
子，反転信号出力端子，クロック信号入力端子でありD
M,QM,/QM,TM,/TM、DS,QS,/QS,TS,/TSはそれぞれＭ−Ｓ
F/Fのマスター段とスレーブ段のデータ入力端子，出
力信号端子，反転信号出力端子，クロック信号入力端
子、クロック信号の反転信号入力端子である。N11〜N20
0,N101′は各信号線の電位もしくは波形を表している。 なお図中、同一符号は同一又は相当部分を示す。
示す図、第２図は第１図の分周回路の動作を説明するた
めの信号波形を示す図、第３図は本発明の第２の実施例
による分周回路の構成を示す図、第４図は第３図の分周
回路の動作を説明するための信号波形を示す図、第５図
は本発明の第３の実施例による分周回路の構成を示す
図、第６図は第５図の分周回路の動作を説明するための
信号波形を示す図、第７図は本発明の第４の実施例によ
る分周回路の構成を示す図、第８図は第７図の分周回路
の動作を説明するための信号波形を示す図、第９図は本
発明の第６の実施例によるパルス信号作成回路の構成を
示す図、第10図は第９図のパルス信号作成回路の動作を
説明するための信号波形を示す図、第11図は本発明の第
５の実施例による分周回路の構成を示す図、第12図は第
11図の分周回路の動作を説明するための信号波形を示す
図、第13図は従来の分周回路の構成を示す図、第14図は
第13図の分周回路の動作を説明するための信号波形を示
す図、第15図は他の従来例による分周回路の構成を示す
図、第16図は第15図の分周回路の動作を説明するための
信号波形を示す図、第17図は従来のパルス信号形成装置
を示す図である。 図において10,20,30,60はそれぞれマスタースレーブ型
フリップフロップ回路（Ｍ−Ｓ F/F）であり、11およ
び12,21および22,31および32,61および62はそれぞれＭ
−Ｓ F/Fのマスター段とスレーブ段を表している。51,
51,53,54はAND回路であり、41,42,43,44はOR回路で、45
はNOR回路であり、101は位相遅延回路、101は差動増幅
器、200はバンドパスフィルタ、201はパルス波形形成装
置である。ＴとTBはそれぞれ分周信号入力端子と分周信
号の反転信号の入力端子であり、OUTは分周信号出力端
子で、IN,IN1は入力信号端子である。またD,Q,/Q,T,は
それぞれＭ−Ｓ F/Fのデータ入力端子，出力信号端
子，反転信号出力端子，クロック信号入力端子でありD
M,QM,/QM,TM,/TM、DS,QS,/QS,TS,/TSはそれぞれＭ−Ｓ
F/Fのマスター段とスレーブ段のデータ入力端子，出
力信号端子，反転信号出力端子，クロック信号入力端
子、クロック信号の反転信号入力端子である。N11〜N20
0,N101′は各信号線の電位もしくは波形を表している。 なお図中、同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 23/00 H03K 21/00
Claims (8)
- 【請求項１】マスタースレーブ型のフリップフロップ回
路を３個以上縦続継続して1/N分周回路を構成し、各フ
リップフロップ回路のマスター段とスレーブ段からそれ
ぞれ周期が同一で位相の異なる２つ以上の出力を取り出
して、それらの信号の組み合わせから1/（N/2）分周出
力信号を得ることを特徴とする分周回路。 - 【請求項２】マスタースレーブ型のフリップフロップ回
路を３個縦続接続して1/5分周回路を構成し、 第１段及び第２段のフリップフロップ回路のマスター段
の反転出力を入力とする第１のAND回路と、 第２段のフリップフロップ回路のスレーブ段の出力と第
３段のフリップフロップ回路のスレーブ段の反転出力を
入力とする第２のAND回路と、 前記第１及び第２のAND回路の出力を入力とするOR回路
とを備え、 該OR回路から1/2.5分周出力を得ることを特徴とする分
周回路。 - 【請求項３】マスタースレーブ型のフリップフロップ回
路を３個縦続接続して1/5分周回路を構成し、 第１段及び第３段のフリップフロップ回路のスレーブ段
の出力を入力とする第１のAND回路と、 第１段のフリップフロップ回路のマスター段の出力と第
２段のフリップフロップ回路のマスター段の反転出力と
を入力とする第２のAND回路と、 前記第1,第２のAND回路の出力を入力とするOR回路とを
備え、 該OR回路から1/2.5分周出力を得ることを特徴とする分
周回路。 - 【請求項４】マスタースレーブ型のフリップフロップ回
路を３個縦続接続して1/6分周回路を構成し、 第１段のフリップフロップ回路のスレーブ段の出力と、
第３段のフリップフロップ回路のマスター段の出力を入
力とするNOR回路と、 第１段のフリップフロップ回路のスレーブ段の出力と、
第３段のフリップフロップ回路のマスター段の出力を入
力とするAND回路と、 前記NOR回路とAND回路との出力を入力とするOR回路とを
備え、 該OR回路から1/3分周出力を得ることを特徴とする分周
回路。 - 【請求項５】マスタースレーブ型のフリップフロップ回
路を４個縦続接続して1/7分周回路を構成し、 第１段のフリップフロップ回路のマスター段の出力と第
２段のフリップフロップ回路のスレーブ段の出力とを入
力とする第１のOR回路と、 第３段のマスター段の反転出力と第４段のスレーブ段の
出力とを入力とする第２のOR回路と、 前記第1,第２のOR回路の出力を入力とするAND回路とを
備え、 該AND回路から1/3.5分周出力を得ることを特徴とする分
周回路。 - 【請求項６】請求項１記載の分周回路に、さらに差動増
幅回路を設け、 請求項１記載の分周回路の出力である、周期とパルス幅
が同一で互いの位相がパルス幅だけ異なる２つの1/（N/
2）分周出力信号を前記差動増幅回路に入力し、 該差動増幅回路からパルス幅が前記周期の1/2である1/
（N/2）分周出力信号を得ることを特徴とする請求項１
記載の分周回路。 - 【請求項７】マスタースレーブ型のフリップフロップ回
路を３個縦続接続して1/5分周回路を構成し、 第１段及び第２段のフリップフロップ回路のマスター段
の反転出力を入力とする第１のAND回路と、 第２段のフリップフロップ回路のスレーブ段の出力と第
３段のフリップフロップ回路のスレーブ段の反転出力を
入力とする第２のAND回路と、 第１段のフリップフロップ回路のマスター段の出力と第
２段のフリップフロップ回路のスレーブ段の出力を入力
とする第３のAND回路と、 第１段のフリップフロップ回路のスレーブ段の反転出力
と第２段のフリップフロップ回路のマスター段の反転出
力を入力とする第４のAND回路と、 前記第1,第２のAND回路の出力を入力とするOR回路と、 前記第3,第４のAND回路の出力を入力とするNOR回路と、 前記OR回路とNOR回路の出力を入力とする差動増幅回路
とを備え、 該差動増幅回路からパルス幅が周期の1/2である1/2.5分
周出力を得ることを特徴とする分周回路。 - 【請求項８】パルス幅がその周期の1/2でない入力信号
と、その周期とパルス幅が前記入力信号と同一で、その
位相が前記入力信号に対してパルス幅だけ異なっている
遅延入力信号とを入力とする差動増幅回路を備え、 該差動増幅回路からパルス幅が前記入力信号の周期の1/
2である出力を得ることを特徴とするパルス信号作成回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223406A JP2853894B2 (ja) | 1990-08-24 | 1990-08-24 | 分周回路及びパルス信号作成回路 |
| DE69115170T DE69115170T2 (de) | 1990-08-24 | 1991-03-25 | Frequenzteiler und Impulsformer. |
| EP91302557A EP0473251B1 (en) | 1990-08-24 | 1991-03-25 | Frequency divider and pulse signal former |
| US07/680,240 US5172400A (en) | 1990-08-24 | 1991-04-03 | Frequency divider employing multiple stages of master/slave flip-flops |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223406A JP2853894B2 (ja) | 1990-08-24 | 1990-08-24 | 分周回路及びパルス信号作成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04104614A JPH04104614A (ja) | 1992-04-07 |
| JP2853894B2 true JP2853894B2 (ja) | 1999-02-03 |
Family
ID=16797646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2223406A Expired - Lifetime JP2853894B2 (ja) | 1990-08-24 | 1990-08-24 | 分周回路及びパルス信号作成回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5172400A (ja) |
| EP (1) | EP0473251B1 (ja) |
| JP (1) | JP2853894B2 (ja) |
| DE (1) | DE69115170T2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI88837C (fi) * | 1991-08-15 | 1993-07-12 | Nokia Mobile Phones Ltd | Frekvensdividering med udda tal och decimaltal |
| JP2997139B2 (ja) * | 1992-12-03 | 2000-01-11 | 富士通株式会社 | 分周回路 |
| US5469116A (en) * | 1994-01-27 | 1995-11-21 | Sgs-Thomson Microelectronics, Inc. | Clock generator circuit with low current frequency divider |
| US5485110A (en) * | 1994-02-01 | 1996-01-16 | Motorola Inc. | ECL differential multiplexing circuit |
| US5552732A (en) * | 1995-04-25 | 1996-09-03 | Exar Corporation | High speed divide by 1.5 clock generator |
| DE69820326T2 (de) * | 1997-04-15 | 2004-11-18 | Koninklijke Philips Electronics N.V. | Frequenzteiler |
| GB9721082D0 (en) * | 1997-10-03 | 1997-12-03 | Cambridge Consultants | Integrated circuit |
| FR2769432B1 (fr) * | 1997-10-03 | 2000-01-28 | Thomson Csf | Diviseur de frequence a modulo variable |
| JP3572908B2 (ja) * | 1997-11-19 | 2004-10-06 | 日本プレシジョン・サーキッツ株式会社 | 分周回路 |
| US5948046A (en) * | 1997-12-15 | 1999-09-07 | Telefonaktiebolaget Lm Ericsson | Multi-divide frequency division |
| US6707326B1 (en) * | 1999-08-06 | 2004-03-16 | Skyworks Solutions, Inc. | Programmable frequency divider |
| US6501815B1 (en) * | 2000-06-30 | 2002-12-31 | Cypress Semiconductor Corp. | Loadable divide-by-N with fixed duty cycle |
| US6389095B1 (en) * | 2000-10-27 | 2002-05-14 | Qualcomm, Incorporated | Divide-by-three circuit |
| US6983166B2 (en) | 2001-08-20 | 2006-01-03 | Qualcomm, Incorporated | Power control for a channel with multiple formats in a communication system |
| US6559726B1 (en) | 2001-10-31 | 2003-05-06 | Cypress Semiconductor Corp. | Multi-modulus counter in modulated frequency synthesis |
| US20030231736A1 (en) * | 2002-03-25 | 2003-12-18 | Mitsuhiro Yamamura | Counter circuit |
| US7151810B2 (en) * | 2002-04-26 | 2006-12-19 | Intel Corporation | Data and clock synchronization in multi-channel communications |
| CN1820416A (zh) * | 2003-08-28 | 2006-08-16 | 富士通株式会社 | 同步分频器及其部件 |
| CN1320763C (zh) * | 2003-10-20 | 2007-06-06 | 扬智科技股份有限公司 | 具有非整数分频倍率的分频方法及相关信号电路 |
| JP2005223829A (ja) | 2004-02-09 | 2005-08-18 | Nec Electronics Corp | 分数分周回路及びこれを用いたデータ伝送装置 |
| US20050253630A1 (en) * | 2004-05-11 | 2005-11-17 | Hong-Yi Huang | Dual-modulus prescaler using double edge triggered D-flip-flops |
| US6961403B1 (en) * | 2004-05-28 | 2005-11-01 | International Business Machines Corporation | Programmable frequency divider with symmetrical output |
| US7379723B2 (en) * | 2004-07-29 | 2008-05-27 | Silicon Laboratories Inc. | Local oscillator and mixer for transceiver |
| EP1776764B1 (en) * | 2004-08-06 | 2015-04-15 | Nxp B.V. | Frequency divider |
| TWI240370B (en) * | 2004-08-26 | 2005-09-21 | Airoha Tech Corp | Substrate structure underlying a pad and pad structure |
| US20060045202A1 (en) * | 2004-08-31 | 2006-03-02 | Aslam Rafi | Matching I and Q portions of a device |
| US7342425B1 (en) * | 2005-09-07 | 2008-03-11 | National Semiconductor Corporation | Method and apparatus for a symmetrical odd-number clock divider |
| JP4724506B2 (ja) * | 2005-09-09 | 2011-07-13 | パナソニック株式会社 | 整数分周回路 |
| JP4542020B2 (ja) * | 2005-10-28 | 2010-09-08 | 富士通セミコンダクター株式会社 | 分周回路 |
| TWI317211B (en) * | 2005-12-27 | 2009-11-11 | Memetics Technology Co Ltd | Configuration and controlling method of fractional-n pll having fractional frequency divider |
| US7411432B1 (en) * | 2006-07-31 | 2008-08-12 | Lattice Semiconductor Corporation | Integrated circuits and complementary CMOS circuits for frequency dividers |
| US7796721B2 (en) * | 2008-10-30 | 2010-09-14 | Texas Instruments Incorporated | High speed, symmetrical prescaler |
| US8314639B2 (en) | 2010-03-24 | 2012-11-20 | Mediatek Inc. | Frequency divider for generating output clock signal with duty cycle different from duty cycle of input clock signal |
| US8675810B2 (en) * | 2012-06-29 | 2014-03-18 | Intel Corporation | Programmable low power multi-modulus divider with 50/50 duty cycle |
| CN109120257B (zh) * | 2018-08-03 | 2020-06-12 | 中国电子科技集团公司第二十四研究所 | 一种低抖动分频时钟电路 |
| US11955982B2 (en) * | 2022-06-29 | 2024-04-09 | Ati Technologies Ulc | Granular clock frequency division using dithering mechanism |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3943379A (en) * | 1974-10-29 | 1976-03-09 | Rca Corporation | Symmetrical odd modulus frequency divider |
| NL7902111A (nl) * | 1979-03-16 | 1980-09-18 | Philips Nv | Inrichting voor het delen van een terugkerend ingangs- signaal door een gebroken faktor f, met name voor f=n-1/2. |
| JPS59178689A (ja) * | 1983-03-30 | 1984-10-09 | Toshiba Corp | シフトレジスタ |
| JPS59181831A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 可変分周器 |
| DE3343573A1 (de) * | 1983-12-01 | 1985-06-13 | Siemens AG, 1000 Berlin und 8000 München | Integrierbare halbleiterschaltung fuer einen frequenzteiler |
| JPS60216629A (ja) * | 1984-04-12 | 1985-10-30 | Oki Electric Ind Co Ltd | ２モジユラスプリスケ−ラ |
| JPS60227520A (ja) * | 1984-04-25 | 1985-11-12 | Matsushita Electric Ind Co Ltd | ２／３分周回路 |
| EP0163175B1 (de) * | 1984-05-16 | 1990-08-29 | Siemens Aktiengesellschaft | Breitbandfrequenzteiler |
| JPS6157632A (ja) * | 1984-08-29 | 1986-03-24 | Shintetsukusu:Kk | 柔軟性遮音シ−ト用フイラ− |
| JPS61230427A (ja) * | 1985-04-03 | 1986-10-14 | Matsushita Electric Ind Co Ltd | ２／（２ｎ＋１）分周回路 |
| FR2595520B1 (fr) * | 1986-03-07 | 1993-09-10 | Thomson Csf | Compteur binaire elementaire, compteur binaire synchrone et diviseur de frequence mettant en oeuvre ce compteur elementaire |
| JP2845438B2 (ja) * | 1987-10-19 | 1999-01-13 | 株式会社東芝 | 高速ディジタルｉｃ |
-
1990
- 1990-08-24 JP JP2223406A patent/JP2853894B2/ja not_active Expired - Lifetime
-
1991
- 1991-03-25 EP EP91302557A patent/EP0473251B1/en not_active Expired - Lifetime
- 1991-03-25 DE DE69115170T patent/DE69115170T2/de not_active Expired - Fee Related
- 1991-04-03 US US07/680,240 patent/US5172400A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0473251B1 (en) | 1995-12-06 |
| US5172400A (en) | 1992-12-15 |
| DE69115170D1 (de) | 1996-01-18 |
| DE69115170T2 (de) | 1996-05-02 |
| JPH04104614A (ja) | 1992-04-07 |
| EP0473251A1 (en) | 1992-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2853894B2 (ja) | 分周回路及びパルス信号作成回路 | |
| US6389095B1 (en) | Divide-by-three circuit | |
| US3902125A (en) | Symmetric output, digital by three counter | |
| JP2659186B2 (ja) | デイジタル可変分周回路 | |
| US4924484A (en) | High speed digital counter | |
| JPH03163908A (ja) | クロツク信号遅延回路 | |
| JP3662411B2 (ja) | トリガ回路 | |
| JPH05259895A (ja) | 奇数分周器 | |
| JPH04106798A (ja) | シフトレジスタ回路 | |
| JPH0277914A (ja) | 多相クロック発生回路 | |
| JPH0613892A (ja) | 分周回路 | |
| JPH0429248B2 (ja) | ||
| JP2005012515A (ja) | 可変分周器 | |
| JP2000174614A (ja) | 高速カウンタ回路 | |
| JP2703967B2 (ja) | システムクロック分周回路 | |
| JPH0286214A (ja) | 奇数分周回路 | |
| JPH04186913A (ja) | エッジ検出回路 | |
| JPH03204251A (ja) | クロック同期回路 | |
| JPH0454726A (ja) | １／ｎ分周器回路 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPH03117208A (ja) | データ保持回路 | |
| JPH0523632U (ja) | ３分の１分周回路 | |
| JPH05327480A (ja) | 同期式カウンタ | |
| JPH1084277A (ja) | クロック生成回路 | |
| JPS61137416A (ja) | 同期回路 |