CN1320763C - 具有非整数分频倍率的分频方法及相关信号电路 - Google Patents

Abstract

本发明提供一种以非整数分频倍率进行分频的方法及相关装置。所述方法包含有：以振荡器产生N个周期为T、相位平均分布于360度的参考时钟脉冲；根据每一参考时钟脉冲触发产生M个周期为M*T、相位平均分布于360度的中介信号，再利用由至少两个参考时钟脉冲触发出来的中介信号来进行逻辑运算，以产生一输出时钟脉冲，使得所述输出时钟脉冲的周期可以为(M/N)*T，达到非整数分频的目的。

Description

具有非整数分频倍率的分频方法及相关信号电路

                         技术领域

本发明提供一种分频的方法及相关电路装置，尤指一种能以精简的逻辑电路实现非整数分频的方法及相关电路装置。

                         背景技术

在现代化的信息社会中，文件、数据、影音资料都能以电子信号的方式快速的传播、处理及存储，而用来处理电子信号数据的电子电路(尤其是数字电子电路)，也就成为信息社会最重要的硬件基础之一。如技术人士所知，在电子电路系统中，通常都需要整合许多功能不同的电路构筑方块一同运作；为了协调不同电路构筑方块间的运作，各电路构筑方块都要以稳定的时钟脉冲来触发其序向运作的时序。由于现代化电子电路系统的构造、功能都日趋复杂，系统中常需整合有不同运作时序的电路构筑方块；连带地，现代化的电子电路中就需要提供不同频率(周期)的时钟脉冲，来触发电子电路中具有不同时序的电路构筑方块。举例来说，在现代化的微处理机系统中，负责数据处理的运算电路与用来暂存数据的记忆体电路可能就运作于不同频率的时钟脉冲，需要以不同频率的时钟脉冲来触发运作。为因应多时钟脉冲系统的需求，现代的信息业者也积极研发能在电子电路中实现不同频率时钟脉冲的方式。

请参考图1。图1为一典型锁相电路10的功能方块示意图。锁相电路10可根据一基准时钟脉冲CPr产生一输出时钟脉冲CPo1，以触发其他的序向电路构筑方块。锁相电路10中设有一相位/频率差异的检测器14、一低通滤波器16、一压控振荡器18及两个分别具有整数分频倍率Np、Mp的分频器12A、12B。基准时钟脉冲CPr被分频器12A分频后成为时钟脉冲CPa，使得时钟脉冲CPa的周期为时钟脉冲CPr周期的Np倍；另一方面，由压控振荡器18振荡出来的输出时钟脉冲CPo1在经过分频器12B的分频后，就会成为时钟脉冲CPb，并使时钟脉冲CPb的周期为时钟脉冲CPo1的Mp倍。检测器14会检测时钟脉冲CPa、CPb两者间相位/频率的差异并将其传输至滤波器16；而滤波器16就会产生对应的控制电压Vcp，以控制压控振荡器18调整其输出时钟脉冲CPo1的频率；连带地，时钟脉冲CPb的周期也会随之改变，而其与时钟脉冲CPa之间的相位/频率差异又会再度由检测器14量测。检测器14、滤波器16以及压控振荡器18之间的反馈回路不断运作的结果，就能使时钟脉冲CPb的频率/相位锁定与时钟脉冲CPa一致，达到锁相的目的。此时压控振荡器18产生的输出时钟脉冲CPo1也就可用来稳定地触发其他的序向运作构筑方块(未示于图1)。由于分频器12A、12B的运作，就会使得输出时钟脉冲CPo1的周期为基准时钟脉冲CPr周期的(Np/Mp)倍。

请参考图2。图2为图1中压控振荡器18的典型示意例。压控振荡器18可由复数个匹配的差动反相器20互相连接而成(即所谓的环形振荡器)；图2中的示意例则绘出两个反相器20做为代表。在图2中，第一个反相器20可输出两个互为反相的时钟脉冲C2、C4，作为第二个反相器的输入；而第二个反相器输出的反相时钟脉冲C1、C3又会反馈传输至第一个反相器。至于压控振荡器18运作的原理，请参考图3(并一并参考图2)。图3为压控振荡器18运作时各时钟脉冲C1至C4波形时序的示意图；各波形的横轴为时间，纵轴为波形振幅的大小。如图3所示，假设在时点tp0，互为反相的时钟脉冲C1、C3分别由电平L升为电平H、由电平H降为电平L，第一个反相器在时点tp0接收到时钟脉冲C1、C3的电平转变后，就会在延迟一时段Td后，在时点tp1将其输出的时钟脉冲C2、C4分别反相为电平L、电平H。而时钟脉冲C2、C4在时点tp1的电平转变又会在延迟时段Td后造成时钟脉冲C1、C3在时点tp2的电平转变。如此重复下去，就会振荡出4个周期同为Tp的时钟脉冲C1至C4，而此周期Tp即为时段Td的4倍。压控振荡器18中的反相器20可接收控制电压Vcp而改变其引入的延迟时段Td，进而改变时钟脉冲C1至C4的周期；而时钟脉冲C1至C4的其中之一，就能作为压控振荡器18的输出时钟脉冲CPo1。

另外，由图3中也可看出，时钟脉冲C1至C4虽具有相同的周期Tp，但其相位均相异。关于此情形，请参考图4。图4与图3相同，均为时钟脉冲C1至C4波形时序的示意图；由图4中可较为清楚地看出，四个时钟脉冲C1至C4的相位就平均分配于360度，相互之间有90度(相当于四分之一周期Tp)的相位差。换句话说，环形振荡器本身的配置就能直接产生出多个相位平均分配于一周期的时钟脉冲。

如前面讨论过的，现代电子电路通常需要有多个不同频率的时钟脉冲来触发不同运作时序的电路构筑方块。然而，图1中讨论的锁相电路10仅能产生一个输出时钟脉冲CPo1来触发其他的序向电路；在现有技术中，若需要多个不同频率的时钟脉冲(尤其是相互间频率并非整数倍的时钟脉冲)，就要以多个锁相电路来分别产生所需的输出时钟脉冲。关于此情形，请参考图5。图5即为一现有的信号电路22产生两个输出时钟脉冲CPo1、CPo2的功能方块示意图。要产生两个输出时钟脉冲，信号电路22除了要以图1中讨论过的锁相电路10来产生输出时钟脉冲CPo1，还需另设一个构造相同的锁相电路24来产生另一个输出时钟脉冲CPo2。由于锁相电路中需要类比式的电路构筑方块(如滤波器、压控振荡器)等等，所以单一一个锁相电路就要占用相当的布局面积；若要使用复数个锁相电路来产生多个输出时钟脉冲，总和的布局面积就更大了。这样一来，电子电路整体的生产成本、布局面积、功率消耗也就无法有效减少。

                        发明内容

因此，本发明的主要目的，即是在于提出一种能以精简的逻辑电路实现非整数分频的方法及相关电路、装置，以根据单一一个锁相电路所产生出来的时钟脉冲，另外产生出频率为非整数倍的输出时钟脉冲。

在本发明中，可利用锁相电路中的压控振荡器产生出N个周期同样为T、相位平均分配于一周期内的时钟脉冲，再利用这些相位不同的时钟脉冲作为参考时钟脉冲，各参考时钟脉冲分别用来触发一状态机(state machine)，以产生出M个周期为M*T，相位平均分配于M*T的中介信号。换句话说，相对于第一个参考时钟脉冲所触发的第一个中介信号，第n个参考时钟脉冲所触发的第m个中介信号的相位就等效于((n-1)/N+(m-1))*T的时间差。利用这M*N个中介信号，就能简单地以逻辑运算至少产生出一个周期为(M/N)*T的输出时钟脉冲，实现本发明非整数分频的目的。换句话说，结合锁相电路本身能产生的一个输出时钟脉冲，加上本发明利用参考时钟脉冲另外产生的至少一个(M/N)*T周期的输出时钟脉冲，就能仅以一个锁相电路产生多个频率不同的输出时钟脉冲(尤其是相互间频率并非整数倍的输出时钟脉冲)，以符合多时钟脉冲系统的需求，以不同的输出时钟脉冲分别用来触发电子电路中运作时序相异的不同构筑方块。

在本发明中，由于状态机、逻辑运算用的逻辑电路模块均属于数字电路的标准元件，故本发明用来产生额外输出时钟脉冲所需占用的布局面积较小，远小于增设另一锁相电路所需的布局面积。换句话说，利用本发明的技术，就能以较小的布局面积来产生出多个输出时钟脉冲，减少电子电路整体的布局面积、功率消耗及生产成本。

                            附图说明

图1为一典型锁相电路的功能方块示意图。

图2为图1中压控振荡器的功能方块示意图。

图3、图4为图2中压控振荡器运作时相关信号功能时序的示意图。

图5为现有的信号电路产生多个输出时钟脉冲时的功能方块示意图。

图6为本发明一实施例的功能方块示意图。

图7为图6中状态机的一实施例的功能方块示意图。

图8为图7中状态机运作时相关信号波形时序的示意图。

图9为图6中电路以图7中状态机实现时各相关信号波形时序的示意图。

图10为图6中逻辑模块一实施例的功能方块示意图。

图11为图10中逻辑模块运作时相关信号波形时序的示意图。

图12为图6中逻辑模块的另一实施例的示意图。

图13为图12中逻辑模块运作时相关信号波形时序的示意图。

图14为图6中状态机的另一实施例的示意图。

图15为图6中电路以图14中状态机实现时各相关信号波形时序的示意图。

图16为图6中逻辑模块的另一实施例的示意图。

图17为图16中逻辑模块运作时各相关信号波形时序的示意图。

图18为图6中状态机在另一实施例中所产生的信号的时序示意图。

图19为图6中逻辑模块配合图18中信号以实现本发明目的的实施例示意图。

图20为图19中逻辑模块运作时各相关信号波形时序的示意图。

图21为本发明分频电路于一信号电路中搭配一锁相电路的配置示意图。

图22为图21中状态机一实施例的示意图。

图23、24和25为图21中逻辑模块于不同情况下实现非整数分频时的示意图。

附图中的各个附图标记的含义说明如下：

10、54    锁相电路                 12A-12B、62A-62B  分频器

14、64    检测器                   16、66  滤波器

18、68    压控振荡器               20      反相器

22、32、50信号电路                 24      锁相电路

30、52    分频电路                 34      振荡器

36、56    状态机                   38      触发器

40、60    逻辑模块                 42      与非门

46        与门                     48      或门

Tp、T     周期                     Tk      时钟脉冲端

CPr、Cr   基准时钟脉冲             Vcp     控制电压

CPo1-CPo2、CKo、CKo1-CKo2、CKoA-CKoB       输出时钟脉冲

CPa、CPb、C1-C4、CK_1-CK_4、CK_n           时钟脉冲

tp0-tp3、ta0-ta5  时点             H、L    电平

Td  时段                           D       输入端

Q   输出端

Qa-Qg、Qc2-Qf2、CKoB1-CKoB2  信号

Q1_1-Q5_4、Q1_N-QM N、Qm_n   中介信号

                          具体实施方式

为了具体说明本发明的实施方式，以下将先讨论本发明实现特定分频倍率的实施例，再推广至一般性的应用实施例。请先参考图6。图6为本发明一分频电路30配置于一信号电路32中以实现M/4分频(M为一整数)的功能方块示意图。为实现分频的目的，除了分频电路30之外，信号电路32中还设置有一振荡器作为一参考时钟脉冲电路(可以是图2中的环形振荡器18)，以提供4个时钟脉冲CK_1至CK_4作为参考时钟脉冲。此4个时钟脉冲CK_1至CK_4的周期同为T，但4时钟脉冲的相位相异，平均分配于360度的中；换句话说，对第n个时钟脉冲CK_n(n＝1到4)来说，其与第1个时钟脉冲CK_1之间的相位差就相当于(n-1)*T/4的时间差。

对应于这4个时钟脉冲CK_1至CK_4，在本发明的分频电路30中，即设有4个基本电路构造相同的状态机36以形成一触发模块，各状态机36用来接收一时钟脉冲的触发以产生M个周期为M*T的中介信号。像在图6中，第一个状态机36接收时钟脉冲CK_1的触发以产生M个中介信号Q1_1、Q2_1至QM_1，第二个状态机36接收时钟脉冲CK_2的触发以产生中介信号Q1_2、Q2_2至QM_2，以此类推。这M*N个中介信号Qm_n(m＝1到M、n＝1到4)传输至一逻辑模块40中进行逻辑运算，至少就可产生出周期为(M/4)*T的时钟脉冲作为输出时钟脉冲CKo。

为了更明确说明本发明实施的情形，以下将先以0.8的分频倍率为例，具体说明图6中状态机36的电路构造。请参考图7(并一并参考图6)。图7为图6中状态机36一实施例的示意图。要实现0.8分频倍率，状态机36中可设有4个触发器38(可以是上升沿触发的D触发器)以及一与非门42，以产生出5个中介信号Q1_n至Q5_n(即M＝5)。其中，各触发器38具有一时钟脉冲端Tk，系统一接收时钟脉冲CK_n的触发(n＝1到4，像是第一个状态机36受时钟脉冲CK_1的触发，以此类推，如图6所示)。另外，各触发器38还分别具有一输入端D、一输出端Q。其中，第一个触发器38接收中介信号Q5_n为输入，以中介信号Q1_n为输出；第二个触发器38接收中介信号Q1_n，输出中介信号Q2_n，以此类推，就如图6所示。最后，第四个触发器38输出中介信号Q4_n；各中介信号Q1_n至Q4_n于一与非门42作与非运算后，即成为反馈至第一个触发器38的中介信号Q5_n。

请参考图8(并一并参考图7)。当图7中状态机36运作时，其各相关信号波形时序的示意图即示于图8；图8的横轴为时间，纵轴为波形大小。假设在时点ta0之前，中介信号Q1_n至Q4_n均为电平H，故与非运算后的中介信号Q5_n就维持于电平L。到了时点ta0，时钟脉冲CK_n开始以上升沿触发各触发器38。由于中介信号Q5_n在时点ta0之前的状态为电平L，第一个触发器38就会在时点ta0使中介信号Q1_n由电平H变为电平L；其他的中介信号Q2_n至Q4_n则维持原来的状态(电平H)。因为中介信号Q1_n的改变，与非运算后的中介信号Q5_n也在时点ta0之后改变为电平H。到了时点ta1，周期为T的时钟脉冲CK_n再度以一上升沿触发各触发器38，此时第一个触发器38会因为中介信号Q5_n在时点ta1之前的状态(电平H)而回复至电平H，第二个触发器38则会根据中介信号Q1_n在时点ta1之前的电平L状态而改变为电平L。中介信号Q3_n至Q5_n的电平H状态则不变。

到了时点ta2，第三个触发器38就会依照中介信号Q2_n在时点ta2之前的电平L状态而改变为电平L；中介信号Q2_n本身的电平则因为中介信号Q1_n的电平H而恢复为电平H。如此演变下去，时钟脉冲Q1_n至Q4_n就会分别于时点ta0至ta1、ta1至ta2、ta2至ta3、ta3至ta4之间依序转变为电平L并在1T期间内维持于此状态。到了时点ta4，中介信号Q4_n的状态回复至电平H，这也使得与非运算后的中介信号Q5_n改变状态为电平L。而在时点ta5，各中介信号Q1_n至Q5_n的状态又回复至时点ta0之前的状态，使得各中介信号Q1_n至Q5_n在时点ta5之后再度周期性地重现时点ta0至ta4间的变化。

换句话说，利用图7中的4个触发器38，就能产生出5个中介信号Q1_n至Q5_n(即M＝5)，各中介信号波形重复出现的最小周期为5T(1T为时钟脉冲CK_n的周期)，相互之间的相位差则相当于1T的时间差。请参考图9(并一并参考图6至图8)。图9即为图6中各时钟脉冲CK_1至CK_4以及各对应的中介信号Qm_n波形时序的示意图(n＝1到4、m＝1到5，M＝5)；图9的横轴为时间，各波形的纵轴为波形大小。如图8中所说明过的，各中介信号Qm_n的周期均为5T，但由于各时钟脉冲CK_n之间的相位差相当于k*T/4的时间差(k为一整数)，故在不同时钟脉冲触发出来的中介信号之间，其相位差也就会等效于T/4整数倍的时间差。具体来说，中介信号Qm_n与中介信号Q1_1之间的相位差就相当于((m-1)+(n-1)/4)*T的时间差。举例来说，如图9所示，中介信号Q2_2与中介信号Q1_1之间的相位差就相当于1.25T的时间差，中介信号Q3_3、Q4_4与中介信号Q1_1之间的相位差则分别等效于2.5T及3.75T的时间差。

利用各中介信号Qm_n，逻辑模块40就能组合出至少一个周期为(5/4)T的信号作为输出时钟脉冲CKo。请参考图10、图11(并一并参考图6至图9)。图10即为图6中逻辑模块40一实施例的示意图，图11则为图10中逻辑模块40运作时各相关信号波形时序的示意图；图11的横轴即为时间。如图10所示，逻辑模块40中可以利用与门46将中介信号Q1_1、Q3_3进行与运算产生一信号Qa、将中介信号Q2_2、Q4_4进行与运算产生信号Qb，再将信号Qa、Qb进行与运算产生信号Qc。而信号Qa、Qb或Qc即可作为输出时钟脉冲CKo。

如图11所示，利用两个具有2.5T时间差的中介信号Q1_1、Q3_3进行与运算后产生出来的信号Qa，就是一个周期为2.5T的时钟脉冲信号。也就是说，在中介信号Qm_n的一个5T周期内，信号Qa的波形变化周期性地重复了两次。同理，中介信号Q2_2、Q4_4及运算后的信号Qb，就是另一个变化周期2.5T的时钟脉冲信号。不过，由于Q1_1、Q3_3与Q2_2、Q4_4之间的相位差，使得信号Qa、Qb之间的相位差相当于1.25T的时间差。而将信号Qa、Qb进行与运算产生出来的信号Qc，其波形就会在5T时间内周期性地发生4次重复，也就是具有1.25T的周期。以信号Qc作为输出时钟脉冲CKo，就能达成本发明非整数分频的目的，以0.8的分频倍率对时钟脉冲CK_n(周期T)分频而产生周期为1.25T的输出时钟脉冲。当然，周期2.5T的信号Qa、Qb也可作为输出时钟脉冲CKo，作为0.4分频倍率的分频结果。

由于各中介信号Qm_n之间的相位差等效于T/4整数倍的时间差，在逻辑模块40中适当地选用不同的中介信号来作逻辑运算，就能另外产生具有特定相位差的多个信号来作为输出时钟脉冲。关于此情形，请参考图12、13(并一并参考图6至图9)。图12为图6中逻辑模块40另一实施例的示意图，图13则为图12中逻辑模块40运作时各相关信号波形时序的示意图；图13的横轴为时间。如图12所示，除了像在图10中将中介信号Q1_1、Q2_2、Q3_3及Q4_4通过与门46进行与运算而产生信号Qc之外，图12中的逻辑模块40还另取中介信号Q1_2、Q2_3、Q3_4及Q5_1来进行与运算而产生信号Qd。由图13中可看出，由于Q1_2、Q2_3、Q3_4及Q5_1与Q1_1、Q2_2、Q3_3及Q4_4之间分别具有等效于T/4的相位差，故及运算所产生出来的信号Qc、Qd虽同样都具有1.25T的周期，但两者之间也有等效于T/4的相位差。以或门48将信号Qc与Qd作或运算就能得到信号Qe；如图13所示，信号Qe的周期亦为1.25T，但其工作周(duty cycle)与信号Qc、Qd不同。信号Qc、Qd及Qe均可作为输出时钟脉冲CKo，实现0.8分频，以产生周期为1.25T的输出时钟脉冲。

除了根据周期T的时钟脉冲CK_1至CK_4产生1.25T的输出时钟脉冲之外，本发明当然也可以以非整数的分频倍率产生出周期低于1T的输出时钟脉冲。实际的实施方式，请参考图14至图17(并一并参考图6)。要根据周期T的时钟脉冲CK_n产生出周期低于1T的输出时钟脉冲，可以用图14中的电路配置来实现图6中的状态机36，以在时钟脉冲CK_n的触发下，利用两个串接的触发器38及一个与非门42来产生出3个中介信号Q1_n至Q3_n(即图6中的M等于3)。如图15的时序示意图所示，以4个相位平均分配于T的时钟脉冲CK_1至CK_4，就能以图14中的状态机36产生出中介信号Q1_1至Q3_1、Q1_2至Q3_2、Q1_3至Q3_3及Q1_4至Q3_4(图15的横轴即时间)；各中介信号的周期为3T，各周期中有1T的时间为电平L，有2T的时间持续为电平H。

配合图14中的状态机，图6中的逻辑模块40则可用图16中的电路来实现，通过与门46对中介信号Q1_2、Q1_3、Q2_4与Q3_1进行与运算而产生出信号Qc2，而中介信号Q2_1、Q2_2、Q3_3与Q3_4进行与运算的结果则为信号Qd2。信号Qc2、Qd2以或门48作或运算可产生信号Qe2，而信号Qe2的周期就会是0.75T，实现出4/3的分频。就像图17的时序示意图所示，信号Qc2在3T期间内其波形会重复两次，其周期即为1.5T。同样地，信号Qd2的周期亦为1.5T，但信号Qc2、Qd2之间具有等效于0.75T的相位差。对信号Qc2、Qd2进行或运算，其所形成的信号Qe2就会具有0.75T的周期；而此信号Qe2也就能作为逻辑模块40的输出时钟脉冲CKo，实现4/3的分频，由周期T的时钟脉冲CK_n产生出更高频(周期更短)的输出时钟脉冲。

在图7至图13以及图14至17的实施例中，都是以与非门42搭配串接的触发器38(如图7、图14所示)，来实现图6中的状态机36。这种配置所产生出来的中介信号Qm_n，会在M*T的周期中有1T的期间维持于电平L，如图8、图9、图15等所示。当然，本发明也可使用不同电路结构的状态机36来以不同波形的中介信号组合出非整数的分频倍率。关于此情形，请参考图18至图20(并一并参考图6)。在周期T的时钟脉冲CK_n的触发下，假设图6中的各状态机36能产生5个周期为5T的中介信号Qm_n，各中介信号的一个周期中有2T期间维持于电平L，那么集合4个状态机36所能产生出来的中介信号，其波形时序即示意于图18。

虽然图18中各中介信号Qm_n的波形不同于图9中介信号的波形，但仍然能像图9至图11中的实施例一样，配合对应的逻辑模块设计来组合出相同的非整数分频倍率。要达到分频的目的，图6中的逻辑模块40可以用图19中的配置来实现，通过由与门对图18中的中介信号Q1_1、Q3_3以及Q2_2、Q4_4进行与运算，分别产生信号Qf1及Qf2，再利用或门48对信号Qf1、Qf2作或运算，就能产生1.25T的信号Qg作为输出时钟脉冲CKo。关于图19中逻辑模块40的运作情形可参考图20的波形时序示意图。由图20可知，信号Qg的确具有1.25T的周期。

在前面以具体实施例讨论过本发明实现特定分频倍率的方法以后，接下来将讨论本发明技术推广应用的情形。请参考图21。图21为本发明一分频电路52在一信号电路50中与一锁相电路54搭配应用而产生多个异频输出时钟脉冲的功能方块示意图。锁相电路54中设有两个分频器62A、62B、一频率/相位差异的检测器64、一滤波器66、一压控振荡器68，以根据一基准时钟脉冲Cr锁相产生一输出时钟脉冲CKo1。如前面讨论过的，压控振荡器68可以是环形振荡器，可提供N个周期为T、相位平均分配于360度(等效于1T)内的时钟脉冲CK_1至CK_N。故压控振荡器68可作为一参考时钟脉冲电路，而本发明的分频电路52即可利用这些时钟脉冲CK_n作为参考时钟脉冲，实现非整数分频的功能，至少能再提供另一个周期相异的输出时钟脉冲CKo2。这样一来，信号电路50就能提供出多个频率不同的时钟脉冲，以便在多时钟脉冲系统中触发不同运作时序的电路构筑方块。

在本发明的分频电路52中，可以设置有N个状态机56，以形成一触发模块；这N个状态机56可分别在一时钟脉冲CK_n的触发下产生M个中介信号Q1_n至QM_n。而逻辑模块60就能对这些中介信号进行逻辑运算，组合出输出时钟脉冲CKo2。请继续参考图22及23(并一并参考图21)。在本发明的较佳实施例中，状态机56可以利用图22中示意的电路结构来实现，也就是以(M-1)个触发器38搭配一与非门42，以便在时钟脉冲CK_n的触发下，产生出中介信号Q1_n至QM_n。而图23则绘出了图22中状态机所能产生出来的各个中介信号Qm_n。如图23所示，各中介信号Qm_n的周期为M*T，各中介信号在一周期中会有1T的期间维持于电平L。对不同时钟脉冲CK_n、CK_n’来说，由于两时钟脉冲间具有等效于(k/N)*T的相位差(其中k为整数)，故对两时钟脉冲触发出来的中介信号Qm_n与Qm_n’来说，两者之间的相位差也会等效于(k/N)*T的相位差。

由于各中介信号Qm_n与Qm’_n’之间的相位差会等效于(T/N)的整数倍，而各中介信号的周期为M*T，在逻辑模块60对各中介信号进行逻辑运算后，等效上来说，就能对M*T长度的时间以(T/N)的时间为单位作分割；因此，逻辑运算能在M*T期间内组合出来的周期性波形，其波形重复出现的最小周期就是M*N的因数(factor)。举例来说，在图7至图9的实施例中，因为N＝4(4个时钟脉冲)，M＝5(各时钟脉冲触发5个中介信号)，故逻辑模块组合出来的输出时钟脉冲，其周期就可表示为K*(T/4)，而整数K可以是2、4、5、10、20；在图11的实施例中，信号Qa、Qb即是周期2.5T的信号(也就是K＝10)，而信号Qc即为周期1.25T的信号(K＝5)。同理，在图14至图17的实施例中，因为N＝4、M＝3，故输出时钟脉冲的周期仍可表为K*(T/4)，而整数K可以是2、3、6、12。在图17中，信号Qc2、Qd2的周期即为(6/4)*T，而信号Qe2的周期即为(3/4)*T。

在设计图21中的逻辑模块60时，可以依照输出时钟脉冲的特性来设计其所需实现的逻辑功能。请参考图24、25(并一并参考图21至23)。图24、25为本发明以不同中介信号来组合出不同性质输出时钟脉冲时的时序示意图；此两图的横轴即为时间。如图24所示，假设现在要以各中介信号Qm_n来组合出输出时钟脉冲CKoA，使输出时钟脉冲CKoA的周期为(K/N)*T，而每一周期中有有(K0/N)*T的期间维持于电平L(其中K、K0为整数)。若输出时钟脉冲CKoA维持于电平L的时间大于或等于中介信号维持于电平L的时间，就能直接选择相位适当的中介信号，以及运算形成输出时钟脉冲CKoA中电平L的部分。像在图24中，假设输出时钟脉冲CKoA维持于电平L的期间大于各中介信号维持于电平L的期间，就能以复数个中介信号进行与运算的结果，来形成输出时钟脉冲CKoA；像是以中介信号Qm1_n1、Qm2_n2及运算的结果来形成输出时钟脉冲CKoA第一个周期中维持于电平L的部分，以中介信号Qm5_n5、Qm6_n6及运算的结果来形成输出时钟脉冲CKoA在另一个周期中维持于电平L的部分。像是在图10、图11所讨论过的实施例中，就是以这种方式来产生信号Qc。

另一方面，若输出时钟脉冲中维持于电平L的部分比中介信号维持于电平L的部分短，就可先将输出时钟脉冲分解为数个较低频的交错信号。如图25所示，假设逻辑模块要组合出周期为(K/N)*T的输出时钟脉冲CKoB，但在时钟脉冲CKoB的各个周期中，维持于电平L的部分比各中介信号维持于电平L的部分还要短。在这种情形下，就可将输出时钟脉冲CKoB适当地分解为复数个交错的低频信号CKoB1、CKoB2等等，如图25所示。换句话说，输出时钟脉冲CKoB为各低频信号CKoB1、CKoB2或运算后的结果。由于低频信号CKoB1、CKoB2的频率较低、周期较长，其维持于电平L的部分就会大于等于各中介信号维持于电平L的部分，可以用图24中提到方法来组合出各低频信号。也就是说，可以利用各中介信号及运算的结果先组合出低频信号，再将低频信号以或运算组合出所需的高频输出时钟脉冲。像在图16、17与图19、20中的实施例，就属于这种情况。

当然，要强调的是，本发明逻辑模块的实现方式有多种，并不限于及运算、或运算等等。举例来说，中介信号Qm_n与Qm’_n’及运算所产生出来的信号和Qm_n、Qm’_n’分别反相后作或运算所得到信号，两信号都会有相同的周期(只是互为反相)。只要能组合出所需输出时钟脉冲的逻辑配置，就能使用于本发明中的逻辑模块，以各中介信号组合出适当的输出时钟脉冲，实现非整数的分频。

总结来说，本发明的分频电路能利用锁相电路的环形压控振荡器所产生出来的复数个异相时钟脉冲作为参考时钟脉冲，以触发分频电路中的状态机产生中介时钟脉冲，再利用逻辑模块以各中介时钟脉冲组合出所需的输出时钟脉冲。相较于现有技术，本发明除了锁相电路本身能产生的输出时钟脉冲，还能以本发明的分频电路另外再提供至少一个非整数分频后的输出时钟脉冲。由于本发明仅需以构造精简的逻辑电路(像是触发器、逻辑门)就能提供额外的输出时钟脉冲(尤其是频率为非整数倍的输出时钟脉冲)，故本发明技术所需的布局面积、功率消耗及电路构造均较为检省、精简，又能充分满足现代电子电路多时钟脉冲的需求。在实际实现时，可发现本发明的分频电路所需的布局面积大约仅为一般锁相电路的五分之一，足证本发明的优点；而以本发明分频电路组合出来的输出时钟脉冲，特别适合用来触发仅需以上升沿或下降沿触发的序向电路构筑方块。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (16)

1.一种分频的方法，用来根据复数个参考时钟脉冲提供至少一输出时钟脉冲，并使所述输出时钟脉冲的周期与所述参考时钟脉冲的周期间具有一预设的分频倍率，所述方法包含有：

接收所述复数个参考时钟脉冲，其中各参考时钟脉冲的周期相等，且不同的参考时钟脉冲间具有不同的相位；

进行一触发步骤，以根据每一参考时钟脉冲的周期触发复数个对应的中介信号，使所述复数个中介信号波形变化重复的最小周期为所述参考时钟脉冲周期的整数倍，而对应同一参考时钟脉冲的中介信号之间具有不同的相位；以及

以至少两个分别对应于不同参考时钟脉冲的中介信号进行逻辑运算，并根据逻辑运算的结果提供所述输出时钟脉冲，使所述输出时钟脉冲波形重复变化的最小周期小于所述中介信号的周期，且不等于所述参考时钟脉冲的周期。

2.如权利要求1所述的方法，其中，接收N个参考时钟脉冲，而第n个参考时钟脉冲的相位与第1个参考时钟脉冲的相位差为((n-1)/N)*360度。

3.如权利要求2所述的方法，其中，所述触发步骤使每一中介信号波形变化重复的最小周期为所述参考时钟脉冲周期的M倍，而当所述参考时钟脉冲的周期为T时，所述输出时钟脉冲的周期为(T/N)的L倍，而L为M、N乘积的因数之一。

4.如权利要求1所述的方法，其中所述触发步骤根据每一参考时钟脉冲触发M个中介信号，使所述每一中介信号波形变化重复的最小周期为所述参考时钟脉冲周期的M倍，且第m个中介信号与第1个中介信号的相位差等效于所述参考时钟脉冲周期的m倍。

5.如权利要求1所述的方法，其中，所述触发步骤根据每一参考时钟脉冲触发M个中介信号，使每一中介信号波形变化重复的最小周期为所述参考时钟脉冲周期的M倍。

6.如权利要求1所述的方法，其中，各中介信号的每一周期中维持于一第一电平的时间亦为所述参考时钟脉冲周期的整数倍。

7.如权利要求1所述的方法，其中，当进行所述触发步骤时，根据各参考时钟脉冲每一周期中上升沿或下降沿的触发来产生所述复数个中介信号。

8.如权利要求1所述的方法，其中，所述输出时钟脉冲的周期小于所述参考时钟脉冲的周期。

9.一种信号电路，用来根据复数个参考时钟脉冲提供至少一输出时钟脉冲，并使所述输出时钟脉冲的周期与所述参考时钟脉冲的周期间具有一预设的分频倍率，所述信号电路包含有：

一参考时钟脉冲电路，用来提供所述复数个参考时钟脉冲，其中各参考时钟脉冲的周期相等，且不同的参考时钟脉冲间具有不同的相位；

一触发模块，其包含有复数个状态机，各状态机对应于一参考时钟脉冲，可根据所述参考时钟脉冲的周期触发复数个对应的中介信号，使所述复数个中介信号波形变化重复的最小周期为所述参考时钟脉冲周期的整数倍，而对应同一参考时钟脉冲的状态机所提供的各个中介信号之间具有不同的相位；以及

一逻辑模块，其包含有复数个逻辑门，所述逻辑模块可将至少两个分别对应于不同参考时钟脉冲的中介信号进行逻辑运算，并根据逻辑运算的结果提供所述输出时钟脉冲，使所述输出时钟脉冲波形重复变化的最小周期小于所述中介信号的周期，且不等于所述参考时钟脉冲的周期。

10.如权利要求9所述的信号电路，其中所述参考时钟脉冲电路可提供N个参考时钟脉冲，而第n个参考时钟脉冲的相位与第1个参考时钟脉冲的相位差为((n-1)/N)*360度。

11.如权利要求10所述的信号电路，其中，各状态机使所述每一中介信号波形变化重复的最小周期为所述参考时钟脉冲周期的M倍，而当所述参考时钟脉冲的周期为T时，所述逻辑模块使所述输出时钟脉冲的周期为(T/N)的L倍，而L为M、N乘积的因数之一。

12.如权利要求9所述的信号电路，其中，所述状态机根据每一参考时钟脉冲触发M个中介信号，使每一中介信号波形变化重复的最小周期为所述参考时钟脉冲周期的M倍，且第m个中介信号与第1个中介信号的相位差等效于所述参考时钟脉冲周期的m倍。

13.如权利要求9所述的信号电路，其中，各状态机根据每一参考时钟脉冲触发M个中介信号，使每一中介信号波形变化重复的最小周期为所述参考时钟脉冲周期的M倍。

14.如权利要求9所述的信号电路，其中，各状态机使各中介信号的每一周期中维持于一第一电平的时间亦为所述参考时钟脉冲周期的整数倍。

15.如权利要求9所述的信号电路，其中，各状态机根据各参考时钟脉冲每一周期中上升沿或下降沿的触发来产生所述复数个中介信号。

16.如权利要求9所述的信号电路，其中，所述逻辑模块使所述输出时钟脉冲的周期小于所述参考时钟脉冲的周期。

Images