JPS61137416A - 同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル回路において、任意の入力パルス
を高周波クロックパルスに同期させることができる同期
回路に関するものである。

従来の技術 近年、半導体集積回路では、高速動作が、望まれておシ
、それにともない、高周波クロックパルスで、入力信号
の同期をとることが必要とされている。

以下、従来の同期回路について説明する。

第４図は、従来の同期回路の構成を示すものでアシ、プ
レイ型フリップフロップ（以下Ｄ−ＦＦと呼ぶ）を用い
ている。

１ｏ１は入力端子、１ｏ２は出力端子、１０３はクロッ
クパルスが印加される端子、１０５，１０６゜１０９．
１１０，１１２はインバータ、１０４と１１１は端子１
０３に印加されるクロックパルスかハイレベルのときオ
フし、ロウレベルのトキオンする伝送ゲート、１ｏ７と
１ｏ８は端子１０３に印加されるクロックパルスがハイ
のときオンし、ロウレベルのときオフする伝送ゲートで
ある。

入力端子１ｏ１は伝送ゲート１０４０入力に接続され、
伝送ゲート１０４と伝送ゲート１０７との各出力が接続
されて、インバータ１０５に入力される。インバータ１
０６の出力はインバータ１０６に入力され、その出力は
、伝送ゲート１０７の入力に接続されると共に、伝送ゲ
ート１０８の入力に接続され、伝送ゲート１０８と同１
１１との各出力が、共に接続されて、インバータ１０９
の入力に接続される。そして、インバータ１０９の出力
はインバータ１１０の入力、および、同期回路の出力端
子１０２に接続される。インバータ１１０の出力は伝送
ゲート１１１の入力に接続される。

端子１０３にはクロックパルスが印加され、伝送ゲート
１０了と伝送ゲート１０８および、インバータ１１２を
介して、伝送ゲート１ｏ４と伝送ゲ−）１１１に接続さ
れている。

以上のように構成された従来例の動作について。

タイミングチャートにもとづき説明する。

第６図は、従来例が正常動作している場合のタイミング
チャートである。第５図中の各信号波形で。

ａは第４図の端子１０３に印加されるクロックパルス、
ｂは入力端子１０１に印加される入力パルス、Ｃはイン
バータ１０５の入力、ｄはインバータ１０９の入力、ｅ
はインバータ１０９の出力である。伝送ゲート１０４が
オフしている間に、タイミングｔ＋ｏ＋で入力パルスｂ
がロウレベルからハイレベルに変化すると、クロックツ
くルスａがロウレベルになるタイミングｔ１０２で同期
回路が入カバ／ｌ／スｂを受付け、インバータ１０６の
入力Ｃがロウレベルからハイレベルに変化し、クロック
ツくルスａがハイレベルになるタイミングｔ、。３でイ
ンバータ１０９の入力ｄがハイレベ／Ｌ＝カラロウレベ
ルになシ、同インバータ１０９の出力ｅがロウレヘルカ
ラハイレヘルにナリ、クロックツく〃ス＆に同期した出
力が得られる。

次に、第６図のタイミングチャートにもとすき。

入力信号が伝送ゲート１０４のオフ直前に変化した場合
を説明する。番号は第５図と同じものを用いる。伝送ゲ
ート１０４がオンしている間にタイミングｔ１１．で入
カパルスｂが立上シ始め、インバータ１０５の入力Ｃが
完全にハイレベルになりきらないうちに、クロックパル
スａが立上シ、伝送ゲート１０４がタイミングｔ４，２
でオフした場合、インバータ１０５０入力Ｃは中間レベ
ルになる。入力Ｃがインバータ１０６の遷移レベルをこ
えていれば、同インバータ１０５の出力はロウレベル、
インバータ１０６の出カバハイレベルになシ、入力Ｃは
クロックパルスａがハイレベルの期間Ｔ１，１　０間に
伝送ゲー）１０７を介してインバータ１０６により完全
なハイレベルになり、同期回路の出力ｅはタイミングｔ
２，２でハイレベルになって、正常動作になる。

第７図は、入力パルスの立上シ始めから伝送ゲート１０
４がオフするまでの時間が、さらに短くなった場合のタ
イミングチャートで１、誤動作する場合を示す。各符号
は第５図、第６図と同じものを用いる。

タイミングｔ、２．で入力パルスｂが立上シ始め、入力
Ｃが中間レベルまで立上った時にタイミングｔ１２□で
クロックパルスａがハイレベルニナシ。

伝送ゲート１０４がオフすると、入力Ｃはインバータ１
０５の遷移レベル附近になシ、同インバータ１０５の出
力が中間レベルとなるため、インバータ１０６の出力も
中間レベルとなシ、再び伝送ゲート１０４がオンするタ
イミングｔ１□、まで。

入力Ｃは中間レベルのままである。そのため、伝送ゲー
ト１０８の出力ｄも中間レベルとなシ、同期回路の出力
ｅは中間レベルを出力してしまい、次に伝送ゲート１０
８がオンするタイミングｔ、２４まで、誤動作となる。

第８図は入力パルスｂの立上り始めから、伝送ゲート１
ｏ４がオフするまでの時間がさらに短くなった場合のタ
イミングチャートである。各符号は第６図〜第７図と同
じものを用いる。タイミングｔ、３．で入力パルスｂが
立上シ始め、伝送ゲート１０４の出力Ｃが、インバータ
１０５の遷移レベルをｍえる前に、クロックパルスａが
タイミングｔ、Ｓ□でハイレベルになシ、伝送ゲート１
０４がオフする。インバータ１０ｇが反転できないため
、入力Ｃは、伝送ゲート１０７がオンしている期間で、
５１０間にロウレベルに戻り、伝送ゲート１０４が再び
オンするタイミングｔ、３３　で、完全なハイレベルと
なる。この動作により、同期回路の出力ｅは、タイミン
グｔ４，４で初めてハイレベルとなる。

発明が解決しようとする問題点 このように、第４図示の従来の同期回路では、伝送ゲー
ト１０４がオンするより十分前に入力パルスが変化して
いる場合には１問題なく動作するが、オフする直前に変
化した場合には、中間レベルを出力するという問題点を
有していた。

たとえば、入力信号発生部から、同期回路の入力部まで
の遅延が、低周波クロックパルスの場合は、同期回路の
入力受付はタイミングに十分間に合う回路であっても、
クロックパルスが高周波になると、間に合わなくなシ、
誤動作をまねくという問題を有する。

また、第８図のような場合、中間レベルになったインバ
ータ１０５への入力Ｃがで、３．の間に元のレベルに戻
れば、誤動作しないが、クロックパルスが高周波になる
と、Ｔｓｌが短くなシ、入力Ｃは期間Ｔ１，１の間に戻
れなくなる。入力Ｃのレベルによってはインバータ１０
９の出力も中間レベルになシ。

ｔ、３４まで中間レベルを出力して誤動作する。

本発明は上記従来の問題点を解消するもので。

任意のタイミングで変化する入力パルスを高周波クロッ
クパルスに同期させることができる同期回路を提供する
ことを目的とする。

問題点を解決するための手段 本発明は、クロックパルスが印加される端子と、任意の
タイミングで変化する入カバｌレスが印加される端子と
、上記クロックパルスを分周する分周器と、複数個の同
期回路とを備え、複数個の同期回路を直列に接続し、初
段の同期回路の入力に。

上記人力パルスが印加される端子を接続し、前記初段の
同期回路の出力を次段の同期回路の入力に接続し、以降
、同様に、前段の同期回路の出力を次段の入力に接続し
、最終段の同期回路のクロック入力に、上記クロックパ
ルスが印加される端子に接続し、その他の同期回路のク
ロック入力には上記分周器の出力を接続し、前段の同期
回路のクロック入力が後段の同期回路のクロック入力の
周波数よシ低くなるようにしたものであり、上記人力パ
ルスを、最終段の同期回路で高周波クロックパルスと同
期をとる前に周波数の低いクロックパルスで同期をとる
ことにより、任意のタイミングで変化する入力パルスを
高周波クロックパルスでも、同期がとれるようにするも
のである。

作用 本発明の同期回路によると、複数の直列同期回路のうち
、前段への入力信号を、クロックパルスから分周した低
周波のクロック入力によって同期化し、順次、後段にな
るにしたがい、高周波のクロック入力で同期化し、最終
段の同期回路でクロックハフＬ／ス入力により、同期化
するので、各段の同期回路での誤動作が解消さ孔、全回
路過程での誤動作を排し、入力信号とクロックパルスと
の安定な同期化が可能である。

実施例 第１図は、本発明の実施例における構成を示すものであ
る。本実施例は、１つの分周器と２つの同期回路で構成
されている。第１図において、１は任意のタイミングで
変化する入力パルスが印加される入力端子、２は出力端
子、３はクロックパルスが印加される端子、４は分周器
、５と６は同期回路である。入力端子１は前段の同期回
路６の入力に接続され、同期回路５の出力は後段の同期
回路６の入力に接続され、同期回路ｅの出力は出力端子
２に接続される。端子３は同期回路６のクロック入力お
よび分周器４の入力に並列接続され、分周器４の出力は
、同期回路５のクロック入力に接続される。

以上のように構成された本実施例をフリップフロップで
構成した場合を第２図に示す。

第２図において、１１は任意のタイミングで変化する入
力パルスが印加される入力端子、１２は出力端子、１３
はクロックパルスが印加される端子。

１４はトリガ型フリップフロップ（以下Ｔ−ＦＦと呼ぶ
）で分周器として動作し、１６と１６はＤ−ＦＦで同期
回路として動作する。

１７はＴ−ＦＦ１４のリセット端子、１９と２３はＮＯ
Ｒゲート、２０，２４．２６．２８．２９゜３２．３３
．３５．３了、３８，４１．４２．４４はインバータ、
１８　、２５　、３６　、４３は端子１３に印加される
クロックパルスがハイレベ／’（Ｄときオフし、ロウレ
ベルのときオンする伝送ゲート、ｔ　Ｉ、　ｉ　２　、
３９　、４０は端子１３に印加されるハ／ｌ／スが、ハ
イレベルのときオンジ、ロウレベルのときオフする伝送
ゲートである。２７．３４はＮＯＲゲート２３の出力が
ハイレベルのときオフし、ロウレベルのときオンする伝
送ゲート、３０゜３１はＮＯＲゲート２３の出力がハイ
レベルのときオンし、ロウレベルのときオフする伝送ゲ
ートである。

リセット端子１７はＮＯＲゲート１９　、２３に入力さ
れ、伝送ゲート１８と２１の出力が接続されてＮＯＲゲ
ート１９に入力され、ＮＯＲゲート１９の出力はインバ
ータ２ｏと伝送ゲート２２に入力され、インバータ２ｏ
の出力は伝送ゲート２１に入力される。伝送ゲート２２
と２５の出力がＮＯＲゲート２３に入力され、同ＮＯＲ
ゲート２３の出力がインバータ２４に入力され、同イン
バータ２４の出力が伝送ゲート２５と１８に入力される
。端子１３は伝送ゲート２１と２２、およびインバータ
２６を介して伝送ゲート１８と２６のクロック入力に接
続される。

入力端子１１は伝送ゲート２７に入力され、伝送ゲート
２７と３０の出力が接続されて、インバータ２８に入力
され、２８の出力はインバータ２９と伝送ゲート３１に
入力され、インバータ２９の出力は伝送ゲート３０に入
力される。伝送ゲート３１と３４の出力は接続されて、
インバータ３２に入力され、同インバータ３２の出力は
インバータ３３と伝送ゲート３６に入力され、インバー
タ３３の出力は、伝送ゲート３４に入力される。

ＮＯＲゲート２３の出力が、伝送ゲー）３０．３１およ
びインバータ３６を介して、伝送ゲート２７゜３４のク
ロック入力に接続される。

伝送ゲート３６と３９の出力が接続されて、インバータ
３７に入力され、３７の出力はインバータ３８と伝送ゲ
ート４０に入力され、インバータ３８の出力は伝送ゲー
ト３９に入力される。伝送ゲート４０と４３の出力は接
続され、インバータ４１に入力される。インバータ４１
の出力はインバータ４２と出力端子１２に接続され、イ
ンバータ４２の出力は伝送ゲート４３に入力される。端
子１３は伝送ゲート３９と４０．およびインバータ４４
を介して、伝送ゲート３６と４３のクロック入力に接続
される。

以上のように構成された本実施例の動作について、以下
第３図のタイミングチャートにもとづいて説明する。

第３図において、ｈは端子１３に入力されるクロックパ
ルス、ｉはリセット端子１７に印加されるパルス、ｊは
ＮＯＲゲート２３の出力、には入力端子１１に印加され
るパルス、！はインバータ２８の入力、ｍはインバータ
３２の入力、ｎはインバータ３７の入力、０はインバー
タ４１の入力、ｐはインバータ４１の出力である。

リセット信号ｉがロウレベルになると、端子１７のパル
スコはクロックパルスｈを２分周したものとなる。端子
１７のパルスｊがハイレベルに変化スる直前のタイミン
グｔ１で入力パルスに７５Ｅハイレベルになシはしめ、
インバータ３７の入力ｅがハイレベルになりきる前のタ
イミングｔ２で、パルスｊがハイレベルになり、伝送ゲ
ート２７がオフすると、インバータ３７の入力ｌは中間
レベルとなる。しかし、端子１７のパルスｊがハイレベ
ルの期間Ｔ、が長いため、その間に伝送ゲート３０を通
してインバータ２８．２９のために、インノく一タ３７
の入力ｌは、ハイレベルまたはロウレベルに固定される
。第３図はハイレベルに固定されたけ 場合を示す。ロウレベルに戻った場鰭１周期遅れて、再
び伝送ゲート２７がオンしたとき、完全にハイレベルに
なる。

伝送ゲート３６がオンするタイミングｔ３　までにイン
バータ３２の出力がハイレベルに固定されれば、同期回
路１６は中間レベルを出力することはなく、クロックパ
ルスｈがハイレベルになり、伝送ゲート４０がオンする
タイミングｔ４でハイレベルになる。

第３図の場合は、タイミングｔ３では、インバータ３２
の入力ｍは、まだ゛中間レベルであるが、インバータ３
２の遷移レベルを十分越えているので、インバータ３２
．３７により、ｔ４　までにはインバータ３７の出力は
完全にロウレベルになり、ｔ４でインバータ４１の入力
ｏはロウレベル、インバータの出力はハイレベルになる
。

このように、周波数がクロックパルスの％のパルスで同
期をとってから、クロックパルスで同期をとることによ
り、入力パルスを受は付ける伝送ゲートがオフする寸前
に、入力パルスが変化しても、中間レベルを出力するこ
となく正常に動作する同期回路が得られる。

なお１本実施例において、分周器をＴ−ＦＦ、同期回路
を１）−ＦＦで構成したが、これらにかぎらないことは
言うまでもない。また、同期回路を２段、分周器は２分
周としたが、２分周にかぎらず、同期回路の出力が中間
レベルにならないまで周期を長くすればよく、また、２
段よシ多くつなげ、徐々にクロックパルスを高周波にし
て、徐々に中間レベルをなくしてもよい。

クロックパルスが、高周波になると、入力信号発生部か
ら、同期回路の入力部までの遅延が相対的に大きくなシ
、同期回路の入力受付は期間が終わる寸前に、入力が変
化することになる場合、本発明を用いることにより、初
段の同期回路の受付は期間は、入力に対して余裕を持つ
ことができ、誤動作を防ぐことができる。

また、入力パルスが任意のタイミングで変化し、クロッ
クパルスの周波数にかかわらず、受付は期間が終わる寸
前に変化する可能性がある場合でも、本発明を用いるこ
とにより、クロックの周波数が低い前段の同期回路で、
中間レベルを受付けてもハイレベ）Ｖまたはロウレベル
に固定する時間があυ、最終同期回路の入力受付は期間
に対しては、余裕をもった入力信号を与えることができ
、誤動作を防ぐことができる。

発明の効果 本発明によると、同期回路の前段に、同期回路を設け、
周波数の遅いクロックで、同期をとってから、後段の同
期回路に入力することにより、同期回路の入力受付は期
間の前に変化し終わる入力パルスでなくても、任意のタ
イミングで変化する入力パルスを同期させることができ
るという効果を得ることができ、さらに、初段の同期回
路のクロックハ／Ｌ／スの周波数を十分低くすることに
より。

最終的には高周波クロックパルスで同期がとれるという
優れた同期回路を実現できる。

【図面の簡単な説明】

第１図は本発明の実施例の構成図、第２図は本発明の実
施例の回路図、第３図は本発明の実施例のタイミングチ
ャート、第４図は従来例の同期回路の回路図、第５図〜
第８図は第４図の従来例回路におけるタイミングチャー
トである。 １・・・・・・入力端子、２・旧・・出力端子、３・・
・・・・クロックパルスが印加される端子、４・・・・
・・分周器、６．６・・・・・・同期回路。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第１
図 ！５／６ 第３図 え １１　Ｉ 第　４　図 第５図 第６図 一一 第　７　図 ＴＩ２／

Claims (1)

【特許請求の範囲】
1. 任意のタイミングで変化する入力パルスを、クロックパ
   ルスに同期させて出力する同期回路を複数段直列に接続
   し、上記複数段の同期回路のクロックパルスは最終段の
   同期回路のクロックパルスを１／Ｎ分周（Ｎは整数）し
   たものとし、前段の同期回路のクロックパルスは、後段
   の同期回路のクロックパルスより、分周比Ｎが大きいこ
   とを特徴とする同期回路。