JPH04261212A - ノイズ除去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路へ入力す
る信号に含まれたノイズを除去するのに適したノイズ除
去回路に関するものである。

【０００２】

【従来の技術】図３は従来のこの種のノイズ除去回路の
ブロック図である。クロック入力端子１は、クロック発
生部１０のクロックジェネレータ２の入力側と接続され
ており、その出力側はＤフリップフロップ５，７のトリ
ガ端子Ｔ１，Ｔ２　と接続されている。データ入力端子
４は、フリップフロップ５の入力端子Ｄ１と接続されて
おり、その出力端子Ｑ１はフリップフロップ７の入力端
子Ｄ２及びアンド回路９の一側入力端子と接続されてい
る。フリップフロップ７の出力端子Ｑ２はアンド回路９
の他側入力端子と接続されている。アンド回路９の出力
信号は半導体集積回路の図示しない内部回路へ入力され
る。前記フリップフロップ５，７及びアンド回路９によ
りノイズ除去部２０を構成している。

【０００３】次にこのノイズ除去回路の動作をノイズ及
び各部信号のタイミングチャートを示す図４とともに説
明する。クロック入力端子１に外部からクロックを入力
すると、クロックジェネレータ２はノイズ除去部２０を
動作させるための周期的な信号である図４（ａ）　に示
すサンプリング信号ＳＰを発生してフリップフロップ５
，７のトリガ端子Ｔ１，Ｔ２　へ入力する。一方、デー
タ入力端子４に、図４（ｂ）　に示すようにサンプリン
グ信号ＳＰの周期より長いデータＤＴ及びサンプリング
信号ＳＰの周期よりパルス幅が短い単発のノイズＮ１、
サンプリング信号ＳＰの周期よりパルス幅が短くサンプ
リング信号ＳＰに同期したノイズＮ２，Ｎ３，Ｎ４，Ｎ
５　を含む入力信号Ｓが入力されると、データＤＴの場
合はサンプリング信号ＳＰの立上りに同期してフリップ
フロップ５がデータＤＴをラッチし、その出力端子Ｑ１
は図４（ｃ）　に示すようにＨレベルになり、その出力
信号がフリップフロップ７の入力端子Ｄ２及びアンド回
路９へ入力される。そしてサンプリング信号ＳＰの次の
立上りに同期して、フリップフロップ７がフリップフロ
ップ５からの出力信号をラッチし、その出力端子Ｑ２は
図４（ｄ）　に示すようにＨレベルになり、その出力信
号がアンド回路９へ入力される。

【０００４】またデータＤＴが消滅すると、サンプリン
グ信号ＳＰのその後の立上りに同期してフリップフロッ
プ５の出力端子Ｑ１が図４（ｃ）に示すようにＬレベル
に転じ、その出力信号がフリップフロップ７の入力端子
Ｄ２へ入力され、サンプリング信号ＳＰの次の立上りに
同期してフリップフロップ７はフリップフロップ５から
の出力信号をラッチして、フリップフロップ７の出力端
子Ｑ２は図４（ｄ）　に示すようにＬレベルになる。こ
のようにしてフリップフロップ５，７の各出力信号がア
ンド回路９へ入力されるとアンド回路９の論理が成立し
て、アンド回路９からデータＤＴに対応するデータＤＴ
′を含んだ図４（ｅ）　に示す出力信号Ｓ′を出力する
。

【０００５】次に図４（ｂ）　に示す単発のノイズＮ１
がフリップフロップ５の入力端子Ｄ１に入力された場合
、ノイズＮ１はサンプリング信号ＳＰの立上りに同期し
ていないためフリップフロップ５はそのノイズＮ１をラ
ッチせず、その出力端子Ｑ１はＬレベルになる。そして
フリップフロップ７の出力端子Ｑ２がＬレベルになり、
アンド回路９の論理が成立せず、図４（ｅ）　に示すよ
うにノイズＮ１に対応するノイズを含んだ出力信号Ｓ′
を出力しない。このようにして、ノイズ除去回路は、デ
ータＤＴと単発のノイズＮ１とを識別し、入力信号Ｓに
含まれた単発的なノイズＮ１を除去する。ところで、図
４（ｂ）　に示すようにサンプリング信号ＳＰの立上り
に同期したノイズＮ２，Ｎ３，Ｎ４，Ｎ５　がフリップ
フロップ５の入力端子Ｄ１に入力されると、サンプリン
グ信号ＳＰの立上りに同期してフリップフロップ５がノ
イズＮ２をラッチし、その出力端子Ｑ１は図４（ｃ）　
に示すようにＨレベルになり、この出力信号はフリップ
フロップ７の入力端子Ｄ２及びアンド回路９へ入力され
る。

【０００６】そしてサンプリング信号ＳＰの次の立上り
で、フリップフロップ７はフリップフロップ５の出力信
号をラッチし、その出力端子Ｑ２は図４（ｄ）　に示す
ようにＨレベルになる。またノイズＮ２，Ｎ３，Ｎ４，
Ｎ５　が全て消滅した後のサンプリング信号ＳＰの立上
りに同期して、フリップフロップ５の出力端子Ｑ１が図
４（ｃ）　に示す如くＬレベルになる。そしてサンプリ
ング信号ＳＰの次の立上りに同期してフリップフロップ
７がフリップフロップ５の出力信号をラッチして、出力
端子Ｑ２がＬレベルになる。それによりフリップフロッ
プ５，７の出力信号がアンド回路９に入力され、アンド
回路９の論理が成立してアンド回路９の出力端子は図４
（ｅ）　に示す如くＨレベルになり、ノイズＮ２に対応
するノイズＮ′が出力信号Ｓに含まれて、データを誤出
力する。

【０００７】

【発明が解決しようとする課題】前述したように従来の
ノイズ除去回路は、同一周期で発生したノイズがサンプ
リング信号に同期した場合には、そのノイズを除去てき
ず、あたかもデータと同様に出力されるという問題があ
る。本発明は斯かる問題に鑑み、同一周期で発生したノ
イズが入力信号に含まれても、そのノイズを確実に除去
するノイズ除去回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明に係るノイズ除去
回路は、複数のインバータを直列接続し、インバータと
インバータとの各接続部をコンデンサを介して接地して
なり、基本クロックを発生する第１オシレータと、この
第１オシレータの基本クロックにより入断制御されるス
イッチ手段と、複数のインバータを直列接続し、インバ
ータとインバータとの各接続部をコンデンサを介して接
地してなり、サンプリング信号を発生する第２オシレー
タとを設け、第２オシレータにおける前記コンデンサに
前記スイッチ手段を直列接続する構成にする。

【０００９】

【作用】ノイズが含まれることがある信号をサンプリン
グ信号によりラッチする。第１オシレータが出力する基
本クロックによりスイッチ手段をオン，オフ制御すると
、第２オシレータが出力するサンプリング信号の周波数
を変更させるコンデンサが接地、非接地状態になりサン
プリング信号の周波数が不規則的になる。それにより、
規則的な周期のノイズと、サンプリング信号とが同期す
る可能性がなくなる。よって、信号に含まれたノイズを
、サンプリング信号によりラッチすることがなく、信号
に含まれたデータのみがラッチされて、ノイズが除去さ
れる。

【００１０】

【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係るノイズ除去回路のブロック
図である。データ入力端子４はフリップフロップ５の入
力端子Ｄ１と接続され、その出力端子Ｑ１はアンド回路
９の一側入力端子及びフリップフロップ７の入力端子Ｄ
２と接続されている。フリップフロップ７の出力端子Ｑ
２はアンド回路９の他側入力端子と接続されている。ア
ンド回路９の出力端子は、半導体集積回路の図示しない
内部回路と接続される。そして、フリップフロップ５，
７及びアンド回路９によりノイズ除去部２０を構成して
いる。

【００１１】周波数制御用リングオシレータ１は、イン
バータ１４，１５，１６，１７，１８の直列回路からな
っており、インバータ１５，１６　の各入力側はコンデ
ンサＣ１，Ｃ１　を各別に介して接地されている。また
インバータ１８の出力側とインバータ１４の入力側とは
直結されている。サンプリング信号用リングオシレータ
３は、インバータ３０，３１，３２，３３，３４の直列
回路からなっており、インバータ３１，３３，３４の各
入力側はコンデンサＣ２，Ｃ２，Ｃ２を各別に介して接
地されている。またインバータ３４の出力側とインバー
タ３０の入力側とが直結されている。インバータ３４の
出力側は、前記フリップフロップ５，７の各トリガ端子
Ｔ１，５２　と接続されている。インバータ３１の出力
側とインバータ３２の入力側との接続部は、Ｐチャネル
トランジスタＰＴとＮチャネルトランジスタＮＴとを並
列接続したスイッチ回路４０とコンデンサＣ３との直列
回路を介して接地されている。

【００１２】トランジスタＰＴのゲートは、周波数制御
用リングオシレータ１のインバータ１８の入力側とイン
バータ１７の出力側との接続部と接続されており、トラ
ンジスタＮＴのゲートはインバータ１８の出力側とイン
バータ１４の入力側との接続部と接続されている。次に
このように構成したノイズ除去回路の動作を、各部信号
のタイミングチャートを示す図２とともに説明する。周
波数制御用リングオシレータ１は、図２（ａ）　に示す
如き基本クロックＣＬを発生し、基本クロックＣＬの一
極性、他極性をスイッチ回路４０のトランジスタＰＴ，
ＮＴのゲートに与える。それによりトランジスタＰＴ，
ＮＴ　は基本クロックＣＬに応じて同時にオン，　オフ
制御され、サンプリング信号用リングオシレータ３のイ
ンバータ３２と３１との接続部Ｊが、コンデンサＣ３を
介して断続的に接地され、つまりコンデンサＣ３が断続
的に接地されて、サンプリング信号用リングオシレータ
３が出力するサンプリング信号の周波数が変更される。 即ち、スイッチ回路４０がオンしているとき　（コンデ
ンサＣ３の接続状態）　には、図２（ｂ）　に示す如く
サンプリング信号の周波数が低くなり、またスイッチ回
路４０がオフしているとき　（コンデンサＣ３が非接続
状態）　にはサンプリング信号ＳＰの周波数が高くなる
。

【００１３】そして、周波数制御用リングオシレータ１
の基本クロックＣＬに応じて周波数が不規則的なサンプ
リング信号ＳＰを発生する。このサンプリング信号ＳＰ
がフリップフロップ５，７の各トリガ端子Ｔ１，Ｔ２へ
入力され、フリップフロップ５，７はサンプリング信号
ＳＰに同期して、その入力端子Ｄ１，Ｄ２　に入力され
た信号をラッチする。いま、データ入力端子４に図２（
ｃ）　に示す如き、データＤＡ及び単発的なパルス状の
ノイズＮ１、同一周期で発生するパルス状のノイズＮ２
，Ｎ３，Ｎ４が含まれている入力信号Ｓが入力されると
、データＤＡの場合は、データＤＡが入力された後のサ
ンプリング信号ＳＰの立上りに同期してフリップフロッ
プ５はデータＤＡをラッチし、出力端子Ｑ１は図２（ｄ
）　に示す如くＨレベルになる。またサンプリング信号
ＳＰの次の立上りに同期してフリップフロップ７はフリ
ップフロップ５の出力端子Ｑ１の出力をラッチして、出
力端子Ｑ２は図２（ｅ）　に示す如くＨレベルになる。

【００１４】その後、データＤＡが消滅すると、その後
のサンプリング信号ＳＰの立上りに同期して出力端子Ｑ
１は図２（ｄ）　に示す如くＬレベルになり、その後の
サンプリング信号ＳＰの立上りに同期して出力端子Ｑ２
は図２（ｅ）　に示す如くＬレベルになる。したがって
、フリップフロップ５，７の出力端子Ｑ１，Ｑ２　がと
もにＨレベルである期間はアンド回路９の論理が成立し
て、出力信号Ｓ′は図２（ｆ）　に示す如くＨレベルに
なり、データＤＡ′が出力される。次に単発的なパルス
状のノイズＮ１の場合、サンプリング信号ＳＰの立上り
時点にノイズＮ１が消滅しているためフリップフロップ
５の出力端子Ｑ１は図２（ｄ）　に示す如くＬレベルに
なる。それにより、サンプリング信号ＳＰの次の立上り
時点で、フリップフロップ７の出力端子Ｑ２は図２（ｅ
）　に示す如くＬレベルになり、アンド回路９の論理が
成立せず、出力信号Ｓ′は図２（ｆ）　に示す如くＬレ
ベルになり、入力信号Ｓに含まれたノイズＮ１が除去さ
れる。

【００１５】更に同一周期で発生するパルス状のノイズ
Ｎ２，Ｎ３，Ｎ４が入力されると、サンプリング信号Ｓ
Ｐの周波数が不規則的になっているから、いずれのノイ
ズもサンプリング信号ＳＰの立上りに同期せず、フリッ
プフロップ５の出力端子Ｑ１は図２（ｄ）　に示す如く
Ｌレベルになり、それによりフリップフロップ７の出力
端子Ｑ２は図２（ｅ）に示す如くＬレベルになり、アン
ド回路９の論理が不成立になって、出力信号Ｓ′は図２
（ｆ）　に示す如くＬレベルになり、入力信号Ｓに含ま
れたノイズＮ２，Ｎ３，Ｎ４が除去される。

【００１６】このように最低周波数にあるサンプリング
信号ＳＰの周期を、データＤＡの時間幅以上にならない
ようにして、サンプリング信号ＳＰの周波数を不規則的
にすれば、入力信号Ｓに含まれたデータＤＡを確実にラ
ッチし、同一周期で発生するノイズＮ１，Ｎ２，Ｎ３，
Ｎ４　を確実に除去でき、ノイズ除去回路の信頼性を大
幅に向上させることができる。なお、同一周期のノイズ
Ｎ２，Ｎ３，Ｎ４のうち例えばノイズＮ２がサンプリン
グ信号ＳＰの立上りに同期してフリップフロップ５がそ
のノイズＮ２をラッチして出力端子Ｑ１がＨレベルにな
っても、後続のノイズＮ３，Ｎ４が周波数が不規則的な
サンプリング信号ＳＰの次の立上りに同期することがな
い。そのため、フリップフロップ７の出力端子Ｑ２がＨ
レベルにならず、アンド回路９の論理は成立しない。し
たがって、同一周期で発生する複数のノイズのうちの１
つのノイズをフリップフロップ５がラッチしても入力信
号Ｓに含まれたノイズを確実に除去することになる。

【００１７】

【発明の効果】以上詳述したように本発明は、第２オシ
レータが出力するサンプリング信号の周波数を決定する
コンデンサの接続状態を、第１オシレータの基本クロッ
クにより断続させて、周波数が不規則的なサンプリング
信号を発生させ、このサンプリング信号に応じて入力信
号をラッチするようにしたので、入力信号に同一周期で
含まれたノイズとサンプリング信号とが同期する可能性
がなくなり、入力信号に含まれたノイズを確実に除去で
きる。それにより信頼性が高いノイズ除去回路を提供で
きる優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明に係るノイズ除去回路の構成を示すブロ
ック図である。

【図２】図１における各部信号のタイミングチャートで
ある。

【図３】従来のノイズ除去回路の構成を示すブロック図
である。

【図４】図３における各部信号のタイミングチャートで
ある。

【符号の説明】

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ノイズを含むことがある信号をサンプ
   リング信号に応じてラッチし、ラッチした信号を出力す
   るノイズ除去回路において、複数のインバータを直列接
   続し、インバータとインバータとの各接続部をコンデン
   サを介して接地してなり、基本クロックを発生する第１
   オシレータと、該第１オシレータの基本クロックにより
   入断制御されるスイッチ手段と、複数のインバータを直
   列接続し、インバータとインバータとの各接続部をコン
   デンサを介して接地してなり、サンプリング信号を発生
   する第２オシレータとを備え、前記第２オシレータにお
   ける前記コンデンサに、前記スイッチ手段を直列接続し
   てあることを特徴とするノイズ除去回路。