DE2007912A1

DE2007912A1 - Als Fhpflop geschalteter logischer Verknupfungsbaustein

Info

Publication number: DE2007912A1
Application number: DE19702007912
Authority: DE
Inventors: Gerd Sträub Dieter Dipl Ing Voigt Heinz E 7750 Konstanz P Fischer
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1970-02-20
Filing date: 1970-02-20
Publication date: 1971-09-09
Also published as: NL7102268A; FR2078802A5; US3678301A

Description

LICENTIA PatentverwaltungS-G.m.b.H., 6 Prankfurt 70

12. Februar 1970 PT-KN W-S/rο

Als Flipflop geschalteter logischer Verknüpfungsbaustein

Die Erfindung betrifft einen als Flipflop geschalteten logischen Verknüpfungsbaustein, der in sogenannter SECL-Technik 'ausgeführt ist und insbesondere zur Ausführung in integrierter Schaltkreistechnik geeignet ist· Bei den SECL-Schaltkreissystem (SECL » symmetric ,emitter-Coupled JLogic) ist ein Transistorpaar in Stromübernahmeschaltung Torgesehen, dessen miteinander verbundene Emitter von einer Stromeinprägeschaltung gespeist werden, an dessen Basen über Emitterfolgerstufen die Eingangs·* signale zugeführt werden und'dessen Kollektorwiderständen das Ergebnissignal und sein Komplement auftreten· Derartige Schaltkreise sind u.a. in der deutschen Auslegeschrift 1 246 027 beschrieben.

ι ■"

Das logische Schaltbild eines solchen Schaltkreises ist in Fig· la dargestellt. Die Eingangsvariablen Al, A2 werden durch eine erste ODER-Verknüpfung 1 zusammengefaßt, ebenso die Eingangsvariablen Bl, B2 ...in einer

KN 70/6 /2

109837/135A

zweiten ODER-Verknüpfung 2. Das Ergebnis der ersten ODER-Verknüpfung wird mit dem negierten Ergebnis der zweiten ODER-Verknüpfung in einer dritten ODER-Verknüpfung zusammengefaßt, welche den Ausgang C und sein Komplement C liefert· Fig. Ib zeigt «in vereinfachtes Symbol für einen solchen Verknüpfungsbaustein mit den Eingängen Al, A2, Bl, B2 und den Ausgängen C und (f·

α Die logische Verknüpfung zwischen den Ausgängen und den Eingängen ist durch die Gleichungen beschrieben!

C * Α1+Α2+"βΤ·Ι32

C" - Α"Τ·Α"2·(Β1+Β2) ,

wo mit +die Operation der Disjunktion oder ODER-Verknüpfung und mit * die Konjunktion oder ÜND-Verknüpfung bezeichnet sind·

Aus dem Aufsatz ron Sträub und VoIf "Ein Mehrfunktionen-Baustein als Gatter und MN-Flipflop" in Wissenschaftliche Berichte AEG-TELEFUNKEN 4l (1966) ,1* S. 39 - 43, ist bereits bekannt, einen solchen logischen Schaltkreis zu einem Flipflop zu ergänzen, einer Schaltung also, die das Ergebnissignal über die Einwirkungszeit der Eingangssignale hinaus speichert, indem man den negierten Ausgang C" mit einem der

KK 70/6 /3

109837/1354

200T912

B-Eingänge Bl verbindet, wie die« Fig. 2a zeigt. Bei Benutzung nur eine* A-Eingangs ergibt sich für die Beziehung der Eingangegrößen M » Al und N = B2 mit den Ausgangsgrößen Q s C und tf" = C nach Anlegen der Eingangsgrößen an die EingangskiefflmenI .,

wobei mit Q

„i ^der vorher gespeicherte Schaltzustand

und mit Q . (T" der nachher erreichte Schaltzustand bezeich·

η η .--■-.--■.■■

net sind·

In Form einer Funktionstabelle stellt sich dies folgendermaßen dar t .

M	N .	^Qn	V
O	O	^Qn-1
O	L	O	L
L	O	L	O
L	L	L	O

Während also bei dem bekannten RS-Flipflop die gleichzeitige Ansteuerung der beiden Eingänge R und S verboten ist, wird

KN 7Ο/6

109837/1354

bei den hier behandelten MN-Flipflop bei Ansteuerung beider Eingangskiemmen ait L das Ergebnis QsL erzielt. Da dieses Ergebnis mit dem der Ansteuerung der Eingangsklemme M alleine übereinstimmt« nennt nan N die bevorzugte Eingangsklemme. Wegen ihrer Kopplung, nit einer Eingangsklemme ist die Ausgangski emne Ct nicht niederohmig belastbar« ohne daß störende

ohne weiteres Rückwirkungen auftreten· Diese Klemme kann also nicht'als Ausgangsklemme zur Ankopplung an einen weiteren Schaltkreis verwendet werden* Besondere Schwierigkeiten treten dann auf, wenn der Ausgang c[ mit einem Verbraucher über eine Leitung verbunden werden soll« deren Laufzeit vergleichbar mit der Anstiegszeit des Signals am Ausgang des SECL-Bausteins ist.

Der SECL-Verknüpfungsbaustein liefert so steile Auegangsflanken« daß Verbindungen zwischen den einzelnen Bausteinen als Leitungen mit definierter Impedanz ausgeführt werden müssen. Die Bausteine werden zweckmäßig so ausgeführt, daß die Leitungen als am Anfang abgeschlossene und am Ende leerlaufende Leitungen betrieben werden. Hat die Leitung den Wellenwiderstand Z und am Eingang einen Abschlußwideretand R * Z_o am Anfang, so ergeben sich am Anfang und am Ende die in Fig. 3 dargestellten Impuleverlaufe.

Am Leitungsanfang entsteht, wie Fig. 3a zeigt« ein Impuls mit dem halben Signalhub, der die Leitung entlang läuft« am Ende der Leitung mit positivem Vorzeichen reflektiert wird

70/6 /5

109837/1354

- 5 - ' -■_.'-■■

und dann die Leitung zurückläuft* An Anfang der Leitung steht also erst nach der doppelten Laufzeit t der Impulse auf der Leitung der volle Signalhub an. Fig. 3b zeigt den zeitlichen Verlauf am Ende der Leitung.

Die Rückkopplung bewirkt beim Flipflop die Speicherung, d.h., wenn das Ausgangssignal am Eingang des Flipflops anliegt, kann das Flipflop seine Information selbst halten und die Ansteuerung kann weggenommen werden. Ist am Λ

Flipflop-Ausgang C[ eine Leitung angeschlossen, so muß die Impulsdauer der Ansteuerung auf die Leitungslänge abgestimmt werden. Da das in der Praxis nur sehr schlecht möglich ist, und außerdem beim Entwurf leicht zu Fehlern führen kann, muß eine Belastung dieses Ausgangs ausgeschlossen werden, wenn die erforderliche Leitung eine vorgegebene Länge überschreitet. Man schafft hier in bekannter Weise Abhilfe, indem dem Flipflop ein auf demselben Baustein befindlicher, weiterer Schaltkreis nachgeschaltet wird. -

Diese Maßnahme führt Jedoch zu einer Verdopplung der Verzögerung des Signale, da dieses dabei zwei emittergekoppelte Schalter nacheinander durchlaufen muß. Die Geschwindigkeit des Schaltkreissystems wird daher beeinträchtigt.

Aufgabe der Erfindung ist es, die vorstehend geschilderten Schwierigkeiten zu überwinden. Sie geht dabei nach den

KN 70/6 /⁶

109837/1354

2Ü0V912

rorstehenden Erläuterungen aus von einen logischen Schaltkreis «it eine« ersten Transietorpaar in Stromübernahaeschaltung, dessen Miteinander verbundene Emitter von einer Stroeeinprägeechaltung gespeist werden, an dessen Basen über Emitterfolgerstufen die Eingangssignale

zugeführt werden und an dessen Kollektorwiderständen das Ergebnissignal und sein Ko«plernent auftreten, wobei zwecke Speicherung des Ergebnissignale über die Einwirkungszeit der Eingangssignale hinaus eine Scheltverbindung vorgesehen ist zwischen de« Kollektor des Transistors, der das Ko«ple«ent des Ergebnisses liefert und einer dem anderen Transistor zugeordneten Eingangs-Emitterfolgerstufe.

Gemäß der Erfindung ist ein weiteres Transistorpaar in Stromübernahmeechaltung .vorgesehen, dessen miteinander verbundene Emitter von einer weiteren Stromeinprägeschaltung gespeist werden und dessen Basen mit den entsprechenden Basen des ersten Transistorpaares verbunden sind, wobei das an den Kollektorwiderständen dieses zweiten Transistorpaares auftretende Ergebnissignal und sein Komplement als Ausgangssignale des logischen Schaltkreises dienen·

Gemäß weiterer Erfindung ist es möglich, bei einem derartig aufgebauten Flipflop die Speicherwirkung aufzuheben, indem der Emitter-Kollektor-Strecke desjenigen Transistors des ersten Transietorpaares, an dem das Komplement des Ergebnis-Mi 70/6 /7

109837/1354

signals auftritt, die Emitter-Kollektor-Strecke eines weiteren Transistors parallel geschaltet ist, der zwecks Unterdrückung der Speicherfähigkeit des Schaltkreises an seiner Basis in den leitenden Zustand steuerbar ist. Dabei ist rorteilhaft den weiteren Transistor eine Emitterfolgerstufe vorgeschaltet, derart, daß das Ansteuersignal . dieses Transistors auf dem Niveau der Anateuersignale für die übrigen Eingänge des logischen Schaltkreises liegt.

Der Wunsch der Unterdrückung der Speichereigenschaft resultiert aus der Erfahrung, daß sequentielle Netzwerke einen wesentlich höheren Prüfaufwand erfordern als logische Verknüpfungsnetzwerke* Ein logisches Verknüpfungsnetzwerk mit η-Eingängen und m-Ausgangen, wobei Ein- und Ausgangsvariable nur 2 Zustände einnehmen können, kann vollständig geprüft werden, wenn die mögliche Anzahl der Kombinationen, der Eingangsvariablen durchgespielt wird. Das sind bei η-Eingängen 2ⁿ Kombinationen. Ist der zeltliche Aufwand für die Prüfung eines Ausgangs bekannt (z.B. χ sec), so kann der zeitliche Aufwand t_ppüf,.. für die vollständige Prüfung eines Verknüpfungsnetzwerkes mit η-Eingängen und n-Ausgängen direkt angegeben werdent

KN 70/6 /8

10.983-7/1-354-

Ist in dee Netzwerk ein Speicher eingefügt, dessen Eingänge nicht zugleich Eingänge des Netzwerkes sind, so kann der Prüfaufwand nicht Mehr in so einfacher Weise abgeschätzt werden. Es ist eine höhere Anzahl von Eingangskombinationen erforderlich· Da im praktischen Fall mehr als ein Speicher in einem sequentiellen Netzwerk enthalten ist, steigt der Prüfaufwand weiterhin.

Nachdem es nun jedoch möglich ist, ein Speicherelement zu bauen, bei dem die Speichereigenschaft unterdrückt werden kann, dann kann für Prüfzwecke ein sequentielles Netzwerk als Verknüpfungsnetzwerk behandelt und damit der Prüfaufwand wesentlich verringert werden.

In Fig. k ist als Ausführungsbeispiel der Erfindung ein Flipflop dargestellt, bei dem beide Ausgangsklemmen beliebig belastbar sind und außerdem die Speichereigenschaften durch Zuführung eines besonderen Steuersignals ausgeschaltet werden können»

Ein erstes Transistorpaar T2, T3 in Stromübernahmeschaltung mit verbundenen Emittern bildet einen ersten Schalter und wird an den Emittern über eine aus einem TransistorT5 in Reihe «it einem Widerstand R5 bestehende Stromeinprägeschaltung von der negativen Batteriespannung '·* gespeist. Die Kollektoren der Transistoren T2 und T3 sind über die

KN 70/6 /9

109837/1354

Kollektorwiderstände R2 und R3 an Masse gelegt, die gleichzeitig die negative Batteriespannung führt. Die Basis des ersten Transistors T2 des StromübernahmeschaIters wird über Emitterfolger, bestehend aus den Transistoren Tl mit parallel geschalteten Emitter-Kollektor-Strecken und gemeinsamem Emitterwiderstand Rl, mit den an den Basen der Emitterfolger angelegten Eingangssignalen Eil, E12 gespeist·

Die Basis des zweiten Transistors T3 des Stromübernahmeschalters ist' über eine Schaltung zur Spannungsabsenkung in bekannter Weise (DAS 1 246 027) »it Emitterfolgern, bestehend aus den Transistoren Tk mit parallel geschalteten Emitter-Kollektor-Strecken, verbunden, an deren Basen die EingangsSignaIe E21, E22 zugeführt werden. Die SpannungaabSenkungsschaltung, die gleichzeitig den gemeinsamen Emitterwiderstand der Emitterfolger Tk enthält, besteht aus einer zwischen die Batteriespannungsklemmen 0 und «geschalteten Reihenschaltung der Widerstände R6l, R62, eines (| Transistors T6 und seines Emitterwiderstandes R63. Die Vorspannung für die Basen T5 und T6 wird in bekannter Weise an dem Kollektor eines Transistors T7 abgenommen, dessen Emitter-Kollektor-Strecke in Reihenschaltung zwischen zwei Widerständen R7I» R72 an der Batteriespannung liegt, wobei die Basis des Transistors T7 mit seinem Kollektor über einen Widerstand R73 verbunden ist· Diese Schaltung

IH 7Ο/6 /10

109837/1354

gibt den Basen der ala Stromeinprägeschaltungen dienenden Transistoren T5 und T6 eine solche Vorspannung« daß der Temperatureinfluß auf den Signalhub an den Klemmen C und Tf im wesentlichen kompensiert wird·

1*1

Soweit ist die Schaltung bekannt. Durch Verbindung dee Kollektors des Transistors T2, an dem das Komplement (T des Ergebniesignals auftritt, mit der Eingangeklemme E21 eines der dem Transistor T3 zugeordneten Emitterfolger T4, entsteht in bekannter Weise ein MN-Flipflop, dessen bevorzugte Eingänge (M) durch die Eingangsklemmen Ell, E12 gebildet werden, während der RUcksetzeingang (N) durch die Eingangsklemme E22 gebildet wird. Ein solches Flipflop zeigt das in der vorstehenden Beschreibung dargestellte Verhalten.

Es sei darauf hingewiesen, daß sowohl den Transistoren Tl als auch den Transistoren Tk weitere Transistoren parallel geschaltet werden können, deren Eingänge man mit E13, El4 bzw. E23, E24 ... bezeichnen würde, und die mit den in der Fig. k eingezeichneten Transistoren zusammen jeweils eine Mehrfach-ODER-Schaltung an den Basen der Transistoren T2 und T3 bilden. In den folgenden Betrachtungen sollen diese ODER-Eingänge jeweils als ein gemeinsamer Eingang betrachtet werden, so daß die folgende Bezeichnungsweise gilt ι

70/6 /11

109837M354

- 11 - . - -. ■ -'■ . . / E11+E12+E13+..♦ * El

E22+E23*... 9 E2 -

Zur Schaffung zweier belastbarer Ausgange für das

•ti ■ . -

Ergebnissignal und sein Komplement ist in der Schaltungsanordnung gemäß der Erfindung ein weiterer Stronuibernahmeschalter aus den Transistoren T21 und T31 gebildet, deren Basen nit den entsprechenden Basen der Transistoren T2 -^

■ ■ ' ■ ■ " '■ - ■ ■ ■ ι

und T3 verbunden sind* Die Stromeinprägeschaltung für ;P

diesen zweiten Schalter ist aus einem Transistor T51» dessen Kollektor die miteinander verbundenen Emitter der Transistoren T21 und T31 speist, und einem Emitterwiderstand R5I gebildet und hat die gleiche Bemessung wie die Stromeinprägeschaltung T5, R5. Die Basis des Transistors T51 wird von der gleichen Vorspannungsquelle T7, R71» R72, R73 versorgt wie die Basen der Transistoren T5 und T6. Die Kollektorwiaerstönde R21 und ÖJ1 der Transistoren T21 bzw. T31 haben den gleichen Widerstandswert wie die A Widerstände R2 und R3. Die an den Kollektoren der Transistoren T21 und T31 angeschalteten Ausgangsklemmen "Ä" und A führen stets das gleiche Signal wie die entsprechenden Schaltungspunkte Έ und C, soweit man von der Wirkung des später zu beschreibenden Transistors T22 absieht. Die Klemme Ti ist im Gegensatz zur Klemme C belastbar und daher sind nur die Klemmen A und A zum äußeren Anschluß von weiteren Schaltkreisen aus dem Baustein herausgeführt

KH 70/6 /12

109837/1354

- 12 und dienen als seine Ausgangsklemmen.

Soweit bisher beschrieben stellt die Schaltungsanordnung nach Fig. k ein MN-Flipflop dar, da« in integrierter Schaltkreistechnik nach den SECL-System aufgebaut werden kann und dessen beide Ausgangsklemmen belastbar sind. Die Zuordnung der Ein- und Ausgangsklemmen ist dabei die folgendet

El	- M
E2	M N
A	= Q

Wie bereits eingangs erwähnt, kann bei einem solchen Flipflop durch einfache zusätzliche Mittel die Speicherwirkung aufgehoben werden, so daß der Schaltkreis zu einem einfachen logischen Verknüpfungsglied ohne Speicher-Wirkung wird. Zu diesem Zweck ist der Emitter-Kollektor-Strecke des Transistors T2 in Fig. 4 die Emitter-Kollektor-Strecke eines weiteren Transistors T22 parallel geschaltet, dessen Basis von einem Emitterfolger, bestehend aus dem Transistor T23 und dem Emitterwiderstand R23, angesteuert wird. Die Basis des Emitterfolger T23 kann Mit einem binären Signal SU angesteuert werden, das die gleichen

KN 70/6 /13

109837/135 4

Spannungswerte annimmt wie die als logische Werte L und 0 definierten Spannungen an den übrigen Ein- und Ausgangsklemmen de* logischen Bausteins«

Solange an der Klemme SU eine Spannung liegt« die logisch "O" entspricht, wirkt die Schaltung als Flipflop, wobei sowohl der Zustand des"ersten Schalters T2, T3 als auch der Zustand des zweiten Schalters T21, T31 von den Eingangsvariablen El und E2 abhängt;

Wird an die Klemme SU eine Spannung gelegt, die logisch "L" ' entspricht, so wird der erste emittergekoppelte Schalter T2, T3, der für die speichernde Wirkung der Schaltung sorgt, in einen von den übrigen Eingängen nicht mehr beeinflußbaren Zustand gebracht, während der Zustand des zweiten emittergekoppelten Schalters T21, T31 von den Eingangssignalen abhängig bleibt· Dies ist leicht einzusehen, wenn man'berücksichtigt, daß der Transistor T22 den Strom der Stromquelle T5, R5.des ersten Schalters übernimmt und damit stets über R2 eine Spannung abfällt· Die gleiche Wirkung kann zwar auch durch andere Mittel, z.B. einen Transistor mit eigenem Emitterwiderstand erreicht werden, jedoch erscheint die gezeigte Schaltung des Transistors T22 als die einfachste und zweckmäßigste.

Für den anhand der Fig· k beschriebenen neuen Baustein eines SECL-Schaltkreissystems läßt sich ein Ersatzschaltbild zeichnen, wie die Fig. 5 zeigt, mit den Eingangsklemmen El und E2 (wobei El die bevorzugte Eingangsklemme ist) und den Ausgangsklemmen A und T» Durch Ansteuerung

KN 70/6 /\k

109837/1354

der weiteren Umschaltklenme SU kann die Speicherwirkung ausgeschaltet werden und davit da· Flipflop in ein logisches Verknüpfung·eleaent ohne Speicherwirkung verwandelt werden·

Die logischen Gleichungen, denen dieser Schaltungsbau-•tein genügt« lauten«

E1+E2*(SU+A ₄)
n-i

IT*E2 +El.SU.

η» ι

Den gleichen Sachverhalt gibt in übersichtlicher For« die nachstehende Punktionstabelle wiedert

SU	El	E2	A η	^An
0	0	O	Vi
O	O	L	O	L
0	L	O	L	O
Q	L	L	L	O
L	0	O	L	ι °
L	O	L	0	L
L	L	O	L	O
L	L	L	L	O

KN 70/6

109837/1354

/15

Je nachdem, welche Bedeutung man den Ausgangsklemmen A und "K zulegt, erhält man ein Flipflop mit bevorrechtigtem Setzeingang oder ein Flipflop mit bevorrechtigtem Löscheingang· Das erstere ist mit El a M,E2 « N und A=Q₁A=Q^- das vorerwähnte MN-Flipflop gemäß Fig. 6, für das die Gleichungen geltem

Q = M+N«(SU+Q ,)
η . η— ι

ο" * M'N+S.s!jV «

η , η— ι

Das zweite ist ein Flipflop mit bevorrechtigtem Löscheingang mit El a O, E2 s P, Xa Q und AaQ gemäß Fig. 7, das wir mit OP-Flipflop bezeichnen trollen und für das die folgenden Gleichungen gelten)

Q m O.P+O«SU·Q^
χι ■ η«·

0+P.

Die Erfindung ist nicht auf die anhand der Fig. k erläuterte spezielle Schaltkreistechnik beschränkt, sondern kann auch für Schaltkreisbausteine angewendet werden, die mit emittergekoppelten Schaltern in anderer als der dargestellten Schaltkreistechnik arbeiten.

KN 70/6 /16

109837/135h

Claims

2UO/912 - 16 Patentansprüche

1. Logischer Schaltkreis mit einem ersten Transistorpaar in Stromübernahmeschaltung, dessen miteinander verbundene Emitter von einer Stromeinprägeschaltung gespeist werden, an dessen Basen über Emitterfolgerstufen die Eingangssignale zugeführt werden und an dessen Kollektorwiderständen das Ergebnissignal und sein Komplement auftreten, sowie mit einer Schaltverbindung zwischen dem Kollektor des einen Transistors und einer dem anderen Transistor zugeordneten Eingangsemit terfolgerstufe zwecks Speicherung des Ergebnissignals über die Einwirkungszeit der Eingangssignale hinaus, dadurch gekennzeichnet, daß ein weiteres Transistorpaar (T21, T31) in Stromübernahmeschaltung vorgesehen ist, dessen miteinander verbundene Emitter von einer weiteren Stromeinprägeschaltung (T51, R51) gespeist werden und dessen Basen mit den entsprechenden Basen des ersten Traneistorpaares (T2, T3) verbunden sind, und daß das an den Kollektorwiderständen (R21, R31) dieses zweiten Transistorpaares auftretende Ergebnissignal (A) und sein Komplement CK) als Ausgangesignale des logischen Schaltkreises (Fig. k) dienen.

KN 70/6 /17

109837/1354

2. Logischer Schaltkreis nach Anspruch 1, dadurch gekennzeichnet« daß der Emitter-Kollektor-Strecke desjenigen Transistors (T2) des ersten Transistorpaares, an dem das Komplement (<C) des Ergebnissignales auftritt, die Emitter-Kollektor-Strecke eines weiteren Transistors (T22) parallel geschaltet ist, der zwecks Unterdrückung der Speicherfähigkeit des Schaltkreises an seiner Basis in den leitenden Zustand steuerbar ist.

3. Logischer Schaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß dem weiteren Transistor (T22) eine Emitter· folgerstufe (T23, R23) vorgeschaltet ist, derart, daß das Ansteuersignal dieses Transistors auf dem gleichen Niveau wie das Ansteuersignal für die übrigen Eingänge des logischen Schaltkreises liegt.

KN 70/6

109837/1354