DE2714715C3 - Schaltungsanordnung, die bei jedem Zustandswechsel eines ihr zugeführten binären Eingangssignals einen Ausgangsimpuls erzeugt - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1.

Es gibt viele Fälle, in denen die Wechsel oder Übergänge eines Signals Anlaß sind, um eine Operation oder eine Reihe von Operationen einzuleiten. In einer Speichermatrix beispielsweise ist es wünschenswert ss und/oder notwendig, Änderungen des auf der Adressenleitung erscheinenden lnfortnattonssignals abzutasten, um dem Speicher und der zugeordneten Schaltung zu melden, daß eine Information in den Speicher eingeschrieben oder aus dem Speieher ausgelesen werden soll und daß bestimmte organisatorische Funktionen wie etwa das Vorladen oder Entladen von Teilen der Matrix vor oder nach einem Schreib' oder Lesevorgang durchzuführen sind. Die Information auf den Adressenleitungen wird danach gewöhnlich decodiert und bestimmt, an welcher Bit- oder Wortzelle des Speichers die Information eingeschrieben oder ausgelesen werden soll.

Eine bekannte Detektorschaltung, die bei jedem Obergang oder Zustandswechsel eines digitalen Eingangssignals einen Ausgangsimpuls liefert, enthält ein Verknüpfungsglied zur exklusiven Bildung einer logischen Summe (z. B. ein Exklusiv-ODER-Glied oder ein Exklusiv-NOR-Glied), zwischen dessen Eingangsanschlüsse eine analoge Verzögerungseinrichtung geschaltet ist und das mit einem seiner Eingangsr>nschlüsse an die Signalquelle angeschlossen ist In einer in der Zeitschrift Electronics erschienenen Veröffentlichung »Exclusive OR Gate Makes Bidirectional One Shot« (vgl. Oktoberheft 1972, Seite 104) ist z. B. ausgeführt, daß die analoge Verzögerungseinrichtung einfach ein Inverter oder eine Kaskadenschaltung von Invertern zwischen den Eingängen des logischen Exklusivsummen-Verknüpfungsgliedes sein kann.

Ein Problem bei derartigen Schaltungsanordnungen besteht darin, daß sie nur dann einwandfrei funktionieren, wenn die in der Verzögerungseinrichtung bewirkte Verzögerung relativ groß im Vergleich zu der dem Exklusivsummen-Verknüpfungsgiied eigenen Vertei-Iungsverzögerungszeit ist, und dies begrenzt die Maximalfrequenz, bis zu der Eingangssignale erfaßt werden können. Außerdem sind solche Schaltungsanordnungen auf sehr kurze Anstiegs- und Abfallszeiten des Eingangssignal? angewiesen und liefern bei sich sehr langsam ändernden Signalen nicht immer eine korrekte Ausgangsanzeige.

Aus der DE-OS 2039 732 ist eine Schaltungsanordnung für binäre Signalwechsel bekannt die gegenüber der Anstiegszeit des Eingangssignals unempfindlich ist Die bekannte Schaltungsanordnung enthält ein EX-CLUSrV-ODER-Glied (XOR-GIied), dessen erster Eingang mit der binären Eingangssignalfolge beaufschlagt wird. Der zweite Eingang des XOR-Glieds ist mit dem ersten Ausgang eines Flipflops verbunden, dessen zweiter Ausgang mit seinem statischen Vorbereitungseingang verbunden ist Der dynamische Eingang dieses Flipflops ist einerseits mit dem Ausgang des XOR-Glieds und andererseits mit dem Ausgang verbunden, von dem die Ausgangsimpulse abgenommen werden. Beim Betrieb dieser bekannten Schaltung erzeugt jeder Zustandswechsel des binären Signals eine Änderung des Ausgangssignals des XOR-Glieds, welche das Flipflop triggert, so daß dieses seinen Zustand ändert. Da der Ausgangswert des Flipflops dem anderen Eingang des XOR-Glieds übertragen wird, bewirkt eine Änderung des Zustands des Flipflops, daß das Ausgangssignal des XOR-Glieds zum anfänglichen Wert zurückkehrt und so der Ausgangsimpuls beendet wird. Die bekannte Schaltung erfordert ein untersetzendes Flipflop, etwa ein D-Flipflop, dessen Dateneingang D mit einem ^-Ausgang verbunden ist, oder ein /-ÄT-Flipflop. Solche Flipflops sind notwendigerweise verhältnismäßig komplex verglichen mit einfachen bistabilen Schaltungen, die als Speicherzellen arbeiten, und erfordern daher eine größere Chip-Fläche in einer integrierten Schaltung. Wegen ihrer größeren Komplexität leiden solche dynamischen Flipflops auch an einer geringeren Verläßlichkeit.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung der im Oberbegriff des Anspruchs 1 angegebenen Art so auszugestalten, daß sie einerseits gegenüber den Schaltzeiten des Eingangssignals unempfindlich ist und andererseits kein Flipflop der beschriebenen untersetzenden Art benötigt. Diese Aufgabe wird erfindungsgemäß durch die Merkmale im kennzeichnenden Teil des Patentanspruchs 1 gelöst.

Eine erfindungsgemäß ausgebildete Schaltungsanordnung enthält im Prinzip ein eine exklusive logische Summe bildendes Verknüpfungsglied (Exklusiv-ODER-Glied oder ExkJusiv-NOR-Glied), das einen ersten Eingang für den Empfang des zu fühlenden Eingangssignals hat und mit einem zweiten Eingang an den Ausgang einer digitalen Speicherschaltung angeschlossen ist Zwischen dem ersten Eingang des Verknüpfungsgliedes und einem Eingangsknotenpunkt in der Speicherschaltung liegt ein durch Rückkopplung vom Ausgang des Verknüpfungsgliedes gesteuerter Schalter.

Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen 2 und 3 gekennzeichnet Die Erfindung wird nachstehend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert

F i g. 1 ist ein Logikschaltbild einer emndungsgemäßen Schaltungsanordnung;

F i g. 2 zeigt den Schaltplan eines zur Realisierung der Erfindung geeigneten Exklusiv-ODER-Gliedes;

F i g. 3 ist ein Logikschaltbild einer anderen Ausführungsform der Erfindung.

In der nachstehenden Beschreibung wird zweckmäßigerweise die Boolesche Ausdrucksweisü verwendet Hierbei sei die willkürliche Obereinkunft getroffen, daß die in der Anordnung verwendete positive Spannung die Binärziffer 1 sei, die auch mit »hoch« bezeichnet wird, und daß die am wenigstens positive Spannung die Binärziffer 0 sei, die auch als »niedrig« bezeichnet wird. Um die Erläuterung des Schaltungsbetriebs noch übersichtlicher zu machen, wird manchmal vereinfachend formuliert, daß einer Schaltung eine 1 (hohes Signal) oder eine 0 (niedriges Signal) angelegt wird, obwohl es eigentlich korrekt heißen müßte, daß eine den Binärwert 1 oder den Binärwert 0 bedeutende Spannung an einer Schaltung zugeführt oder abgenommen wird.

In der nachstehenden Beschreibung ist von Invertern und Übertragungsgliedern die Rede. Die Inverter können Schaltungen mit komplementären Isolierschicht-Feldeffekttransistoren (IGFETs) oder Schaltungen irgendeines anderen Typs sein, die eine Invertierung bewirken, d.h. deren Ausgangssignal jeweils das Komplement des Eingangssignals ist Die in den Figuren gezeigten Übertragungsglieder sind Schaltungen mit Transistoren komplementären Leitungstyps. Jedes Übertragungsglied besteht aus einem IGFET vom P-Leitungstyp (P-Transistor) und einem IGFET vom N-Leitungstyp (N-Transistor), deren Stromleitungsstrecken oder Kanäle parallel zueinander zwischen den Eingang und den Ausgang des Übertragungsgliedes geschaltet sind. Ein solches Glied ist eingeschaltet (aktiviert), wenn der Gateelektrode seines N-Transistors ein »hohes« Signal und der Gateelektrode seines P-Trarisistors ein »niedriges« Signal angelegt ist Im eingeschalteten Zustand bietet das Übertragungsglied eine sehr niederohmige Stromleitungsstrecke und koppelt seinen Eingang eng oder fest mit seinem Ausgang, so daß diese beiden Anschlüsse annähernd auf demselben Signalwert oder Pegel liegen. Ein Übertragungsglied ist ausgeschaltet (gesperrt oder desaktiviert), wenn der Gateelektrode seines N-Transistors ein »niedriges« Signal und der Gateelektrode seines P-Transistors ein »hohes« Signal angelegt ist. Im ausgeschalteten Zustand ist das Übertragungsglied extrem hochohmig (praktisch ein offener Stromkreis), so daß sein Eingang von seinem Ausgang abgetrennt oder entkoppelt ist. Die in den Figuren speziell dargestellten Übertragungsglieder bestehen aus Elementen komplementären Leitungstyps und sind lediglich als Ausführungsbeispiele anzusehen, d. h. es können statt dessen auch beliebige andere Üpertragup£seinrichtungen verwendet werden, die ein der beschriebes nen Funktion äquivalentes Verhalten zeigen.

Bei den in den F i g. 1 und 3 gezeigten Schaltungsanordnungen werden verschiedene Kombinationen logischer Schaltungen und Verknüpfungsglieder verwendet, um logische Funktionen und Speicherfunktionen durchzuführen. Diese Glieder sind nur als Beispiel dargestellt, d, h. es können statt dessen beliebige andere logische Schaltungen verwendet werden, mit denen sich dieselben oder äquivalente logische Funktionen durchführen lassen.

is Die Schaltungsanordnung nach Fig. 1 hat eine Eingangsklemme 3, der ein Eingangssignal E-, zugeführt wird, dessen Übergang von einem Wert auf den anderen (von hoch auf niedrig oder von niedrig auf hoch) gefühlt werden soIL Die Eingangsklemme 3 ist mit einem Schaltungsknoten 12 verbunden, der mit dem Eingang 21 eines Exklusiv-NOR-Gliedes 2ζ verbunden ist

Zwei Isolierschicht-Feideffekttraniistoren (IGFETs) Pi und TVl, deren Stromleitungsstrecken oder Kanäle parallel zueinander zwischen dem Schaltungsknoten 12 und einem Schaltungsknoten 14 liegen, bilden ein Übertragungsglied Ti. Im aktivierten oder eingeschalteten Zustand bildet das Übertragungsglied Ti eine niederohmige Verbindung zwischen den Knoten 12 und 14, so daß Signale von einem zum anderen Knoten durchgelassen werden können. Im ausgeschalteten oder desaktivierten Zustand stellt das Übertragungsglied 7Ί eine hochohmige Impedanz zwischen den Knoten 12 und 14 dar, so daß keine Signale zwischen ihnen übertragen werden.

Der Schaltungsknoten 14 ist mit de'm Eingang eines Inverters /1 und mit dem Ausgang eines Inverters /2 verbunden, deren Ausgangsimpedanzen normalerweise hoch gemacht werden und die kreuzweise gekoppelt sind, um ein Flipflop 16 zu bilden. Der Ausgang des

■40 Inverters /1 und der Eingang des Inverters /2 sind mit einem Schaltungsknoten 18 verbunden, an dem ein S.gnal (A) erzeugt wird, welches das Komplement des Signals (A)am Knoten 14 darstellt

Die an den Knoten 14 und 18 erzeugten Signale werden im folgenden mit A bzw. A bezeichnet Das Signal A wird dem Eingang 24 und das Signal Ä dem Eingang 23 des Exklusiv-NOR-Gliedes 20 angelegt Das dem Eingang 21 des Gliedes 20 zugeführte Signal sei mit B bezeichnet Das Glied 20 kann irgendeine von vielen möglichen bekannten Schaltungen sein, die ein Ausgangssignal des einen Binärwerts liefern, wenn ihre Eingangssignale denselben Binärwert haben, und die 21 η Ausgangssignal des anderen Binärwerts liefern, wenn ihre Eingänge unterschiedliche Binärwerte haben. Ein

?■"> Exklusiv-NOR-GIied ist ein Verknüpfungsglied mit diesen Eigenschaften, und eine Ausführungjform eines solchen Gliedes, die zur Realisierung der Erfindung verwendet wetden kann, ist schematisch in Fig.2 dargestellt.

Die Schaltung nach F i g. 2 enthält folgendes: a) ein Übertragungsglied Γ20 bestehend aus zwei Transistoren P20 und /V20, deren Stromleilungsstrecken parallel zueinander zwischen dem Anschluß 21 und dem Ausgangsanschluß 22 des Gliedes 20 liegen; b) einen Transistor P22, dessen Leitungsstrecke zwischen den Anschlüssen 22 und 23 liegt; c) einen Transistor /V22, dessen Leitungsstrecke zwischen den Anschlüssen 22

Und 24 Meet. Die GateelelctrriHpn Apr TrancicMr.« D-v>

und N 22 sind mit dem Anschluß 21 verbunden, die Gateelektrode des Transistors P 20 ist mit dem Anschluß 23 verbunden, und die Gateelektrode des Transistors N20 ist mit dem Anschluß 24 verbunden. Das mit B bezeichnete Signal wird dem Anschluß 21 angelegt, das Signal Ä wird dem Anschluß 23 angelegt, und das Signal A wird dem Anschluß 24 angelegt. Wie es die Wahfheltstabelle in F i g. 2 zeigt, ist das Ausgangssignal C am Anschluß 22 »hoch«, wenn die Signale A und B beide »niedrig« oder beide »hoch« sind; das Ausgangssignal C ist »niedrig«, wenn A »hoch« und B »niedrig« ist_oder wenn A »niedrig« und B »hoch« ist. Da A und A zueinander komplementäre Signale sind, werden sie als ein einziges Eingangssignal des Gliedes 20 betrachtet, wobei willkürlich angenommen sei, daß der Eingang A der wahre Eingang des Gliedes 20 ist.

Gemäß F i g. I ist der Ausgang 22 des Gliedes 20 mit dem Eingang eines Inverters /3 verbunden, dessen Ausgang mit der Gateelektrode des Transistors N1 und mit dem Eingang eines Inverters /4 verbunden ist. Der Ausgang des Inverters /4 führt zur Gateelektrode des Transistors PX.

Die Arbeitsweise der Schaltungsanordnung läßt sich am besten erläutern, wenn man bestimmte stationäre Zustände annimmt und dann die Wirkung einer Änderung des Werts von £,· betrachtet.

Für den Anfang sei angenommen, daß Ei (B) und A beide »niedrig« sind und daß A und Cbeide »hoch« sind. Bei hohem Wert des Signals Cist der Ausgang (£3) des Inverters /3 »niedrig«, was zur Folge hat, daß der Ausgang (£4) des Inverters /4 »hoch« ist. Somit empfängt die Gateelektrode des Transistors NX ein niedriges Signal und die Gateelektrode des Transistors Pl ein hohes Signal, so daß das Übertragungsglied TX ausgeschaltet und der Knotenpunkt 14 vom Knotenpunkt 12 abgekoppelt wird.

Nun sei angenommen, daß das Signal £, vom niedrigen in den hohen Zustand übergeht, wie es für den Zeitpunkt t\ dargestellt ist. Das Signal A bleibt niedrig und das Signal A bleibt hoch, weil das Glied Tl ausgeschaltet ist und das Flipflop 16 vom Schaltungsknoten 12 getrennt ist. Das dem Eingang 21 des Gliedes 20 zugeführte Signal B ist jetzt aber hoch und daher nicht mehr vom gleichen Wert wie das dem Eingang 24 des Gliedes 20 angelegte Signal A. Somit geht das Ausgangssignal C vom hohen in den niedrigen Zustand über, wodurch £3 hoch und £4 niedrig wird. Infolge des hohen Werts des Signals £3 und des niedrigen Werts des Signals £4 wird das Übertragungsglied Π eingeschaltet und dadurch ein Abfrageintervall begonnen. Die am Schaltungsknoten 12 liegende Information (»hoch«) wird nun über die niederohmige Leitungsstrekke des Gliedes Ti zum Schaltungsknoten 14 übertragen, wobei der Einfluß des Inverters /2 überwunden und das Signal Ajlth Knoten 14 in den hohen Zustand und das Signal A am Knoten 18 in den niedrigen Zustand gezwungen wird. Beim Vorliegen dieser neuen Signal-Isedingung /4 = ß=hoch und A= niedrig kehrt das Ausgangssignal C in seinen hohen Zustand zurück, so daß £3 hoch und £4 niedrig wird, wodurch das Übertragungsglied TX ausgeschaltet wird. Hiermit wird das Abfragesignal beendet, und der Schaltungsknoten 12 wird wieder vom Eingang 14 des Flipflops 16 abgekoppelt, das nun eine »1« speichert

Die Schaltungsanordnung ist nun bereit, den nächsten Wechsel oder Übergang des Eingangssignals zu fühlen, d. h. eine Änderung vom hohen Zustand (Binärwert 1) in den niedrigen Zustand (Binärwert 0), wie es für den Zeitpunkt ti gezeigt ist. Wenn dieser Wechsel stattfindet, geht das Signal B vom hohen in den niedrigen Zustand über; das Signal A bleibt jedoch wegen der Speicherung im Flipflop 16 vorübergehend hoch. Das Ausgangssignal C wird niedrig, wodurch das Übertragungsglied TX eingeschaltet wird. Bei eingeschaltetem Glied TX wird der jetzt niedrige Wert des Eingangssignals zum Flipflop 16 übertragen, d. h. das Signal A am Eingang 14 des Flipflops wird niedrig. Da nun

A f B" niedrig und Ά - hoch ist, kehrt das Ausgangssignal C auf seinen hohen Wert zurück, womit der negative Ausschlag des Signals Cam Schaltungsknoten 22 beendet wird.
Wie es in der Fig. 1 für die Zeitpunkte t\ und h dargestellt ist, wird also am Anschluß 22 jedesmal ein negativ gerichteter Impuls (hoch-niedrig-hoch) erzeugt, wenn ein Wechsel des Signals £/ von einem Wert auf den anderen stattfindet. Jedesmal wenn £, auf einen neuen Wert übergeht, schlägt das Ausgangssignai C in negative Richtung, da das Flipflop 16 die dem vorherigen Wert von £/ entsprechende Information speichert und das Übertragungsglied Tl ausgeschaltet ist und dadurch das Flipflop IC vom Eingangsknoten 12 abkoppelt, bis das Signal C in negativer Richtung ausschlägt. Da die durch das Flipflop 16 gebildete Informationsspeicherzelle ihren Zustand nicht ändert, bis das Ausgangssignal C vom hohen in den niedrigen Zustand geht, muß das Signal C notgedrungen erst vom hohen in den niedrigen Zustand wechseln, bevor das Glied Tl eingeschaltet wird. Erst dann kann das Glied Tl bewirken, daß der neue Wert von £, zur Speicherzelle 16 gegeben und darin gespeichert wird und anschließend dem Verknüpfungsglied 20 zugeführt wird. Die Erzeugung des negativ gerichteten Signals bei Cist daher unabhängig von der Wellenform des Signals Ei oder unabhängig von den Verzögerungen in den die Schaltung bildenden Gliedern. Nach seinem in negativer Richtung gegangenen Wechsel kehrt das Ausgangssignal des Verknüpfungsgliedes 20, wenn die Zelle 16 den neuen Wert des Signals £,· speichert, wieder aus dem niedrigen in den hohen Zustand zurück, womit das Übertragungsglied Tl ausgeschaltet wird.

Wegen des »selbsttaktgebenden« Verhaltens der Schaltung ist die Erzeugung des gewünschten Impulses am Ausgang 22 ungeachtet der jeweiligen Wellenform des Eingangssignal oder der relativen Verzögerungen der Glieder in der Schaltung sichergestellt. Diese Impulse können als Steuer- oder Taktimpulse zur Triggerung anderer Schaltungen (nicht dargestellt)

so verwendet werden. Allerdings hängt die Breite des negativ gerichteten Impulses am Ausgang 22 von der Verzögerung ab, die in den Inveitern /3 und /4, im Glied Tl, in der Speicherzelle 16 und im Glied 20 auftritt Durch Bemessung der Impedanzen der Bauelemente in diesen Teilen kann die Impulsbreite vergrößert und verkleinert werden. Die Impulsbreite läßt sich beispielsweise erhöhen, indem man für den Inverter /3 einen »abgeschrägten Inverter« mit einem hochohmigen P-leitenden Element nimmt, um die Verteilung der am Knotenpunkt C erscheinenden logischen 0 zu verzögern.

Im Falle der F i g. 1 wird für jeden Übergang des Eingangssignals ein negativ gerichteter Impuls am Ausgang 22 erzeugt Natürlich ist es auch möglich, für

jeden Übergang des Signals £, einen positiv gerichteten Impuls zu erzeugen, indem man die Signale A und A invertiert oder indem man dem Ausgang des Verknüpfungsgliedes 20 einen Inverter nachschaltet In diesem

Fall kann der Inverter /3 fortgelassen werden.

Wenn bei eingeschaltetem Übertragungsglied Ti Einschwingvorgänge oder Störsignale an der Klemme 3 und somit am ixhaltungsknoten 12 erscheinen, dann kann es vorkommen, daß das Signal Cam Ausgang des Verknüpfungsgliedes 20 nicht mehr ganz eindeutig ist. Diese Gefahr wird mit der Anordnung nach Fig.3 bese't'gt, in der eine Schaltung 40 enthalten ist, die beim Auftreten eines Pegelwechsels im Eingangssignal »einklinkt«. Die Schaltung 40 verhindert dann so lange eine Kopplung weiterer Übergänge des E'figangssignals zum Übergangsdetektor 5, bis an dessen Ausgang 22 ein Ausgangsimpuls als Antwort auf den Pegelwechsel des Eingangssignals erzeugt worden ist. Die Schaltung 40 enthält Übertragungsglieder 7"3 und T4, Inverter /5, /6 und /7 sowie ein NAND-Glied 8 mit zwei Eingängen. Die Leitungsstrecke des Übertragungsgliedes T3 liegt zwischen der Eingangsklemme 3 und einem Schaltungsknoten 41. an den ferner der Eingang des Inverters IH sowie ein Ende der Leitungsstrecke des Übertragungsgliedes Γ4 angeschlossen ist. Das andere Ende der Leitungsstrecke des Gliedes T4 ist mit dem Ausgang des Inverters /6 verbunden. Der Ausgang des Inverters /5 und der Eingang des Inverters /6 sind gemeinsam an den Schaltungsknoten 12 angeschlossen, der die Eingangsklemme des Übergangsdetektors 5 darstellt. Der Ausgang des NAND-Gliedes 8 ist mit den Gateelektroden zweier Transistoren N 4 und P3 sowie mit dem Eingang des Inverters /7 verbunden. Die Gateelektroden zweier weiterer Transistoren Λ/3 und P4 f'nd mit dem Ausgang des Inverters /7 verbunden. Der Eingang 81 des NAND-Gliedes 8 ist an den Ausgang 22 des vergleichenden Verknüpfungsgliedes 20 angeschlossen.

Der Übergangsdetektor 5 ist der Schaltung nach Fig. 1 ähnlich, nur daß zwischen dem Ausgang des Inverters /2 und dem Eingang des Inverters /I zusätzlich ein Übertragungsglied T2 liegt, das aktiviert ist, wenn das Glied Π ausgeschaltet ist, und umgekehrt.

Zur Erläuterung der Arbeitsweise der Schaltung nach F i g. 3 sei ein typischer Betriebszyklus dieser Schaltung beschrieben. Es sei zunächst angenommen, daß das der Klemme 3 zugeführte Signal £,hoch ist, daß das Signal B am Schaltungsknoten 12 niedrig ist, daß das Signal A ebenfalls niedrig ist und daß somit das Ausgangssignal C des Exklusiv-NOR-Gliedes 20 hoch ist Bei hohem Wert des Signals C ist das Signal £3 niedrig und das Signal £4 hoch, so daß das Übertragungsglied T2 eingeschaltet und das Übertragungsglied Ti ausgeschaltet ist. Bei hohem Signal C und unter der Voraussetzung, daß dem Eingang 82 des NAND-Gliedes 8 ein Detektoreinschaltsignal hohen Werts angelegt wird, ist das Ausgangssignal (ES) des NAND-Gliedes 8 niedrig und das Ausgangssignal (£7) des Inverters /7 hoch, womit das Übertragungsglied T3 eingeschaltet und das Übertragungsglied 7"4 ausgeschaltet wird.

Bei eingeschaltetem Übertragungsglied T3 wird das an der Klemme 3 zugeführte Signal £, über die Leitungsstrecke dieses Gliedes auf den Eingang des Inverters /5 gekoppelt der daraufhin an seinem Ausgang ein Signal £,· erzeugt das zum Schaltungsknoten 12 gelangt In Fig.3 ist das Signal E₁ mit B bezeichnet Wenn E-, vom hohen in den niedrigen Zustand übergeht dann wechselt das Signal B vom niedrigen in den hohen Zustand. Da das Übertragungsglied Ti ausgeschaltet ist bleibt das Signal A niedrig und das Signal A hoch. Da A niedrig und B hoch ist, wird das Ausgangssignal Cniedrig.

Um sicherzustellen, daß Einschwingvorgänge und sonstige an der Klemme 3 erscheinende Stör- oder Rauschkomponenten ausgesperrt werden, sind das NAND-Glied 8 und der Inverter /7 so ausgelegt, daß sie einen Wechsel des Signals C von hoch auf niedrig schnell und einen Wechsel des Signals Cvon niedrig auf hoch langsam weitergeben. Andererseits werden die Inverter /3 und /4 so ausgelegt, daß sie den Wechsel des Signals C von hoch auf niedrig langsamer weitergeben als es die Glieder 8 und /7 tun und daß sie den Wechsel des Signals C von niedrig auf hoch schneller weitergeben als die Glieder 8 und 17. Dies läßt sich durch geeignete Bemessung des Verhältnisses der Impedanz der Elemente in der äußeren Schleife (Glied 8, Inverter /7) und in der inneren Schleife (Inverter /3 und /4) erreichen.

Sobald Cniedrig wird, geht £8 vom niedrigen in den hohen Zustand über, wodurch das Übertragungsglied 7\1 <u!spp?ch?.!tet und das Ubertrs^uri^s^üsd TA eingeschaltet v/ird. Bei ausgeschaltetem Glied T3 ist die Eingangsklemme 3 vom Schaltungsknoten 41, der den Eingang zum Inverter /5 bildet, abgekoppelt. Das nun eingeschaltete Glied T4 bildet eine leitende Strecke zwischen dem Ausgang des Inverters /6 und dem Eingang des Inverters /5. Hierdurch werden die Inverter /5 und /6 kreuzweise gekoppelt, so daß eine Klink- oder Flipflopschaltung 46 gebildet wird. Diese aus den Invertern /5 und /6 und aus dem Glied T4 bestehende Klinkschaltung 46 speichert das Datenbit (in diesem Fall B— 1), das den Wechsel des Ausgangssignals Cin den niedrigen Zustand bewirkt hatte. Die Schaltung 40 ist nun in einem stabilen Zustand und verweilt so lange in diesem Zustand, wie das Signal Cniedrig bleibt.

Gleichzeitig mit den vorstehend beschriebenen Vorgängen (jedoch langsamer) geht, wenn C niedrig wird, das Signal £3 in den hohen Zustand und das Signal £4 in den niedrigen Zustand über, wodurch das Glied Tl ausgeschaltet und das Glied Ti eingeschaltet wird. Die am Schaltungsknoten 12 erscheinende Information

«o kann nun über die Leitungsstrecke des Übertragungsgliedes Ti zum Knoten 14 gelangen, der den A-Eingang des Exklusiv-NOR-Gliedes 20 darstellt Die Eingänge A und B dieses Gliedes 20 sind nun beide hoch, und das Ausgangssignal C kehrt auf seinen hohen Wert zurück.

Hierdurch wird das Signal £3 niedrig und das Signal £4 hoch gemacht, was zum Ausschalten des Gliedes Π und zum Einschalten des Gliedes T2 führt Bei eingeschaltetem Glied Tl ist der Ausgang des Inverters /2 mit dem Eingang des Inverters /I verbunden, so daß

so diese beiden Inverter kreuzweise gekoppelt sind und eine Klink- oder Flipflopschaltung 16a bilden, welche den Zustand A = 1 und Ä = 0 speichert

Unter der Voraussetzung, daß das Detektoreinschaltsignal immer noch hoch ist, bewirkt die Rückkehr des Signals C auf seinen hohen Wert, daß das Signal £8 niedrig wird, wodurch das Glied Γ3 eingeschaltet und das Glied T4 ausgeschaltet wird. Mit dem Ausschalten des Gliedes 7"4 wird die kreuzweise Kopplung der Inverter /5 und /6 aufgehoben, so daß wiederum eine Eingangsinformation über das Glied Γ3 und den Inverter /5 zum Schaltungsknoten 12 gekoppelt werden kann.

Wenn also ein Wechsel im Signal £/ stattfindet dann klinkt das Flipflop 46 ein und speichert den neuen Pegel

65- und hält jeden Einfluß eventueller weiterer Wechsel des Signals £,· fern. Der neue Pegel am Knoten 12 führt zu einem Zustandswechsel des Ausgangssignals C des vergleichenden Gliedes 20, da das FlipfloD 16a noch die

dem vorhergehenden Pegel des Signals £,· entsprechende Information speichert. Sobald das Signal C seinen Zustand wechselt, wird das Glied Tl eingeschaltet, und der neue Pegel wird dem Flipflop 16a angelegt, das daraufhin die neue Information speichert und das Ausgangssignal C auf seinen anfänglichen Zustand zurückkehren IaBt Die Schaltung nach F i g. 3 benötigt ebensowenig \«ie die Schaltung nach F i g. 1 irgendein äußeres Taktsignal, um einen Ausgangsimpuls (C) zu erzeugen. Dieses »selbsttaktgebende« Verhalten ist eine wertvolle Eigenschaft da hierdurch die Schaltungsanordnung vereinfacht wird

Die Schaltungsanordnung nach F i g. 3 fühlt nicht nur Änderungen im Datensignal am Knotenpunkt 12 sondern unterdrückt auch den Einfluß von an der Eingangsklemme 3 erscheinenden Störspitzen und

Einschwingvorgängen.

Die Schaltungjanordnung kann Übergänge in jedem beliebigen Signal fühlen, egal aus welcher Quelle es stammt. Außerdem kann die Schaltungsanordnung als digitales Filter verwendet werden, das die einen Signalübergang begleitenden Störspitzen unterdrückt, während es den Signalwechsel korrekt erfaßt. Die Erfindung wurde vorstehend an Ausführungsbeispielen erläutert, bei denen ein Exklusiv-NOR-Glied verwendet wird, das Anschlüsse (24 und 23) zum Empfang sowohl eines wahren Eingangssignals als auch dessen Komplements (A und Ä) aufweist. Dieses Merkmal ist jedoch nicht wesentlich, und anstelle eines solchen Gliedes kann auch ein beliebiges herkömmliches Exklusiv-ODER-Glied oder Exklusiv-NOR-Glied mit zwei Eingängen verwendet werden.

Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche;

1. Schaltungsanordnung, die bei jedem Zustandswechsel eines ihr zugeführten binären Eingangssi- gnals einen Ausgangsimpuls erzeugt, umfassend ein Verknüpfungsglied, das eine Verknüpfung gemäß einer logischen ExJdusiv-Summe (Exclusiv-ODER oder Exclusiv-NOR) durchführt, dessen einer Eingang mit dem Eingangssignal beaufschlagbar ist und dessen zweiter Eingang mit dem Ausgang einer bistabilen Schaltung verbunden ist, und eine Steuerschaltung, die aufgrund des am Ausgang des Verknüpfungsglieds erzeugten Impulses den Zustand der bistabilen Schaltung ändert, dadurch !'-> gekennzeichnet, daß die Steuerschaltung einen Schalter (Tl) zwischen einem Eingangspunkt (14) der bistabilen Schaltung (16) und dem ersten Eingang [Zl) des Verknüpfungsglieds (20) umfaßt, der eines mit dem Ausgang (22) des Verknüpfungglieds (20) verbundenen Steuereingang zum Schließen des Schalters während der Dauer des Ausgangsimpulses aufweist

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung einen Eingangsanschluß (3) zum Empfang des binären Eingangssignals aufweist, daß der Eingangsanschluß über einen zweiten Schalter (T3) mit dem Eingang (41) einer Speicherschaltung (46) verbunden ist, deren Ausgang (12) mit dem ersten Eingang (21) des Verknüpfu&gsgüeds (20) verbunden ist, und daß der zweite Schalter (7V>) normalerweise geschlossen und während der Dauer des Ausgangsimpulses offen ist, um während dieser Zeit erne Zustandsänderung der Speicherschaltung (46) zu verhindern.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuerschaltung ein Steuerglied (8) aufweist, mit einem ersten Eingang (81) zum Empfang des Ausgangsimpulses, einem zweiten Eingang (82) zum Empfang eines externen Steuerstgnals und einem Ausgang, der mit einem Steuereingang des zweiten Schalters (73) verbunden ist, derart, daß der zweite Schalter nur geöffnet wird, wenn der Ausgangsimpuls und das externe Steuersignal gleichzeitig anliegen.