JPS62120546A - デコ−ダの試験装置 - Google Patents
デコ−ダの試験装置Info
- Publication number
- JPS62120546A JPS62120546A JP60260618A JP26061885A JPS62120546A JP S62120546 A JPS62120546 A JP S62120546A JP 60260618 A JP60260618 A JP 60260618A JP 26061885 A JP26061885 A JP 26061885A JP S62120546 A JPS62120546 A JP S62120546A
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- outputs
- circuit
- output
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばＭＯＳ−ＬＳ Ｉに形成されるデコー
ダの試験装置に関する。
ダの試験装置に関する。
従来の技術
情報処理等の分野において、利用されるＬＳＩは大規模
化の傾向にあり、それに伴ってＬＳＩには種々の試験回
路が組み込まれるようになった。
化の傾向にあり、それに伴ってＬＳＩには種々の試験回
路が組み込まれるようになった。
例えば、マイクロプロセッサには、その内部ＲＯＭある
いはＲＡＭの掃き出しモード、外部インストラクション
実行モード等の機能があり、さらに最近のハイエンド製
品には自己診断プログラムを内蔵しているものもある。
いはＲＡＭの掃き出しモード、外部インストラクション
実行モード等の機能があり、さらに最近のハイエンド製
品には自己診断プログラムを内蔵しているものもある。
このような種々の試験機能を内蔵させることにより、Ｌ
ＳＩ上で試験回路の占める割合が増大する。そこで、Ｌ
ＳＩのチップ面積は大型化すると共に試験回路自体の故
障度合も大きくなる。そのため、試験回路としては、可
能な限り少ない素子数で形成することが要請される。
ＳＩ上で試験回路の占める割合が増大する。そこで、Ｌ
ＳＩのチップ面積は大型化すると共に試験回路自体の故
障度合も大きくなる。そのため、試験回路としては、可
能な限り少ない素子数で形成することが要請される。
このような要請に応えるものとして、例えばデコーダの
試験装置として第４図に示すような従来例があった。こ
の装置は一般的なものであって、デコーダの複数出力の
うち１つの出力のみを論理的に選択して検出するように
なっている。
試験装置として第４図に示すような従来例があった。こ
の装置は一般的なものであって、デコーダの複数出力の
うち１つの出力のみを論理的に選択して検出するように
なっている。
第４図において、被試験デコーダ４１には複数の符号仕
入カニ１、■２・・・・、１．と複数の符号化出力Ｏ０
，０□・・・・０□ト１．０２゜が具っている。試験回
路４２は、デコーダ４１の複数の符号化出力０１．０２
・・・・０□′を導入して試験を行うものである。
入カニ１、■２・・・・、１．と複数の符号化出力Ｏ０
，０□・・・・０□ト１．０２゜が具っている。試験回
路４２は、デコーダ４１の複数の符号化出力０１．０２
・・・・０□′を導入して試験を行うものである。
その試験結果を表す試験出力Ｓが論理“１”の場合には
、デコーダ４１が正常に動作しており、当該デコーダ４
１の出力が１つのみ選択されていることを示す。これに
対し、試験出力Ｓが論理“０”の場合には、デコーダ４
１の出力が２以上選択された場合であり、当該デコーダ
４１が誤動作してい丞ことを示す。従って、試験出力Ｓ
の論理状態によって、デコーダ４１が正常に動作してい
るか否かが判る。
、デコーダ４１が正常に動作しており、当該デコーダ４
１の出力が１つのみ選択されていることを示す。これに
対し、試験出力Ｓが論理“０”の場合には、デコーダ４
１の出力が２以上選択された場合であり、当該デコーダ
４１が誤動作してい丞ことを示す。従って、試験出力Ｓ
の論理状態によって、デコーダ４１が正常に動作してい
るか否かが判る。
第５図は、第４図に示すデコーダ４２の一具体例である
。ここで、デコーダ４１の出力○、はアンドゲート５１
．に直接供給されると共にインバータ５３゜を介して他
のアンドゲート５１１．に供給されている。
。ここで、デコーダ４１の出力○、はアンドゲート５１
．に直接供給されると共にインバータ５３゜を介して他
のアンドゲート５１１．に供給されている。
これに対し、出力０□はインバータ５３３を介して両ア
ンドゲート５１、および５１ｎにそれぞれ供給されてい
る。同様にして、出力０２″は直接アンドゲート５１゜
に供給されると共にインバータ５３ｎを介してアンドゲ
ート５１１ に供給されている。出力０２″−’は、イ
ンバータ５３．、を介してアンドゲート５１．、および
５１１ にそれぞれ供給されている。このようにして複
数の符号化出力が供給されている複数のアンドゲート５
１１〜５１Ｉ、の論理積出力は、１つのオアゲート５５
に供給されている。その論理和出力が試験出力Ｓとして
与えられる。従って、この試験出力Ｓは、 ５＝（０、・０２・ ・・・・・・０２トド０２″）＋
（Ｏｔ ・０２− −−−−−−０２”−’ −０２
”） ＋・・・・・＋（０＋・０゜・ ・・・・・・０
．ｎ−１・Ｏｎ）の論理式で表わされる。
ンドゲート５１、および５１ｎにそれぞれ供給されてい
る。同様にして、出力０２″は直接アンドゲート５１゜
に供給されると共にインバータ５３ｎを介してアンドゲ
ート５１１ に供給されている。出力０２″−’は、イ
ンバータ５３．、を介してアンドゲート５１．、および
５１１ にそれぞれ供給されている。このようにして複
数の符号化出力が供給されている複数のアンドゲート５
１１〜５１Ｉ、の論理積出力は、１つのオアゲート５５
に供給されている。その論理和出力が試験出力Ｓとして
与えられる。従って、この試験出力Ｓは、 ５＝（０、・０２・ ・・・・・・０２トド０２″）＋
（Ｏｔ ・０２− −−−−−−０２”−’ −０２
”） ＋・・・・・＋（０＋・０゜・ ・・・・・・０
．ｎ−１・Ｏｎ）の論理式で表わされる。
発明が解決しようとする問題点
しかしながら、このような従来の試験回路４２の構成に
あっては、その回路素子数が極めて多くなってしまうと
いう問題点があった。
あっては、その回路素子数が極めて多くなってしまうと
いう問題点があった。
例えばＣＭＯ３で構成する場合、デコーダ４１の出力数
をｎとすると、インバータ５３．〜５３ｎを形成するト
ランジスタは（２”Ｘ２）個、アンドゲート５１．〜５
１．．を形成するトランジスタは（２″Ｘ２″×２）個
、オアゲート５５を形成するトランジスタはく２°×２
）個をそれぞれ必要となる。つまり、Ｃ２”２（１＋
２”−’）Ｅ個と極めて多くのトランジスタが必要とな
る。
をｎとすると、インバータ５３．〜５３ｎを形成するト
ランジスタは（２”Ｘ２）個、アンドゲート５１．〜５
１．．を形成するトランジスタは（２″Ｘ２″×２）個
、オアゲート５５を形成するトランジスタはく２°×２
）個をそれぞれ必要となる。つまり、Ｃ２”２（１＋
２”−’）Ｅ個と極めて多くのトランジスタが必要とな
る。
本発明は、このような問題点に鑑みて為されたものであ
り、構成素子数の少ないデコーダの試験装置を提供する
ことを目的としている。
り、構成素子数の少ないデコーダの試験装置を提供する
ことを目的としている。
問題点を解決するための手段
本発明にあっては、デコーダの複数の符号化出力を入力
とし、その選択状態にある符号化出力の数に応じてレベ
ルの変化する出力信号を発生するレシオの論理和回路と
、該論理和回路の出力信号が閾値レベルを越すか否かを
検出するレベル検出手段とを有している。指令手段によ
ってレシオの論理和回路を付勢状態とさせるようになっ
て右り、当該付勢状態のときに論理和回路の出力信号の
信号レベルによってデコーダの正常、異常が判別できる
ようになっている。
とし、その選択状態にある符号化出力の数に応じてレベ
ルの変化する出力信号を発生するレシオの論理和回路と
、該論理和回路の出力信号が閾値レベルを越すか否かを
検出するレベル検出手段とを有している。指令手段によ
ってレシオの論理和回路を付勢状態とさせるようになっ
て右り、当該付勢状態のときに論理和回路の出力信号の
信号レベルによってデコーダの正常、異常が判別できる
ようになっている。
置皿
本発明においては、試験を行うために、レシオの論理和
回路が付勢状態とされる。そのときの複数の符号化出力
にふいて、選択状態にある出力数に応じて出力信号のレ
ベルが変わる。
回路が付勢状態とされる。そのときの複数の符号化出力
にふいて、選択状態にある出力数に応じて出力信号のレ
ベルが変わる。
１つのみの符号化出力が選択状態にあるときの出力信号
レベルを検出するように、レベル検出手段の閾値レベル
を定めておくと、２つ以上の符号化出力が選択状態にあ
るときにはレベル検出信号が発生されない。
レベルを検出するように、レベル検出手段の閾値レベル
を定めておくと、２つ以上の符号化出力が選択状態にあ
るときにはレベル検出信号が発生されない。
従って、レベル検出手段のレベル検出信号によって、１
つのみの符号化出力が選択状態にあるデコーダの正常動
作および複数の符号化出力が選択状態にある異常動作を
判別することができる。
つのみの符号化出力が選択状態にあるデコーダの正常動
作および複数の符号化出力が選択状態にある異常動作を
判別することができる。
実施例
以下、添付の図面を参照して本発明を実施例により詳細
に説明する。
に説明する。
第１図は本発明の一実施例を示す。ここで、デコーダか
らの複数の符号化出力信号０１．０２・・・・、０２”
−’、０２″が供給されているレシオの論理和回路１１
は、論理和出力信号Ｓ、を発生する。この論理和出力信
号Ｓｌはセンス・アンプ１２に供給されて、試験出力信
号Ｓ２が発生される。
らの複数の符号化出力信号０１．０２・・・・、０２”
−’、０２″が供給されているレシオの論理和回路１１
は、論理和出力信号Ｓ、を発生する。この論理和出力信
号Ｓｌはセンス・アンプ１２に供給されて、試験出力信
号Ｓ２が発生される。
第２図は、第１図に示す試験回路の一具体例を示す。こ
こで、複数の符号化出力信号０８．０２・・・・、０２
″はそれぞれ対応する複数のＮチャネル・トランジスタ
２ｔ＋ 〜２１．．のゲートに供給される。これらのト
ランジスタ２１．〜２１．．のドレインは共通に接地さ
れており、またソースは共通接続され、別なＰチャネル
・トランジスタ２３のソースドレイン回路を介して駆動
電源（電圧−ＶＣ）に接続されていると共に、センス・
アンプ・１２の信号入力端子に接続されている。
こで、複数の符号化出力信号０８．０２・・・・、０２
″はそれぞれ対応する複数のＮチャネル・トランジスタ
２ｔ＋ 〜２１．．のゲートに供給される。これらのト
ランジスタ２１．〜２１．．のドレインは共通に接地さ
れており、またソースは共通接続され、別なＰチャネル
・トランジスタ２３のソースドレイン回路を介して駆動
電源（電圧−ＶＣ）に接続されていると共に、センス・
アンプ・１２の信号入力端子に接続されている。
Ｐチャネル・トランジスタ２３のゲートには試験信号Ｔ
が供給されるようになっている。
が供給されるようになっている。
上述した構成の動作を以下に説明する。
先ず、デコーダの試験を行っていないときには、図示し
ない指令手段によって試験信号Ｔが入力されないので、
その信号レベルは高レベルにある。
ない指令手段によって試験信号Ｔが入力されないので、
その信号レベルは高レベルにある。
従って、Ｐチャネル・トランジスタ２３はオフ状態であ
り、複数のＮチャネル・トランジスタ２１．〜２１、、
には電流が流れない。それにより、試験を行わないとき
の不要な電力消費は抑制される。
り、複数のＮチャネル・トランジスタ２１．〜２１、、
には電流が流れない。それにより、試験を行わないとき
の不要な電力消費は抑制される。
次に、デコーダの試験を行う場合をみる。試験信号Ｔを
低信号レベルとする。すると、Ｐチャネル・トランジス
タ２３はオンとなり、複数のＮチャネル・トランジスタ
２１．〜２１．．は付勢されて、それぞれのゲート電位
に応じて導通可能状態となる。
低信号レベルとする。すると、Ｐチャネル・トランジス
タ２３はオンとなり、複数のＮチャネル・トランジスタ
２１．〜２１．．は付勢されて、それぞれのゲート電位
に応じて導通可能状態となる。
いま、複数の符号化出力信号Ｏ１〜０□′のうちの１つ
のみが選択されている（高信号レベル状態）場合、それ
に応じたＮチャネル・トランジスタが、オンとなる。そ
のオン状態の抵抗値は、各トランジスタによっては多少
ばらつきがあるが、ここではその平均的な値としてＲ，
ｌ とする。
のみが選択されている（高信号レベル状態）場合、それ
に応じたＮチャネル・トランジスタが、オンとなる。そ
のオン状態の抵抗値は、各トランジスタによっては多少
ばらつきがあるが、ここではその平均的な値としてＲ，
ｌ とする。
ところが、デコーダが異常動作状態にあるものとし、そ
こからの複数の符号化出力信号０１〜０□“のうちの２
以上が選択されて高レベルにある場合には、複数のＮチ
ャネル・トランジスタ２１．〜２１Ｍのうち２以上が共
にオンとなる。これらのトランジスタは互いに並列接続
となっているので、それらの動作上の等価的な合成抵抗
値Ｒ８は、として表わされる。ここで、ｍは選択されて
いる符号化出力信号の数である。
こからの複数の符号化出力信号０１〜０□“のうちの２
以上が選択されて高レベルにある場合には、複数のＮチ
ャネル・トランジスタ２１．〜２１Ｍのうち２以上が共
にオンとなる。これらのトランジスタは互いに並列接続
となっているので、それらの動作上の等価的な合成抵抗
値Ｒ８は、として表わされる。ここで、ｍは選択されて
いる符号化出力信号の数である。
従って、センス・アンプ１２に入力される論理和出力信
号Ｓ１が有する電圧は、１個のＮチャネル・トランジス
タのオン状態時（抵抗値Ｒ，）と、ｍ個のＮチャネル・
トランジスタのオン状態時（抵抗値ＲＩｌ／ｍ）とでは
異なってくる。
号Ｓ１が有する電圧は、１個のＮチャネル・トランジス
タのオン状態時（抵抗値Ｒ，）と、ｍ個のＮチャネル・
トランジスタのオン状態時（抵抗値ＲＩｌ／ｍ）とでは
異なってくる。
第３図はセンス・アンプ１２に入力される信号Ｓ１が有
する電圧ＶＳＩのレベルを示す。まず、試験を行ってい
ない状態では、電圧Ｖｓ＋は大レベルなＶ。
する電圧ＶＳＩのレベルを示す。まず、試験を行ってい
ない状態では、電圧Ｖｓ＋は大レベルなＶ。
（？ −ＶＣ）にある。
そこで、試験を行うべく指令された場合（Ｔが低レベル
）、１つのＮチャネル・トランジスタがオンとなると、
そのときの電圧Ｖｓ＋は小レベルの■１となる。ところ
が、２つのＮチャネル・トランジスタがオンとなれば更
に小レベルの■２となる。
）、１つのＮチャネル・トランジスタがオンとなると、
そのときの電圧Ｖｓ＋は小レベルの■１となる。ところ
が、２つのＮチャネル・トランジスタがオンとなれば更
に小レベルの■２となる。
センス・アンプ１２を閾値入力端子ＶＴ１１とするレベ
ル検出回路として構成すれば、電圧Ｖ ｓ ｒのレベル
差によって２値をとる試験出力信号Ｓ２が得られる。
ル検出回路として構成すれば、電圧Ｖ ｓ ｒのレベル
差によって２値をとる試験出力信号Ｓ２が得られる。
つまり、閾値■ア□を、ｖ、＞Ｖア□＞Ｖ２となるよう
に予め設定しておけば、複数のＮチャネル・トランジス
タ２１１〜２１．のうちの１つのみがオンのときは“１
”、複数のトランジスタがオンとなっているときは“０
”としてレベル検出信号が出力される。
に予め設定しておけば、複数のＮチャネル・トランジス
タ２１１〜２１．のうちの１つのみがオンのときは“１
”、複数のトランジスタがオンとなっているときは“０
”としてレベル検出信号が出力される。
従って、試験出力信号Ｓ２の“１″および“０”によっ
て、デコーダの出力が１つのみ選択されている正常動作
状態および複数選択されている異常動作状態を知ること
ができる。
て、デコーダの出力が１つのみ選択されている正常動作
状態および複数選択されている異常動作状態を知ること
ができる。
ところで、試験回路を形成する素子数をトランジスタの
数でみれば、デコーダが２″の命令を有する場合、レシ
オの論理和回路１１のＰチャネル・トランジスタが１個
、Ｎチャネル・トランジスタがｎ個数である。また、セ
ンス・アンプ１２については通常１０個程度のトランジ
スタで形成できる。
数でみれば、デコーダが２″の命令を有する場合、レシ
オの論理和回路１１のＰチャネル・トランジスタが１個
、Ｎチャネル・トランジスタがｎ個数である。また、セ
ンス・アンプ１２については通常１０個程度のトランジ
スタで形成できる。
発明の効果
以上詳述した如く本発明によれば、レシオの論理和回路
の動作出力信号のレベル差によって、本来１つのみの符
号化出力が選択されるデコーダの正常、異常を判別する
ことができる。
の動作出力信号のレベル差によって、本来１つのみの符
号化出力が選択されるデコーダの正常、異常を判別する
ことができる。
第１図は本発明の１実施例によるデコーダの試験装置を
示す構成ブロック図である。 第２図は第１図の構成をより詳細に示す具体的な回路図
である。 第３図は本発明の第２図に示した実施例の動作を説明す
るための電圧レベル状態図である。 第４図は従来例を示す構成ブロック図である。 第５図は第４図の詳細回路図である。 （主な参照番号） １１・・試験回路、１２・・センス・アンプ、２１、〜
２１．・・Ｎチャネル・トランジスタ、２３・・Ｐチャ
ネル・トランジスタ、 Ｏ８〜Ｏｎ・・符号化出力信号、 Ｖ丁□・・閾値電圧、 ４１・・デコーダ、５１、〜５
１．・・アンドゲート、 ５３、〜５３ｎ・・インバータ
示す構成ブロック図である。 第２図は第１図の構成をより詳細に示す具体的な回路図
である。 第３図は本発明の第２図に示した実施例の動作を説明す
るための電圧レベル状態図である。 第４図は従来例を示す構成ブロック図である。 第５図は第４図の詳細回路図である。 （主な参照番号） １１・・試験回路、１２・・センス・アンプ、２１、〜
２１．・・Ｎチャネル・トランジスタ、２３・・Ｐチャ
ネル・トランジスタ、 Ｏ８〜Ｏｎ・・符号化出力信号、 Ｖ丁□・・閾値電圧、 ４１・・デコーダ、５１、〜５
１．・・アンドゲート、 ５３、〜５３ｎ・・インバータ
Claims (1)
- 【特許請求の範囲】 複数の入力に基づいて１つの出力が選択されるようにな
っている複数の符号化出力を発生するデコーダと、 前記複数の符号化出力が供給され、その出力のうちの選
択状態にある出力数に応じて信号レベルの変る出力信号
を発生するレシオの論理和回路と該論理和回路の出力信
号が閾値レベルを越すか否かを検出するレベル検出手段
と、 前記レシオの論理和回路に試験指令信号を供給して付勢
状態とさせる指令手段と、 を具え、前記レシオの論理和回路が付勢状態となってい
るとき、前記レベル検出手段によって、前記デコーダか
らの複数出力の１つのみが選択されているのか否かを判
別するように構成したことを特徴とするデコーダの試験
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260618A JPS62120546A (ja) | 1985-11-20 | 1985-11-20 | デコ−ダの試験装置 |
| US06/931,830 US4817033A (en) | 1985-11-20 | 1986-11-18 | Signal detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260618A JPS62120546A (ja) | 1985-11-20 | 1985-11-20 | デコ−ダの試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62120546A true JPS62120546A (ja) | 1987-06-01 |
Family
ID=17350425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60260618A Pending JPS62120546A (ja) | 1985-11-20 | 1985-11-20 | デコ−ダの試験装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4817033A (ja) |
| JP (1) | JPS62120546A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5544175A (en) * | 1994-03-15 | 1996-08-06 | Hewlett-Packard Company | Method and apparatus for the capturing and characterization of high-speed digital information |
| US5995016A (en) * | 1996-12-17 | 1999-11-30 | Rambus Inc. | Method and apparatus for N choose M device selection |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55166749A (en) * | 1979-06-15 | 1980-12-26 | Nec Corp | Decoder circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4039858A (en) * | 1976-04-05 | 1977-08-02 | Rca Corporation | Transition detector |
| US4306194A (en) * | 1979-10-11 | 1981-12-15 | International Business Machines Corporation | Data signal detection circuit |
-
1985
- 1985-11-20 JP JP60260618A patent/JPS62120546A/ja active Pending
-
1986
- 1986-11-18 US US06/931,830 patent/US4817033A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55166749A (en) * | 1979-06-15 | 1980-12-26 | Nec Corp | Decoder circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US4817033A (en) | 1989-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343086A (en) | Automatic voltage detector control circuitry | |
| JPS62120546A (ja) | デコ−ダの試験装置 | |
| US6304503B1 (en) | Semiconductor memory device | |
| JPH0213867A (ja) | 論理回路 | |
| US5949797A (en) | Microcontroller test circuit | |
| US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
| KR100640575B1 (ko) | 디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더 | |
| US20060237748A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11281714A (ja) | 半導体装置の入力回路及びその半導体装置 | |
| JP3189744B2 (ja) | 半導体装置 | |
| JP2540765B2 (ja) | 誤動作防止テスト回路 | |
| KR100469374B1 (ko) | 출력 버퍼 회로 | |
| JP2760333B2 (ja) | 半導体装置 | |
| JP2001053232A (ja) | 半導体集積回路及びそのテスト方法 | |
| JPH0553542A (ja) | 半導体集積回路 | |
| JPH08273392A (ja) | 半導体記憶装置及びそのテスト方法 | |
| JPH09211077A (ja) | 集積回路およびそのテスト方法 | |
| JPH08285924A (ja) | 半導体集積回路 | |
| JPH0590940A (ja) | 半導体集積回路 | |
| JPH03197883A (ja) | 半導体集積回路 | |
| JPH01253670A (ja) | テストモード設計回路 | |
| JPH08254563A (ja) | 入力ピンのオープンエラー検出回路 | |
| JPH11133101A (ja) | 静止電源電流テスト回路 | |
| JPH1093420A (ja) | 半導体装置 | |
| JPH0346579A (ja) | 半導体集積回路 |