JPH05218206A - 集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 集積回路装置を連続動作テストにかける際、
新たに入力端子を追加する必要がないようにする。 【構成】 テスト端子３０に入力される信号を含む第１
内部信号線３７と、フロート端子３１に入力される信号
を含む第２内部信号線３８との組合わせにもとづいて少
なくとも通常動作モードと連続動作テストモードを判定
して、通常動作モード時に上記第１出力バッファ４０
ａ，４５ａ，および第２出力バッファ５０ａをドライブ
状態とし、連続動作テストモード時に上記両バッファ４
０ａ又は４５ａ，５０ａのいずれか一方をドライブ状態
として内部論理回路１５の出力を取込んで出力するよう
にし、他をハイインピーダンス状態とするとともに、全
出力オンモードを判定して第１，第２出力バッファ４０
ａ，５０ａをドライブ状態とする制御手段４１，４６，
５１を備え、かつ全出力オンモードの判定にもとづき第
１の入力端子３４に供給される信号を選択して上記第
１，第２出力バッファ４０ａ，４５ａ，５０ａに供給す
る選択回路５４，５９，６３を設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＯＳ集積回路装置等
の集積回路装置の連続動作テストを簡単に行うための集
積回路装置の追加機能に関するものである。

【０００２】

【従来の技術】従来の集積回路装置の一例を図５ないし
図９を用いて説明する。図５は従来の集積回路装置の一
例を示す概略構成図である。図において、１は従来の集
積回路装置としてのＭＯＳ集積回路装置、２はこのＭＯ
Ｓ集積回路装置の動作に必要な種々の信号を入力するた
めの複数かつ所定数設けられた入力端子、３は内部論理
回路１５の演算結果のデータを出力するための出力端
子、４は双方向端子、５は入力端子２に接続された入力
バッファ、６は出力端子に接続された第１出力バッファ
６ａを有する第１出力回路、７は入力バッファ７ｂとと
もに共通の双方向端子４に接続された第２出力バッファ
７ａを有する第２出力回路、８は第１，第２出力バッフ
ァ６ａ，７ａに接続されこの第１，第２出力バッファ６
ａ，７ａの出力状態を制御する信号を供給するための出
力制御信号線、１４はこの第１，第２出力バッファ６
ａ，７ａに内部論理回路１５の演算結果のデータ信号を
供給するための出力データ信号線である。ここで、上記
双方向端子４の第２出力回路７は、図６に示すように、
外部から印加される信号を内部回路へ伝えるための入力
バッファ７ｂと内部回路からの信号を外部へ伝えるため
の出力バッファ７ａとから成る。また、上記第１，第２
の出力バッファ６ａ，７ａは例えば相補型ＭＯＳトラン
ジスタで図７に示すように構成される。図において、９
はインバータ、１０はＮＡＮＤゲート、１１はＮＯＲゲ
ート、１２は最終段のＰＭＯＳトランジスタ、１３は最
終段のＮＭＯＳトランジスタである。

【０００３】また、上記入力端子２は複数かつ所定数設
けられるが、一般に次のような機能を有する各端子、例
えばテスト端子，フロート端子，入力端子，リセット端
子，クロック端子を含んでいる。テスト端子は出荷前の
製品試験において効率的に試験を行うために使用する入
力信号であり、出荷後の実使用時にはネゲート側に固定
される。使用例としては、この入力をアサートすること
により通常は観測できない内部信号線の値をいずれかの
出力信号線に出力することや、回路初期化時にこの入力
信号をアサートすることにより、製品に組み込んだセル
フテストルーチンの実行を行わせることなどがある。集
積回路装置はこれらの使用目的に適合するように構成さ
れている。フロート端子は、集積回路装置の全出力端子
と全双方向端子の出力を禁止させるための入力信号で、
第１の用途としては、集積回路装置を組み込んだボード
の配線のテストをする場合に集積回路装置の出力信号に
よりテストが影響を受けることがないようにあらかじめ
集積回路装置の出力をオフさせるために用い、２番目の
用途としては、組み込んだボードの上で集積回路装置が
故障してしまった時に、集積回路装置の出力をすべてオ
フして故障の影響をなくした上で、バックアップ用の回
路によって故障した集積回路装置の動作と同様の動作を
行わせるために用いる。入力端子は、集積回路装置の入
力信号の内の１つであり、通常時の使われ方を特に限定
していない。例えば集積回路装置がマイクロプロセッサ
であった場合、この入力端子に入力される信号として
は、バスサイクルのタイミングを取るための入力信号や
バス権の調停を行うための入力信号、割り込み信号等が
考えられ、そのどれでもかまわない。通常複数設けられ
る。リセット端子は、集積回路装置を初期化するための
入力信号であり、この端子を外部からアサート状態にす
ることにより集積回路装置をあらかじめ定義された初期
状態に設定する。（内部にラッチ等の保持回路を持つ集
積回路装置では、通常電源を投入しただけでは内部状態
が定まらないため、希望の動作を行う前に確定した状態
に設定してやることが必要である。）クロック端子は、
集積回路装置の動作の基準となるクロック入力信号で、
他の入力信号のサンプリングや集積回路装置の内部状態
の更新および出力信号の変化の多くは、クロック入力信
号の変化に同期して起こる。

【０００４】動作は次のとおりである。図７に示した第
１，第２出力バッファ６ａ，７ａの一例において、出力
制御信号線８がハイレベルであれば、最終段のＰＭＯＳ
トランジスタ１２およびＮＭＯＳトランジスタ１３の双
方ともがオフし、端子に対する信号のドライブを行わな
い。この状態をハイインピーダンス状態と呼ぶ。一方、
出力制御信号線８がローレベルの場合、出力データ信号
線１４の値がハイレベルならＮＡＮＤゲート１０の出力
はローレベルとなり最終段のＰＭＯＳトランジスタ１２
がオンし双方向端子４はハイレベルとなり、また出力デ
ータ信号線１４がローレベルならＮＯＲゲート１１の出
力はハイレベルとなり最終段のＮＭＯＳトランジスタ１
３がオンし双方向端子４はローレベルとなる。双方向端
子４にハイレベル又はローレベルの出力が現れる状態を
ドライブ状態と呼ぶ。図５に示した集積回路装置１にお
いて、１つの双方向端子４に接続された出力制御信号線
８に伝搬される値は、入力端子２や場合により他の双方
向端子４に入力される信号値、および内部論理回路１５
の状態によって決まり、各出力バッファの出力状態を制
御する。内部論理回路１５は、入力端子２に入力される
信号と、双方向端子４に入力される信号にもとづいて動
作し、出力端子３に出力される信号値や回路の状態を変
化させる。更に、内部論理回路１５は、複数の入力端子
２のうち上記テスト端子を介して供給される信号にもと
づいて、所定のテストモードに設定される。また、出力
端子３，双方向端子４の出力は、複数の入力端子２のう
ち上記フロート端子を介して供給される信号にもとづい
てオフ状態に設定される。

【０００５】従来のこの種の集積回路装置としてのＭＯ
Ｓ集積回路装置１をスクリーニングして初期故障品を選
別するには、高温高電源電圧条件下において故障の発生
を加速する。回路の各ノードで電源電圧による加速の効
果を上げるためには、回路を連続的に動作させて各ノー
ドがハイレベル，ローレベル両方の値を取るようにする
ことが望ましい。ＭＯＳ集積回路装置１に信号を印加す
るためには外部信号源が用いられる。図５に示したよう
な双方向端子４を有するＭＯＳ集積回路装置１では、内
部論理回路１５の各ノードがハイレベル，ローレベル両
方の値を取るようにするためには、通常、入力端子２の
みならず双方向端子４にも信号を入力してやる必要があ
る。双方向端子４では端子につながる出力バッファ７ａ
が上記ドライブ状態となる期間があるため、外部信号源
をハイインピーダンス状態に設定できない場合、出力バ
ッファ７ａから外部信号源側へ直流電流が流れ、電力を
消費するとともに意図しない温度上昇が生じるおそれが
ある。

【０００６】図８は、例えば特開平１−３０９１３９号
公報に示されたマイクロコンピュータ装置の模式図であ
り、従来のこの種のＭＯＳ集積回路装置を示すものであ
る。上記のような問題を避けるために、図８に示す従来
のＭＯＳ集積回路装置１では、双方向端子であるデータ
バス信号端子４に関して、データバス出力制御端子１６
を新たに設けて、データバス出力制御端子１６にハイレ
ベルの信号を外部から入力すれば、双方向端子であるデ
ータバス信号端子４の出力バッファ７ａを内部論理回路
１５の状態に無関係にハイインピーダンス状態にするこ
とができるようになっている。

【０００７】図９は、例えば図８に示したＭＯＳ集積回
路装置１を連続動作テストするときの測定系を示す模式
図である。図９に示す試験装置を用いて、図８の従来の
ＭＯＳ集積回路装置１を連続動作テストする場合の手順
を説明する。ＭＯＳ集積回路装置１を高温に設定した恒
温槽１９に入れ、外部に設けた電源２０から電源電圧を
供給し、データバス出力制御端子１６にハイレベルの信
号を入力する。この結果、双方向端子であるデータバス
信号端子４の出力バッファ７ａはハイインピーダンス状
態になる。外部信号源２１から、データバス信号端子
（双方向端子４）および入力端子２に集積回路装置１の
内部論理回路１５を動作させるための一連の信号を入力
する。ＭＯＳ集積回路装置１に信号が正常に入力されて
内部論理回路１５が動作していることは、出力端子３に
現れる信号値の変化を、シンクロスコープ２２で観測す
ることで確認する。この時、データバス信号端子（双方
向端子４）は内部論理回路１５の動作に関係なく出力が
禁止された状態になっているので、外部信号源２１がハ
イインピーダンス状態になる機能を持っていなくても、
外部信号源２１側へデータバス信号端子（双方向端子
４）を経由して出力バッファ７ａから直流的な電流が流
れることを避けることができ、消費電力の増加と温度上
昇を防ぐことができる。

【０００８】

【発明が解決しようとする課題】従来の集積回路装置
は、以上のように構成されていたので、双方向端子４の
出力バッファ７ａを集積回路装置の外部から制御可能に
するために図８，図９に示したデータバス出力制御端子
１６のごとく新たに１本の制御入力端子を設けることが
必要であり、集積回路装置の製造コストを上げるという
問題点があった。

【０００９】本発明は上記のような問題点を解決するた
めになされたものであり、入力端子を新たに追加するこ
となしに連続動作テスト時に双方向端子４の出力バッフ
ァ７ａをハイインピーダンス状態とすることができる集
積回路装置を提供することを目的としている。

【００１０】

【課題を解決するための手段】第１の発明に係る集積回
路装置は、テスト端子３０に入力される信号を含む第１
内部信号３７と、フロート端子３１に入力される信号を
含む第２内部信号３８との組合わせにもとづいて少なく
とも通常動作モードと連続動作テストモードを判定し
て、通常動作モード時に第１出力バッファ４０ａ，４５
ａおよび第２出力バッファ５０ａをドライブ状態とし、
連続動作テストモード時に両バッファ４０ａ又は４５
ａ，５０ａのいずれか一方をドライブ状態として内部論
理回路１５の出力を取込んで出力するようにし、他をハ
イインピーダンス状態とする制御手段４１，４６，５１
を備えた。

【００１１】第２の発明に係る集積回路装置は、制御手
段４１，４６，５１は通常動作モードと連続動作テスト
モード以外に全出力オンモードを判定して第１，第２出
力バッファ４０ａ，４５ａ，５０ａをドライブ状態と
し、この全出力オンモードの判定にもとづき第１の入力
端子３４に供給される信号を選択して上記第１，第２出
力バッファ４０ａ，４５ａ，５０ａに供給する選択回路
５４，５９，６３を設けた。

【００１２】

【作用】第１の発明に係る集積回路装置では、制御手段
４１，４６，５１は通常動作モード判定時に第１出力バ
ッファ４０ａ，４５ａおよび第２出力バッファ５０ａを
ドライブ状態とし、連続動作テストモード判定時に第
１，第２出力バッファ４０ａ又は４５ａ，５０ａのいず
れか一方をドライブ状態として内部論理回路１５の出力
を取り込んで出力し、他をハイインピーダンス状態とす
る。

【００１３】第２の発明に係る集積回路装置では、制御
手段４１，４６，５１は全出力オンモード判定時に第
１，第２出力バッファ４０ａ，４５ａ，５０ａをドライ
ブ状態とし、選択回路５４，５９，６３は第１の入力端
子３４に供給される信号を選択して第１，第２出力バッ
ファ４０ａ，４５ａ，５０ａに供給する。

【００１４】

【実施例】本発明に係る集積回路装置の一実施例を図１
に示す。図中、図５ないし図９と同じものは同一の符号
を付して説明を省略する。図において、３０はテスト端
子、３１はフロート端子、３２はリセット端子、３３は
クロック端子、３４は第１の入力端子（他の入力端子は
図示せず）で、これら各端子の機能は従来例において説
明したとおりである。各端子には各々入力バッファ３０
ａ〜３４ａが接続されている。３５は上記リセット端子
３２およびクロック端子３３側に入力される信号のナン
ドをとるＮＡＮＤゲート、３６は上記テスト端子３０に
入力される信号と上記ＮＡＮＤゲート３５の出力信号と
が供給されるＤラッチ、３７はこのＤラッチ３６の出力
のハイレベルとローレベルが供給される第１内部信号線
である。３８は上記フロート端子３１側に入力される信
号が供給される第２内部信号線である。３９，４４は出
力端子（第１出力端子）、４０，４５はこの出力端子３
９，４４に接続された出力バッファ４０ａ，４５ａと、
この出力バッファ４０ａ，４５ａの制御入力側に接続さ
れた出力制御信号線４０ｃ，４５ｃおよび出力データ信
号線４０ｄ，４５ｄとを有する出力回路（第１出力回
路）である。４９は双方向端子、５０は入力バッファ５
０ｂとともに双方向端子４９に接続された第２出力バッ
ファ５０ａと、この第２出力バッファ５０ａの制御入力
側に接続された出力制御信号線５０ｃおよび出力データ
信号線５０ｄとを有する第２出力回路である。４１，４
６，５１は上記第１，第２出力バッファ４０ａ，４５
ａ，５０ａの各出力制御信号線４０ｃ，４５ｃ，５０ｃ
に接続されて設けられた制御手段であり、入力側が上記
第１内部信号線３７と第２内部信号線３８と内部論理回
路１５の出力とに接続される。制御手段４１は内部論理
回路１５からの信号と第２内部信号線３８との論理積を
作るＡＮＤゲート４２とＡＮＤゲート４２の出力と第１
内部信号線３７との論理和（負論理）を作るＮＯＲゲー
ト４３等から構成され、制御手段４６，５１は内部論理
回路１５からの信号と第１内部信号線３７との論理和を
作るＯＲゲート４７，５２と、このＯＲゲート４７，５
２の出力と第２の内部信号線３８との論理積（負論理）
を作るＮＡＮＤゲート４８，５３等から構成される。こ
の制御手段４１，４６，５１は、上記テスト端子３０に
入力される信号を含む第１内部信号線３７の信号と、上
記フロート端子３１に入力される信号を含む第２内部信
号線３８の信号との組合わせにもとづいて通常動作モー
ドと連続動作テストモードを判定して、通常動作モード
時に上記第１出力バッファ４０ａ，４５ａおよび第２出
力バッファ５０ａをドライブ状態とし、連続動作テスト
モード時に上記第１出力バッファ４０ａ又は第１出力バ
ッファ４５ａと第２出力バッファ５０ａのいずれか一方
をドライブ状態として内部論理回路１５の出力を取込ん
で出力するようにし、他をハイインピーダンス状態とす
る（第１の発明）。

【００１５】また、５４，５９，６３は上記第１，第２
出力バッファ４０ａ，４５ａ，５０ａの各出力データ信
号線４０ｄ，４５ｄ，５０ｄに接続された選択回路であ
り、上記第１内部信号線３７，第２内部信号線３８，内
部論理回路１５の出力と、上記第１の入力端子３４に接
続されるとともに、上記制御手段４１，４６，５１が通
常動作モードと連続動作テストモード以外に全出力オン
モードを判定して第１，第２出力バッファ４０ａ，４５
ａ，５０ａをドライブ状態としたとき、この全出力オン
モードの判定にもとづき上記第１の入力端子３４に供給
される信号を選択して上記第１，第２出力バッファ４０
ａ，４５ａ，５０ａに供給するためのものである（第２
の発明）。この選択回路５４は、上記第１内部信号線３
７と第２内部信号線３８との論理積をとるＡＮＤゲート
５５と、このＡＮＤゲート５５の出力と第１の入力端子
３４に供給される信号との論理積をとるＡＮＤゲート５
６と、上記ＡＮＤゲート５５の出力の否定と内部論理回
路１５からの信号との論理積をとるＡＮＤゲート５７
と、上記ＡＮＤゲート５６とこのＡＮＤゲート５７との
論理和をとるＯＲゲート５８等から構成され、選択回路
５９，６３は、第１内部信号線３７と第１の入力端子３
４に供給される信号との論理積をとるＡＮＤゲート６
０，６４と、第１内部信号線３７の否定と内部論理回路
１５からの信号との論理積をとるＡＮＤゲート６１，６
５と、上記ＡＮＤゲート６０，６４とこのＡＮＤゲート
６１，６５との論理和をとるＯＲゲート６２，６６等か
ら構成される。

【００１６】動作はつぎのとおりである。ＭＯＳ集積回
路装置１を初期化するためのリセット端子３２に入力さ
れる信号がアサートされた時に、テスト端子３０に入力
される信号がネゲート状態にあり、クロック端子３３に
入力される信号がハイレベルにあれば、Ｄラッチ３６は
リセットされ、第１内部信号線３７はローレベルとな
る。一方テスト端子３０に入力される信号がアサート状
態であるローレベルにありクロック端子３３に入力され
る信号がハイレベルにあれば、Ｄラッチ３６がセットさ
れた第１内部信号線３７はハイレベルとなり、以後リセ
ット端子３２に入力される信号が再びアサートされるま
でＤラッチ３６はセット状態に保持され、したがって第
１内部信号線３７もハイレベルに保持される。第１内部
信号線３７がハイレベルにあることを以後テストモード
にあると呼ぶ。テストモードにあることを示すハイレベ
ルの信号は、第１内部信号線３７を介して第１出力バッ
ファ４０ａ，４５ａを制御する制御手段４１，４６と、
第２出力バッファ５０ａを制御する制御手段５１とに供
給される。

【００１７】テストモードでない場合、フロート端子３
１にネゲート状態を示すハイレベルの信号が入力される
と、第２内部信号線３８にハイレベルの信号が供給さ
れ、制御手段４１，４６，５１に供給される。各制御手
段４１，４６，５１は内部論理回路１５の出力を供給さ
れ、この出力にもとづきＡＮＤゲート４２，ＯＲゲート
４７，５２の出力がハイレベルとなるのに応じ、ＮＯＲ
ゲート４３，ＮＡＮＤゲート４８，５３の出力がローレ
ベルとなり、第１，第２出力バッファ４０ａ，４５ａ，
５０ａはドライブ状態となる（通常動作モード）。この
とき、上記選択回路５４，５９，６３の各最終ゲートの
出力は内部論理回路１５の出力信号値となり、この信号
値が第１，第２出力バッファ４０ａ，４５ａ，５０ａに
供給される。

【００１８】テストモードでない場合、フロート端子３
１にアサート状態を示すローレベルの信号が入力される
と、第２内部信号線３８にローレベルの信号が伝搬し、
第１出力バッファ４０ａ，４５ａに接続された制御手段
４１，４６と、第２出力バッファ５０ａに接続された制
御手段５１とに供給される。制御手段４６，５１では、
第２内部信号線３８がローレベルであれば、ＮＡＮＤゲ
ート４８，５３の出力はハイレベルとなり、第１出力バ
ッファ４５ａおよび第２バッファ５０ａはハイインピー
ダンス状態となる。また、制御手段４１においても、第
２内部信号線がローレベルであることから、ＡＮＤゲー
ト４２の出力はローレベルとなり、第１内部信号線３７
もローレベルであるため、ＮＯＲゲート４３の出力がハ
イレベルとなり、第１出力バッファ４０ａはハイインピ
ーダンス状態となる（全出力オフモード）。

【００１９】一方ＭＯＳ集積回路装置１がテストモード
にあるときには、第１出力バッファ４０ａに接続された
制御手段４１においては、第２内部信号線３８の値によ
らずＮＯＲゲート４３の出力がローレベルとなり第１出
力バッファ４０ａがドライブ状態となる。またそれ以外
の第１出力バッファ４５ａ，第２出力バッファ５０ａに
接続された制御手段４６，５１においては、第２内部信
号線３８がローレベルであれば制御手段４，４の出力が
ハイレベルとなり、第１，第２出力バッファ４５ａ，５
０ａがハイインピーダンス状態となり（連続動作試験モ
ード）、第２内部信号線３８がハイレベルであれば、第
１，第２出力バッファ４５ａ，５０ａはドライブ状態と
なる（全出力オンモード）。

【００２０】上記連続動作テストモードが選択される
と、双方向端子の出力は内部論理回路の状態によらず禁
止される。またＭＯＳ集積回路装置１に信号が正常に印
加されているかどうかを確認するために、少なくとも１
つの出力端子（第１の出力端子３９）はオンし、ＭＯＳ
集積回路装置１の動作状態を示す信号を出力する。この
とき第１の出力端子３９から出力される信号の値は内部
論理回路１５から信号線を伝搬してきた値である。ま
た、上記全出力オンモードが選択されると、上記選択回
路５４，５９，６３の各最終ゲート（ＯＲゲート５８，
６２，６６）の出力が、第１の入力端子３４から供給さ
れる信号の値となり、この信号値が第１，第２出力バッ
ファ４０ａ，４５ａ，５０ａに供給され、出力端子３
９，４４および双方向端子４９に現れる。

【００２１】図１に示したＭＯＳ集積回路装置１の動作
を図２ないし図４に示す。各図から明らかなように、４
つのモード（通常動作モード，連続動作テストモード，
全出力オンモード，全出力オフモード）が選択される。
これら４つのモードのそれぞれにおいて、各出力端子３
９，４４および双方向端子４９の出力値は、図２に示す
ようになる。図中、＊１は内部論理回路１５の動作によ
って決まる出力状態や出力値となることを示し、−は出
力オフ（ＯＦＦ）であるため出力値を持たないことを示
す。なお、図中のＯＮ／ＯＦＦの枠内は各端子に接続さ
れた各出力バッファ４０ａ，４５ａ，５０ａの状態を示
し、ＯＮ／ＯＦＦ枠のＯＮがドライブ状態、ＯＦＦがハ
イインピーダンス状態を示す。また、各モードは、ハイ
レベル又はローレベルの上記第１内部信号線３７の信号
と第２内部信号線３８の信号との組合わせにより図３に
示すように選択される。また、上記制御手段４１，４
６，５１および各出力バッファの入力側に接続された選
択回路５４，５９，６３等は、図３に示す２つの信号線
３７，３８で決まるモードにしたがって図２に示した各
端子の出力状態を実現するために、図４に示す値を出力
する。図中＊１は、内部論理回路１５の動作によって決
まる出力状態や出力値となることを示す。（＊１）も選
択回路５４，５９，６３の出力は内部論理回路１５の動
作によって決まることを示す。ただし各出力バッファが
ハイインピーダンスでＯＦＦしているために端子には現
れない。

【００２２】

【発明の効果】第１の発明によれば、上記テスト端子に
入力される信号を含む第１内部信号と、上記フロート端
子に入力される信号を含む第２内部信号との組合わせに
もとづいて少なくとも通常動作モードと連続動作テスト
モードを判定して、通常動作モード時に上記第１出力バ
ッファおよび第２出力バッファをドライブ状態とし、連
続動作テストモード時に上記両バッファのいずれか一方
をドライブ状態として内部論理回路の出力を取込んで出
力するようにし、他をハイインピーダンス状態とする制
御手段を備えたので、双方向端子の出力バッファをハイ
インピーダンス状態にして双方向端子における信号の衝
突を回避し、かつ内部論理回路が動作状態にあることを
モニタするための出力端子の出力バッファをドライブ状
態にする連続動作テストモードを備え、当該モードを選
択するために、新たに当該モード専用の入力端子を追加
する必要がなく、コストの増加を抑えるとともに、通常
動作モードから連続動作テストモードへ、または連続動
作テストモードから通常動作モードへと、テスト端子，
フロート端子へ入力される信号レベルにより簡単かつ即
座にモードが選択され、操作効率のよい集積回路装置が
得られる。

【００２３】第２の発明によれば、制御手段は通常動作
モードと連続動作テストモード以外に全出力オンモード
を判定して第１，第２出力バッファをドライブ状態と
し、上記全出力オンモードの判定にもとづき第１の入力
端子に供給される信号を選択して上記第１，第２出力バ
ッファに供給する選択回路を設けたので、この全出力オ
ンモードを選択し、かつ上記第１の入力端子に一連の信
号を入力する等して、各出力端子および双方向端子の出
力値をモニタすることにより、集積回路装置の動作が正
常であるか否かを簡単にその都度知ることができ、信頼
性の高い集積回路装置が得られる。

【図面の簡単な説明】

【図１】本発明に係る集積回路装置の一実施例を示す概
略回路図である。

【図２】本発明に係る集積回路装置の各モードにおける
端子の出力状態を示す図である。

【図３】本発明に係る集積回路装置の第１，第２内部信
号によるモードの選択示す図である。

【図４】本発明に係る集積回路装置の制御手段および選
択回路の出力を示す図である。

【図５】従来の集積回路装置の一例を示す概略回路図で
ある。

【図６】従来の双方向端子に接続された出力回路の一例
を示す回路図である。

【図７】従来の出力バッファを相補型ＭＯＳトランジス
タで構成した一例を示す回路図である。

【図８】例えば特開平１−３０９１３９号公報に示され
たマイクロコンピュータ装置のような従来のこの種の集
積回路装置の一例を示す模式図である。

【図９】従来のこの種の集積回路装置を連続動作テスト
するときの測定系の一例を示す模式図である。

【符号の説明】

１ ＭＯＳ集積回路装置 １５ 内部論理回路 ３０ テスト端子 ３１ フロート端子 ３４ 第１の入力端子 ３７ 第１内部信号線 ３８ 第２内部信号線 ３９，４４ 出力端子 ４９ 双方向端子 ４０ａ，４５ａ 第１出力バッファ ５０ａ 第２出力バッファ ４１，４６，５１ 制御手段 ５４，５９，６３ 選択回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 出力端子に接続された第１出力バッファ
   を有する第１出力回路と、入力バッファとともに共通の
   双方向端子に接続された第２出力バッファを有する第２
   出力回路と、上記第１，第２出力バッファを介して演算
   結果のデータを上記出力端子および双方向端子に出力す
   る内部論理回路と、この内部論理回路のテストモードを
   設定するテスト端子と、上記出力端子，双方向端子の出
   力をオフ状態に設定するフロート端子と、入力データを
   取り込む第１の入力端子とを備えた集積回路装置におい
   て、 上記テスト端子に入力される信号を含む第１内部信号
   と、上記フロート端子に入力される信号を含む第２内部
   信号との組合わせにもとづいて少なくとも通常動作モー
   ドと連続動作テストモードを判定して、通常動作モード
   時に上記第１出力バッファ及び第２出力バッファをドラ
   イブ状態とし、連続動作テストモード時に上記両バッフ
   ァのいずれか一方をドライブ状態として内部論理回路の
   出力を取込んで出力するようにし、他をハイインピーダ
   ンス状態とする制御手段を備えたことを特徴とする集積
   回路装置。
2. 【請求項２】 制御手段は通常動作モードと連続動作テ
   ストモード以外に全出力オンモードを判定して第１，第
   ２出力バッファをドライブ状態とし上記全出力オンモー
   ドの判定にもとづき第１の入力端子に供給される信号を
   選択して上記第１，第２出力バッファに供給する選択回
   路を設けたことを特徴とする請求項第１項記載の集積回
   路装置。