JP3226839B2 - テスト回路 - Google Patents

テスト回路

Info

Publication number
JP3226839B2
JP3226839B2 JP18046497A JP18046497A JP3226839B2 JP 3226839 B2 JP3226839 B2 JP 3226839B2 JP 18046497 A JP18046497 A JP 18046497A JP 18046497 A JP18046497 A JP 18046497A JP 3226839 B2 JP3226839 B2 JP 3226839B2
Authority
JP
Japan
Prior art keywords
terminal
control
signal
circuit
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18046497A
Other languages
English (en)
Other versions
JPH1114685A (ja
Inventor
勇治 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18046497A priority Critical patent/JP3226839B2/ja
Publication of JPH1114685A publication Critical patent/JPH1114685A/ja
Application granted granted Critical
Publication of JP3226839B2 publication Critical patent/JP3226839B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、テスト回路に関
し、特にLCD(液晶表示装置)コントロールドライバ
を内蔵するマイクロコンピュータに関する。
【0002】
【従来の技術】図4に、従来のLCDコントロールドラ
イバの回路構成の一例を示す。図4を参照すると、CP
U1と、制御回路2及び制御回路3と、駆動電圧端子6
〜9と、駆動電圧を選択するセレクタ4と、セグメント
端子10、11と、コモン端子12、13と、セグメン
ト端子及びコモン端子の出力電圧を選択するセレクタ5
と、を備えて構成されている。
【0003】LCDコントロールドライバの性能を決め
る重要な特性として電圧偏差レベルがある。ここで電圧
偏差レベルについて、簡単に説明する。電圧偏差レベル
とは、駆動電圧端子に入力される電圧に対して、各セグ
メント端子あるいは各コモン端子から出力される電圧と
の間に、何Vの電位差であるかを示す特性をいう。
【0004】電圧偏差レベルは、各駆動電圧端子と各セ
グメント端子、及び、各駆動電圧端子と各コモン端子に
対して各々決められる。
【0005】この電圧偏差レベルの特性を測定するため
には、各駆動電圧端子6〜9の電圧を選択するセレクタ
4を制御すると共に、各セグメント端子10、11の出
力電圧を選択するセレクタ5、及び各コモン端子12、
13の出力電圧を選択するセレクタ5を制御する必要が
ある。
【0006】図4に示した従来技術における制御方法に
ついて以下に説明する。駆動電圧端子6に印加されてい
る電圧をセグメント端子10〜11及びコモン端子12
〜13に出力する動作について考える。
【0007】CPU1に命令を与え、制御回路2から出
力される信号14をハイレベルとする。この時、セレク
タ4から出力される信号20には、信号14をゲート入
力としトランスファゲートとして機能するNchトラン
ジスタT1のみが導通し、駆動電圧端子6のレベルが伝
達される。
【0008】次にCPU1に命令を与え、制御回路3か
ら出力される信号19をハイレベルとするとセレクタ5
のうち信号19をゲート入力としトランスファゲートと
して機能するNchトランジスタT5が導通し、この
時、信号20のレベルが選択され、セグメント端子10
には、信号20のレベル、すなわち駆動電圧6のレベル
が出力される。
【0009】次にCPU1に命令を与え、制御回路3か
ら出力される信号18をハイレベルとにする。この時、
セグメント端子10の時と同様に、セクセメント端子1
1には駆動電圧端子6のレベルが出力される。
【0010】残りの端子についても同様な操作を行う。
以上のように、CPU1に命令を与えることで制御回路
2及び制御回路3に種々の設定をし、駆動電圧端子6と
各セグメント及び各コモン端子との電圧偏差レベルの特
性を測定するための設定を行う。
【0011】駆動電圧端子7〜9に対する各セグメント
端子及びコモン端子の電圧偏差レベルの特性を測定する
際には、上記と同様な方法で制御回路2を操作し、セレ
クタ4の制御を行う。
【0012】
【発明が解決しようとする課題】上記した従来技術にお
いては、各駆動電圧端子の電圧を選択するセレクタの制
御及び、各セグメント及び各コモン端子に出力する電圧
を選択するセレクタの制御をCPUによって制御される
制御回路を使用している。
【0013】このため、各駆動電圧端子と各セグメント
端子、及び、各駆動電圧端子と各コモン端子の電圧偏差
レベルの特性を測定するには、各制御回路を制御するた
めにCPUに対して命令を与える必要があり、テストを
するためのテストパターン作成に時間がかかる、という
問題点を有している。
【0014】また、テストパターン自体も長くなり、こ
れに伴い、特性評価時及び出荷検査時のテスト時間も長
くなるという問題点も有している。
【0015】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、テストパターン
作成に要する時間の短縮を図ると共に、特性評価時及び
出荷検査時のテスト時間の短縮を図るテスト回路を提供
することにある。
【0016】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、LCD(Liquid Crystal Display;液
晶ディスプレイ)コントロールドライバを内蔵し、前記
LCDコントロールドライバの複数の駆動電圧端子と、
前記LCDコントロールドライバの複数のセグメント端
子および複数のコモン端子と、CPUと、を含むマイク
ロコンピュータにおいて、外部テスト端子からの入力値
をデコードして制御信号を出力するテスト回路と、前記
CPUからの制御情報を受け制御信号を出力する制御回
路と、前記制御回路から出力される制御信号を入力して
前記駆動電圧端子を選択するセレクタと前記制御回路と
の間、及び前記セグメント端子、前記コモン端子を選択
するセレクタと前記制御回路との間に、第2のセレクタ
を備え、前記第2のセレクタは、通常動作時においては
前記CPUからの信号により制御される前記制御回路か
らの制御信号により、前記駆動電圧端子、前記セグメン
ト端子、前記コモン端子を選択する信号を前記セレクタ
に出力し、テスト時においては前記CPUで制御される
前記制御情報によらずに、前記テスト回路からの制御信
号のテストモードの状態に応じて前記駆動電圧端子、前
記セグメント端子、前記コモン端子を選択するための信
号を前記セレクタに出力し、前記駆動電圧端子と、前記
セグメント端子及び前記コモン端子間の接続を制御し、
電圧偏差レベルの特性測定をするための設定を可能とし
たことを特徴とするマイクロコンピュータである。また
は、LCD(Liquid Crystal Display;液晶ディスプ
レイ)コントロールドライバを内蔵し、前記LCDコン
トロールドライバ駆動電圧端子を複数備えると共に、前
記LCDコントロールドライバのセグメント端子および
コモン端子を複数備え、CPUからの出力信号を入力す
る制御回路と、前記制御回路の出力信号を選択信号とし
て、前記駆動電圧端子を選択する選択回路(4)と、該
選択された端子の電圧を、選択された前記セグメント端
子とコモン端子に伝達するための選択回路(5)と、を
備えるマイクロコンピュータにおいて、前記制御回路と
前記選択回路の間に新たに第2の選択回路を挿入し、外
部テスト端子の状態を入力しこれをデコードして前記第
2の選択回路に対して、前記外部テスト端子で指定され
たテストモードに対応する制御信号を出力するテスト回
路を備え、前記第2の選択回路は、通常動作モードでは
前記CPUからの出力信号により前記制御回路から出さ
れる信号を選択して前記駆動電圧端子を選択する選択回
路と、前記セグメント端子とコモン端子を選択する選択
回路とに端子を選択する信号を出力し、前記テスト回路
からの制御信号によりテストモードが設定された場合に
は、前記CPUからの信号を入力する制御回路の出力に
かかわらず、前記テスト回路からの制御信号のテストモ
ードの状態に応じて、前記駆動電圧端子を選択する選択
回路と、前記セグメント端子又は前記コモン端子を選択
する選択回路とに端子を選択するための信号を出力し、
電圧偏差レベルの特性測定をするための設定を可能とし
たことを特徴とするマイクロコンピュータである。
【0017】本発明においては、CPUと独立したLC
Dコントロールドライバの電圧偏差レベルの特測定用
テスト回路を内蔵することにより、LCDコントロール
ドライバの電圧偏差レベル特性を測定することにより、
CPUに対して命令を与える必要がなく、テストパター
ン作成が容易であり、特性評価及び出荷検査に要する時
間を短縮することができる。
【0018】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、LCDコントロールドライバを内蔵するマイクロコ
ンピュータは、LCDコントロールドライバ駆動電圧端
子(図1の6から9)を複数備えると共に、前記LCD
コントロールドライバのセグメント端子(図1の10、
11)およびコモン端子(図1の12、13)を複数備
え、CPU(図1の1)からの信号を入力する制御回路
(図1の2、3)と、制御回路の出力信号を選択信号と
して、駆動電圧端子(図1の6〜9)を選択し、該選択
された端子の電圧を、選択されたセグメント端子(図1
の10、11)又はコモン端子(図1の12、13)に
伝達する選択回路(図1の4、5)と、を備え、制御回
路(図1の2、3)と選択回路の(図1の4、5)間に
新たに第2の選択回路(図1の36)を挿入し、外部テ
スト端子(図1の28〜31)の状態を入力しこれをデ
コードして第2の選択回路(図1の36)に対して、外
部テスト端子で指定されたテストモードに対応する制御
信号を出力するテスト回路(図1の37)を備え、第2
の選択回路(図1の36)は、通常動作モードではCP
U(図1の1)からの出力信号により制御回路(図1の
2、3)から出される信号を選択して駆動電圧端子を選
択する選択回路(4)と、セグメント端子又はコモン端
子を選択する選択回路(5)とに信号を出力し、テスト
回路(図1の37)からの制御信号によりテストモード
が設定された場合には、CPU(図1の1)からの信号
を入力する制御回路(図1の2、3)の出力信号の値に
かかわらず、テストモードに対応した信号を選択して駆
動電圧端子を選択する選択回路(4)と、セグメント端
子又は前記コモン端子を選択する選択回路(5)とに信
号を出力し、テストモードに対応した駆動電圧端子と、
セグメント端子又はコモン端子を選択する。すなわち、
第2の選択回路(36)は、通常動作モードではCPU
からの出力信号により制御回路から出される信号を選択
して駆動電圧端子を選択する選択回路(4)と、セグメ
ント端子とコモン端子を選択する選択回路(5)とに端
子を選択する信号を出力し、テスト回路からの制御信号
によりテストモードが設定された場合には、CPUから
の信号を入力する制御回路の出力にかかわらず、テスト
回路からの信号 を選択して駆動電圧端子を選択する選択
回路(4)と、セグメント端子又はコモン端子を選択す
る選択回路(5)とに端子を選択するための信号を出力
する。
【0019】本発明の実施の形態によれば、テスト時
に、CPUの命令実行に依らずして、すなわちCPUに
テストパタンを供給することなく、前記駆動電圧端子と
前記セグメント端子との電圧偏差レベル、及び前記駆動
電圧端子と前記コモン端子との電圧偏差レベルの特性を
測定可能としたものである。
【0020】
【実施例】本発明の実施例について図面を参照して以下
に説明する。図1は、本発明の一実施例の回路構成を示
す図である。図1を参照すると、本発明の一実施例にお
いては、図4に示した回路構成に対して、テスト回路3
7とセレクタ36とをさらに備えて構成されている。す
なわち、制御回路2とセレクタ4の間、及び制御回路3
とセレクタ5の間にセレクタ36を挿入し、テスト回路
37はテスト端子28〜31の信号に基づき制御信号3
2〜35をセレクタ36に出力する。セレクタ36は、
CPU1からの信号を受けて制御回路2、3から出力さ
れる信号と、テスト回路37からの信号とを選択する
【0021】図2に、本実施例におけるテスト回路37
の構成の一例を示す。図2を参照すると、テスト回路3
7は、テスト信号入力端子28〜31と、ラッチ38、
39と、ANDゲート40〜44と、インバータ45、
46と、出力端子32〜35と、を備えて構成され、ラ
ッチ38、9は、それぞれ端子30、31の信号を、
テスト端子28、29の信号を入力とするANDゲート
40の出力でラッチ出力し、ラッチ38、39の出力の
組み合わせをデコードした結果を、すなわち、ラッチ3
8、39の出力同士、一方の反転と他方の出力、双方の
反転出力の論理積をANDゲート41〜44でとり、端
子32〜35に出力する。
【0022】図3に、このテスト回路37の動作を説明
するためのタイミングチャートを示す。テスト端子28
がハイレベルの時、テスト信号29の立ち上がり時のテ
スト信号30、31の信号のレベルをラッチ回路38、
39に保持した後、ラッチ回路38、39から出力され
る信号をAND41〜44でデコードし、テスト出力信
号を対応する端子32〜35から出力する。
【0023】このテスト回路から出力されるテスト信号
32〜35がテストモードを決定する。
【0024】テスト信号32がハイレベル状態をテスト
モードA、テスト信号33がハイレベルの状態をテスト
モードB、テスト信号34がハイレベルの状態をテスト
モードC、テスト信号35がハイレベルの状態をテスト
モードDとする。
【0025】図1において、テストモードAの状態で
は、制御回路2から出力される信号14、15の論理レ
ベルにかかわわらず、セレクタ36から出力される信号
26がハイレベルとされ、信号20には駆動電圧端子6
のレベルが選択されセレクタ5に供給される。
【0026】また、テストモードAの状態では、制御回
路3から出力される信号19(他の信号16〜18につ
いても同様)の論理レベルにかかわらず、セレクタ36
から出力される信号22は、ハイレベルでセグメント端
子10には、信号20のレベル、すなわち駆動電圧端子
6のレベルが出力される。残りのセグメント端子及びコ
モン端子にも、同様に、駆動電圧端子6のレベルが出力
される。
【0027】テストモードBの状態では、テストモード
Aと同様に、制御回路2から出力される信号14、15
の論理レベルにかかわらず、駆動電圧端子7のレベルが
信号20に供給され、制御回路3から出力される信号1
9の論理レベルにかかわらず、セレクタ5に入力される
信号が各セグメント端子及びコモン端子に供給される。
【0028】以下、テストモードC、Dについても同様
である。以上説明したように、本発明におけるテストモ
ードA〜Dを使用することにより、CPU1に命令を与
えずに、外部端子の状態だけから、LCDドライバの電
圧偏差レベルの特性が測定できる。なお、セレクタ36
において、テストモードA〜D以外の通常動作モード時
には、セレクタ36は制御回路2からの出力14、1
5、及び制御回路3からの出力16〜19をそのまま、
それぞれセレクタ4、及びセレクタ5へ出力する。
【0029】
【発明の効果】以上説明したように、本発明によれば、
テストパターン作成に要する時間の短縮を図ると共に、
特性評価時及び出荷検査時のテスト時間の短縮を図るこ
とができる、という効果を奏する。
【0030】その理由は、本発明においては、テスト端
子の状態を入力し、これをデコードして制御信号を出力
するテスト回路を備え、CPUからの制御情報を受けて
制御信号を出力する制御回路と、駆動端子、セグメント
端子、コモン端子を選択するセレクタの間に、テスト
回路により制御されるセレクタを挿入したことにより、
CPUで制御される制御回路の出力にかかわらず、CP
Uを介さずに、テスト端子の値により所望のテスト条件
を設定することができるためである。
【図面の簡単な説明】
【図1】本発明の一実施例の回路構成を示す図である。
【図2】本発明の一実施例のテスト回路の構成を示す図
である。
【図3】本発明の一実施例のテスト回路の動作を説明す
るためのタイミングチャートである。
【図4】従来のLCDコントロールドライバのテスト用
の回路構成を示す図である。
【符号の説明】
1 CPU 2、3 制御回路 4、5、36 セレクタ 6〜9 駆動電圧端子 10、11 セグメント端子 12、13 コモン端子 14〜19、22〜27 20、21 アナログ信号 28〜31 テスト端子 32〜35 制御信号(テスト信号端子) 37 テスト回路 38、39 ラッチ回路 40〜44 ANDゲート 45、46 インバータ T1〜T12 Nchトランジスタ(トランスファゲー
ト)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】LCD(Liquid Crystal Display;液晶
    ディスプレイ)コントロールドライバを内蔵し、前記L
    CDコントロールドライバの複数の駆動電圧端子と、前
    記LCDコントロールドライバの複数のセグメント端子
    および複数のコモン端子と、CPUと、を含むマイクロ
    コンピュータにおいて、 外部テスト端子からの入力値をデコードして制御信号を
    出力するテスト回路と、前記CPUからの制御情報を受
    け制御信号を出力する制御回路と、 前記制御回路から出力される制御信号を入力して前記駆
    動電圧端子を選択するセレクタと前記制御回路との間、
    及び前記セグメント端子、前記コモン端子を選択するセ
    レクタと前記制御回路との間に、第2のセレクタを備
    え、前記第2のセレクタは、通常動作時においては前記CP
    Uからの信号により制御される前記制御回路からの制御
    信号により、前記駆動電圧端子、前記セグメント端子、
    前記コモン端子を選択する信号を前記セレクタに出力
    し、テスト時においては前記CPUで制御される前記制
    御情報によらずに、前記テスト回路からの制御信号のテ
    ストモードの状態に応じて 前記駆動電圧端子、前記セグ
    メント端子、前記コモン端子を選択するための信号を前
    記セレクタに出力し、前記駆動電圧端子と、前記セグメ
    ント端子及び前記コモン端子間の接続を制御し、電圧偏
    差レベルの特性測定をするための設定を可能としたこと
    を特徴とするマイクロコンピュータ。
  2. 【請求項2】LCD(Liquid Crystal Display;液晶
    ディスプレイ)コントロールドライバを内蔵し、前記L
    CDコントロールドライバ駆動電圧端子を複数備えると
    共に、前記LCDコントロールドライバのセグメント端
    子およびコモン端子を複数備え、CPUからの出力信号
    を入力する制御回路と、 前記制御回路の出力信号を選択信号として、前記駆動電
    圧端子を選択する選択回路(4)と、該選択された端子
    の電圧を、選択された前記セグメント端子とコモン端子
    に伝達するための選択回路(5)と、を備えるマイクロ
    コンピュータにおいて、 前記制御回路と前記選択回路の間に新たに第2の選択回
    路を挿入し、 外部テスト端子の状態を入力しこれをデコードして前記
    第2の選択回路に対して、前記外部テスト端子で指定さ
    れたテストモードに対応する制御信号を出力するテスト
    回路を備え、 前記第2の選択回路は、通常動作モードでは前記CPU
    からの出力信号により前記制御回路から出される信号を
    選択して前記駆動電圧端子を選択する選択回路と、前記
    セグメント端子とコモン端子を選択する選択回路とに端
    子を選択する信号を出力し、前記テスト回路からの制御
    信号によりテストモードが設定された場合には、前記C
    PUからの信号を入力する制御回路の出力にかかわら
    ず、前記テスト回路からの制御信号のテストモードの状
    態に応じて、前記駆動電圧端子を選択する選択回路と、
    前記セグメント端子又は前記コモン端子を選択する選択
    回路とに端子を選択するための信号を出力し、電圧偏差
    レベルの特性測定をするための設定を可能としたことを
    特徴とするマイクロコンピュータ。
JP18046497A 1997-06-20 1997-06-20 テスト回路 Expired - Fee Related JP3226839B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18046497A JP3226839B2 (ja) 1997-06-20 1997-06-20 テスト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18046497A JP3226839B2 (ja) 1997-06-20 1997-06-20 テスト回路

Publications (2)

Publication Number Publication Date
JPH1114685A JPH1114685A (ja) 1999-01-22
JP3226839B2 true JP3226839B2 (ja) 2001-11-05

Family

ID=16083688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18046497A Expired - Fee Related JP3226839B2 (ja) 1997-06-20 1997-06-20 テスト回路

Country Status (1)

Country Link
JP (1) JP3226839B2 (ja)

Also Published As

Publication number Publication date
JPH1114685A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
US5430394A (en) Configuration and method for testing a delay chain within a microprocessor clock generator
EP0590575B1 (en) Test control circuit for scan path
US7443373B2 (en) Semiconductor device and the method of testing the same
JP3226839B2 (ja) テスト回路
US7055078B2 (en) Microprocessor with trace module
JPH0322949B2 (ja)
JP3595503B2 (ja) 半導体集積回路及びその試験方法
KR100207511B1 (ko) 다수개의 테스트 모드 설정 방법 및 그에 따른 장치
JP3493132B2 (ja) モード設定回路
US7058842B2 (en) Microcontroller with multiple function blocks and clock signal control
JPH06205338A (ja) 液晶表示コントローラ・ドライバ
JP2001215463A (ja) Lcdドライバのコモン出力設定回路及び設定方法並びにlcdドライバ用半導体装置
JPH028490B2 (ja)
US20040179408A1 (en) Microcomputer
JP2001296334A (ja) 集積回路および故障検出方法
JPH04296112A (ja) レジスタ回路
JP3222251B2 (ja) 半導体集積回路装置のテスト補助回路
JP3093685B2 (ja) 集積回路およびその機能試験方法
JPH05218206A (ja) 集積回路装置
JPH06130126A (ja) シフトレジスタのテスト回路
JP2003066102A (ja) 半導体製品の試験回路
JPH04351977A (ja) 集積回路の試験回路
JPH08161896A (ja) シフトレジスタ回路のクロック供給方法、クロックドインバータ及びシフトレジスタ回路
JPS6231527B2 (ja)
JPH1153216A (ja) ステートマシン制御回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000208

LAPS Cancellation because of no payment of annual fees