JPH1114685A - テスト回路 - Google Patents
テスト回路Info
- Publication number
- JPH1114685A JPH1114685A JP9180464A JP18046497A JPH1114685A JP H1114685 A JPH1114685 A JP H1114685A JP 9180464 A JP9180464 A JP 9180464A JP 18046497 A JP18046497 A JP 18046497A JP H1114685 A JPH1114685 A JP H1114685A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- test
- circuit
- control
- drive voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】ＬＣＤコントロールドライバを内蔵するマイク
ロコンピュータにおいて、電圧偏差を測定するためのテ
ストパターンを容易にしたテスト回路の提供。 【解決手段】テスト回路３７は、ＣＰＵ１と独立してお
り、制御回路２及びセレクタ４及び５との間にセレクタ
３６にいれることで制御信号１５及び１６の値に関わら
ず、ＣＰＵ１を介さずに、テスト端子２８〜３１を制御
することで所望のテスト条件を設定できる。
ロコンピュータにおいて、電圧偏差を測定するためのテ
ストパターンを容易にしたテスト回路の提供。 【解決手段】テスト回路３７は、ＣＰＵ１と独立してお
り、制御回路２及びセレクタ４及び５との間にセレクタ
３６にいれることで制御信号１５及び１６の値に関わら
ず、ＣＰＵ１を介さずに、テスト端子２８〜３１を制御
することで所望のテスト条件を設定できる。
Description
【０００１】
【発明の属する技術分野】本発明は、テスト回路に関
し、特にＬＣＤ（液晶表示装置）コントロールドライバ
を内蔵するマイクロコンピュータに関する。
し、特にＬＣＤ（液晶表示装置）コントロールドライバ
を内蔵するマイクロコンピュータに関する。
【０００２】
【従来の技術】図４に、従来のＬＣＤコントロールドラ
イバの回路構成の一例を示す。図４を参照すると、ＣＰ
Ｕ１と、制御回路２及び制御回路３と、駆動電圧端子６
〜９と、駆動電圧を選択するセレクタ４と、セグメント
端子１０、１１と、コモン端子１２、１３と、セグメン
ト端子及びコモン端子の出力電圧を選択するセレクタ５
と、を備えて構成されている。
イバの回路構成の一例を示す。図４を参照すると、ＣＰ
Ｕ１と、制御回路２及び制御回路３と、駆動電圧端子６
〜９と、駆動電圧を選択するセレクタ４と、セグメント
端子１０、１１と、コモン端子１２、１３と、セグメン
ト端子及びコモン端子の出力電圧を選択するセレクタ５
と、を備えて構成されている。
【０００３】ＬＣＤコントロールドライバの性能を決め
る重要な特性として電圧偏差レベルがある。ここで電圧
偏差レベルについて、簡単に説明する。電圧偏差レベル
とは、駆動電圧端子に入力される電圧に対して、各セグ
メント端子あるいは各コモン端子から出力される電圧と
の間に、何Ｖの電位差であるかを示す特性をいう。
る重要な特性として電圧偏差レベルがある。ここで電圧
偏差レベルについて、簡単に説明する。電圧偏差レベル
とは、駆動電圧端子に入力される電圧に対して、各セグ
メント端子あるいは各コモン端子から出力される電圧と
の間に、何Ｖの電位差であるかを示す特性をいう。
【０００４】電圧偏差レベルは、各駆動電圧端子と各セ
グメント端子、及び、各駆動電圧端子と各コモン端子に
対して各々決められる。
グメント端子、及び、各駆動電圧端子と各コモン端子に
対して各々決められる。
【０００５】この電圧偏差レベルの特性を測定するため
には、各駆動電圧端子６〜９の電圧を選択するセレクタ
４を制御すると共に、各セグメント端子１０、１１の出
力電圧を選択するセレクタ５、及び各コモン端子１２、
１３の出力電圧を選択するセレクタ５を制御する必要が
ある。
には、各駆動電圧端子６〜９の電圧を選択するセレクタ
４を制御すると共に、各セグメント端子１０、１１の出
力電圧を選択するセレクタ５、及び各コモン端子１２、
１３の出力電圧を選択するセレクタ５を制御する必要が
ある。
【０００６】図４に示した従来技術における制御方法に
ついて以下に説明する。駆動電圧端子６に印加されてい
る電圧をセグメント端子１０〜１１及びコモン端子１２
〜１３に出力する動作について考える。
ついて以下に説明する。駆動電圧端子６に印加されてい
る電圧をセグメント端子１０〜１１及びコモン端子１２
〜１３に出力する動作について考える。
【０００７】ＣＰＵ１に命令を与え、制御回路２から出
力される信号１４をハイレベルとする。この時、セレク
タ４から出力される信号２０には、信号１４をゲート入
力としトランスファゲートとして機能するＮｃｈトラン
ジスタＴ１のみが導通し、駆動電圧端子６のレベルが伝
達される。
力される信号１４をハイレベルとする。この時、セレク
タ４から出力される信号２０には、信号１４をゲート入
力としトランスファゲートとして機能するＮｃｈトラン
ジスタＴ１のみが導通し、駆動電圧端子６のレベルが伝
達される。
【０００８】次にＣＰＵ１に命令を与え、制御回路３か
ら出力される信号１９をハイレベルとするとセレクタ５
のうち信号１９をゲート入力としトランスファゲートと
して機能するＮｃｈトランジスタＴ５が導通し、この
時、信号２０のレベルが選択され、セグメント端子１０
には、信号２０のレベル、すなわち駆動電圧６のレベル
が出力される。
ら出力される信号１９をハイレベルとするとセレクタ５
のうち信号１９をゲート入力としトランスファゲートと
して機能するＮｃｈトランジスタＴ５が導通し、この
時、信号２０のレベルが選択され、セグメント端子１０
には、信号２０のレベル、すなわち駆動電圧６のレベル
が出力される。
【０００９】次にＣＰＵ１に命令を与え、制御回路３か
ら出力される信号１８をハイレベルとにする。この時、
セグメント端子１０の時と同様に、セクセメント端子１
１には駆動電圧端子６のレベルが出力される。
ら出力される信号１８をハイレベルとにする。この時、
セグメント端子１０の時と同様に、セクセメント端子１
１には駆動電圧端子６のレベルが出力される。
【００１０】残りの端子についても同様な操作を行う。
以上のように、ＣＰＵ１に命令を与えることで制御回路
２及び制御回路３に種々の設定をし、駆動電圧端子６と
各セグメント及び各コモン端子との電圧偏差レベルの特
性を測定するための設定を行う。
以上のように、ＣＰＵ１に命令を与えることで制御回路
２及び制御回路３に種々の設定をし、駆動電圧端子６と
各セグメント及び各コモン端子との電圧偏差レベルの特
性を測定するための設定を行う。
【００１１】駆動電圧端子７〜９に対する各セグメント
端子及びコモン端子の電圧偏差レベルの特性を測定する
際には、上記と同様な方法で制御回路２を操作し、セレ
クタ４の制御を行う。
端子及びコモン端子の電圧偏差レベルの特性を測定する
際には、上記と同様な方法で制御回路２を操作し、セレ
クタ４の制御を行う。
【００１２】
【発明が解決しようとする課題】上記した従来技術にお
いては、各駆動電圧端子の電圧を選択するセレクタの制
御及び、各セグメント及び各コモン端子に出力する電圧
を選択するセレクタの制御をＣＰＵによって制御される
制御回路を使用している。
いては、各駆動電圧端子の電圧を選択するセレクタの制
御及び、各セグメント及び各コモン端子に出力する電圧
を選択するセレクタの制御をＣＰＵによって制御される
制御回路を使用している。
【００１３】このため、各駆動電圧端子と各セグメント
端子、及び、各駆動電圧端子と各コモン端子の電圧偏差
レベルの特性を測定するには、各制御回路を制御するた
めにＣＰＵに対して命令を与える必要があり、テストを
するためのテストパターン作成に時間がかかる、という
問題点を有している。
端子、及び、各駆動電圧端子と各コモン端子の電圧偏差
レベルの特性を測定するには、各制御回路を制御するた
めにＣＰＵに対して命令を与える必要があり、テストを
するためのテストパターン作成に時間がかかる、という
問題点を有している。
【００１４】また、テストパターン自体も長くなり、こ
れに伴い、特性評価時及び出荷検査時のテスト時間も長
くなるという問題点も有している。
れに伴い、特性評価時及び出荷検査時のテスト時間も長
くなるという問題点も有している。
【００１５】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、テストパターン
作成に要する時間の短縮を図ると共に、特性評価時及び
出荷検査時のテスト時間の短縮を図るテスト回路を提供
することにある。
てなされたものであって、その目的は、テストパターン
作成に要する時間の短縮を図ると共に、特性評価時及び
出荷検査時のテスト時間の短縮を図るテスト回路を提供
することにある。
【００１６】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、駆動電圧端子とセグメント端子との電圧
偏差レベルの特性を測定するための手段と、駆動電圧端
子とコモン端子との電圧偏差レベルの特性を測定するた
めの専用のテスト手段を有する。
め、本発明は、駆動電圧端子とセグメント端子との電圧
偏差レベルの特性を測定するための手段と、駆動電圧端
子とコモン端子との電圧偏差レベルの特性を測定するた
めの専用のテスト手段を有する。
【００１７】本発明においては、ＣＰＵと独立したＬＣ
Ｄコントロールドライバの電圧偏差レベルの特定測定用
テスト回路を内蔵することにより、ＬＣＤコントロール
ドライバの電圧偏差レベル特性を測定することにより、
ＣＰＵに対して命令を与える必要がなく、テストパター
ン作成が容易であり、特性評価及び出荷検査に要する時
間を短縮することができる。
Ｄコントロールドライバの電圧偏差レベルの特定測定用
テスト回路を内蔵することにより、ＬＣＤコントロール
ドライバの電圧偏差レベル特性を測定することにより、
ＣＰＵに対して命令を与える必要がなく、テストパター
ン作成が容易であり、特性評価及び出荷検査に要する時
間を短縮することができる。
【００１８】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、ＬＣＤコントロールドライバを内蔵するマイクロコ
ンピュータは、ＬＣＤコントロールドライバ駆動電圧端
子（図１の６から９）を複数備えると共に、前記ＬＣＤ
コントロールドライバのセグメント端子（図１の１０、
１１）およびコモン端子（図１の１２、１３）を複数備
え、ＣＰＵ（図１の１）からの信号を入力する制御回路
（図１の２、３）と、制御回路の出力信号を選択信号と
して、駆動電圧端子（図１の９〜１２）を選択し、該選
択された端子の電圧を、選択されたセグメント端子（図
１の１０、１１）又はコモン端子（図１の１２、１３）
に伝達する選択回路（図１の４、５）と、を備え、制御
回路（図１の２、３）と選択回路の（図１の４、５）間
に新たに第２の選択回路（図１の３６）を挿入し、外部
テスト端子（図１の２８〜３１）の状態を入力しこれを
デコードして第２の選択回路（図１の３６）に対して、
外部テスト端子で指定されたテストモードに対応する制
御信号を出力するテスト回路（図１の３７）を備え、第
２の選択回路（図１の３６）は、テスト回路（図１の３
７）からの制御信号によりテストモードが設定された場
合には、ＣＰＵ（図１の１）からの信号を入力する制御
回路（図１の２、３）の出力信号の値にかかわらず、テ
ストモードに対応した駆動電圧端子と、セグメント端子
又はコモン端子を選択する。
に説明する。本発明は、その好ましい実施の形態におい
て、ＬＣＤコントロールドライバを内蔵するマイクロコ
ンピュータは、ＬＣＤコントロールドライバ駆動電圧端
子（図１の６から９）を複数備えると共に、前記ＬＣＤ
コントロールドライバのセグメント端子（図１の１０、
１１）およびコモン端子（図１の１２、１３）を複数備
え、ＣＰＵ（図１の１）からの信号を入力する制御回路
（図１の２、３）と、制御回路の出力信号を選択信号と
して、駆動電圧端子（図１の９〜１２）を選択し、該選
択された端子の電圧を、選択されたセグメント端子（図
１の１０、１１）又はコモン端子（図１の１２、１３）
に伝達する選択回路（図１の４、５）と、を備え、制御
回路（図１の２、３）と選択回路の（図１の４、５）間
に新たに第２の選択回路（図１の３６）を挿入し、外部
テスト端子（図１の２８〜３１）の状態を入力しこれを
デコードして第２の選択回路（図１の３６）に対して、
外部テスト端子で指定されたテストモードに対応する制
御信号を出力するテスト回路（図１の３７）を備え、第
２の選択回路（図１の３６）は、テスト回路（図１の３
７）からの制御信号によりテストモードが設定された場
合には、ＣＰＵ（図１の１）からの信号を入力する制御
回路（図１の２、３）の出力信号の値にかかわらず、テ
ストモードに対応した駆動電圧端子と、セグメント端子
又はコモン端子を選択する。
【００１９】本発明の実施の形態によれば、テスト時
に、ＣＰＵの命令実行に依らずして、すなわちＣＰＵに
テストパタンを供給することなく、前記駆動電圧端子と
前記セグメント端子との電圧偏差レベル、及び前記駆動
電圧端子と前記コモン端子との電圧偏差レベルの特性を
測定可能としたものである。
に、ＣＰＵの命令実行に依らずして、すなわちＣＰＵに
テストパタンを供給することなく、前記駆動電圧端子と
前記セグメント端子との電圧偏差レベル、及び前記駆動
電圧端子と前記コモン端子との電圧偏差レベルの特性を
測定可能としたものである。
【００２０】
【実施例】本発明の実施例について図面を参照して以下
に説明する。図１は、本発明の一実施例の回路構成を示
す図である。図１を参照すると、本発明の一実施例にお
いては、図４に示した回路構成に対して、テスト回路３
７とセレクタ３６とをさらに備えて構成されている。す
なわち、制御回路２とセレクタ４の間、及び制御回路３
とセレクタ５の間にセレクタ３６を挿入し、テスト回路
３７はテスト端子２８〜３１の信号に基づき制御信号３
２〜３５をセレクタ３６に出力する。
に説明する。図１は、本発明の一実施例の回路構成を示
す図である。図１を参照すると、本発明の一実施例にお
いては、図４に示した回路構成に対して、テスト回路３
７とセレクタ３６とをさらに備えて構成されている。す
なわち、制御回路２とセレクタ４の間、及び制御回路３
とセレクタ５の間にセレクタ３６を挿入し、テスト回路
３７はテスト端子２８〜３１の信号に基づき制御信号３
２〜３５をセレクタ３６に出力する。
【００２１】図２に、本実施例におけるテスト回路３７
の構成の一例を示す。図２を参照すると、テスト回路３
７は、テスト信号入力端子２８〜３１と、ラッチ３８、
３９と、ＡＮＤゲート４０〜４４と、インバータ４５、
４６と、出力端子３２〜３５と、を備えて構成され、ラ
ッチ３８、２９は、それぞれ端子３０、３１の信号を、
テスト端子２８、２９の信号を入力とするＡＮＤゲート
４０の出力でラッチ出力し、ラッチ３８、３９の出力の
組み合わせをデコードした結果を、すなわち、ラッチ３
８、３９の出力同士、一方の反転と他方の出力、双方の
反転出力の論理積をＡＮＤゲート４１〜４４でとり、端
子３２〜３５に出力する。
の構成の一例を示す。図２を参照すると、テスト回路３
７は、テスト信号入力端子２８〜３１と、ラッチ３８、
３９と、ＡＮＤゲート４０〜４４と、インバータ４５、
４６と、出力端子３２〜３５と、を備えて構成され、ラ
ッチ３８、２９は、それぞれ端子３０、３１の信号を、
テスト端子２８、２９の信号を入力とするＡＮＤゲート
４０の出力でラッチ出力し、ラッチ３８、３９の出力の
組み合わせをデコードした結果を、すなわち、ラッチ３
８、３９の出力同士、一方の反転と他方の出力、双方の
反転出力の論理積をＡＮＤゲート４１〜４４でとり、端
子３２〜３５に出力する。
【００２２】図３に、このテスト回路３７の動作を説明
するためのタイミングチャートを示す。テスト端子２８
がハイレベルの時、テスト信号２９の立ち上がり時のテ
スト信号３０、３１の信号のレベルをラッチ回路３８、
３９に保持した後、ラッチ回路３８、３９から出力され
る信号をＡＮＤ４１〜４４でデコードし、テスト出力信
号を対応する端子３２〜３５から出力する。
するためのタイミングチャートを示す。テスト端子２８
がハイレベルの時、テスト信号２９の立ち上がり時のテ
スト信号３０、３１の信号のレベルをラッチ回路３８、
３９に保持した後、ラッチ回路３８、３９から出力され
る信号をＡＮＤ４１〜４４でデコードし、テスト出力信
号を対応する端子３２〜３５から出力する。
【００２３】このテスト回路から出力されるテスト信号
３２〜３５がテストモードを決定する。
３２〜３５がテストモードを決定する。
【００２４】テスト信号３２がハイレベル状態をテスト
モードＡ、テスト信号３３がハイレベルの状態をテスト
モードＢ、テスト信号３４がハイレベルの状態をテスト
モードＣ、テスト信号がハイレベルの状態をテストモー
ドＤとする。
モードＡ、テスト信号３３がハイレベルの状態をテスト
モードＢ、テスト信号３４がハイレベルの状態をテスト
モードＣ、テスト信号がハイレベルの状態をテストモー
ドＤとする。
【００２５】図１において、テストモードＡの状態で
は、制御回路２から出力される信号１４、１５の論理レ
ベルにかかわわらず、セレクタ３６から出力される信号
２６がハイレベルとされ、信号２０には駆動電圧端子６
のレベルが選択されセレクタ５に供給される。
は、制御回路２から出力される信号１４、１５の論理レ
ベルにかかわわらず、セレクタ３６から出力される信号
２６がハイレベルとされ、信号２０には駆動電圧端子６
のレベルが選択されセレクタ５に供給される。
【００２６】また、テストモードＡの状態では、制御回
路３から出力される信号１９（他の信号１６〜１８につ
いても同様）の論理レベルにかかわらず、セレクタ３６
から出力される信号２２は、ハイレベルでセグメント端
子１０には、信号２０のレベル、すなわち駆動電圧端子
６のレベルが出力される。残りのセグメント端子及びコ
モン端子にも、同様に、駆動電圧端子６のレベルが出力
される。
路３から出力される信号１９（他の信号１６〜１８につ
いても同様）の論理レベルにかかわらず、セレクタ３６
から出力される信号２２は、ハイレベルでセグメント端
子１０には、信号２０のレベル、すなわち駆動電圧端子
６のレベルが出力される。残りのセグメント端子及びコ
モン端子にも、同様に、駆動電圧端子６のレベルが出力
される。
【００２７】テストモードＢの状態では、テストモード
Ａと同様に、制御回路２から出力される信号１４、１５
の論理レベルにかかわらず、駆動電圧端子７のレベルが
信号２０に供給され、制御回路３から出力される信号１
９の論理レベルにかかわわらず、セレクタ５に入力され
る信号が各セグメント端子及びコモン端子に供給され
る。
Ａと同様に、制御回路２から出力される信号１４、１５
の論理レベルにかかわらず、駆動電圧端子７のレベルが
信号２０に供給され、制御回路３から出力される信号１
９の論理レベルにかかわわらず、セレクタ５に入力され
る信号が各セグメント端子及びコモン端子に供給され
る。
【００２８】以下、テストモードＣ、Ｄについても同様
である。以上説明したように、本発明におけるテストモ
ードＡ〜Ｄを使用することにより、ＣＰＵ１に命令を与
えずに、外部端子の状態だけから、ＬＣＤドライバの電
圧偏差レベルの特性が測定できる。なお、セレクタ３６
において、テストモードＡ〜Ｄ以外の通常動作モード時
には、セレクタ３６は制御回路２からの出力１４、１
５、及び制御回路３からの出力１６〜１９をそのまま、
それぞれセレクタ４、及びセレクタ５へ出力する。
である。以上説明したように、本発明におけるテストモ
ードＡ〜Ｄを使用することにより、ＣＰＵ１に命令を与
えずに、外部端子の状態だけから、ＬＣＤドライバの電
圧偏差レベルの特性が測定できる。なお、セレクタ３６
において、テストモードＡ〜Ｄ以外の通常動作モード時
には、セレクタ３６は制御回路２からの出力１４、１
５、及び制御回路３からの出力１６〜１９をそのまま、
それぞれセレクタ４、及びセレクタ５へ出力する。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
テストパターン作成に要する時間の短縮を図ると共に、
特性評価時及び出荷検査時のテスト時間の短縮を図るこ
とができる、という効果を奏する。
テストパターン作成に要する時間の短縮を図ると共に、
特性評価時及び出荷検査時のテスト時間の短縮を図るこ
とができる、という効果を奏する。
【００３０】その理由は、本発明においては、テスト端
子の状態を入力し、これをデコードして制御信号を出力
するテスト回路を備え、ＣＰＵからの制御情報を受けて
駆動端子、セグメント端子、コモン端子を選択するセレ
クタの間に、テスト回路により制御されるセレクタを挿
入したことにより、ＣＰＵで制御される制御回路の出力
にかかわらず、ＣＰＵを介さずに、テスト端子の値によ
り所望のテスト条件を設定することができるためであ
る。
子の状態を入力し、これをデコードして制御信号を出力
するテスト回路を備え、ＣＰＵからの制御情報を受けて
駆動端子、セグメント端子、コモン端子を選択するセレ
クタの間に、テスト回路により制御されるセレクタを挿
入したことにより、ＣＰＵで制御される制御回路の出力
にかかわらず、ＣＰＵを介さずに、テスト端子の値によ
り所望のテスト条件を設定することができるためであ
る。
【図１】本発明の一実施例の回路構成を示す図である。
【図２】本発明の一実施例のテスト回路の構成を示す図
である。
である。
【図３】本発明の一実施例のテスト回路の動作を説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
【図４】従来のＬＣＤコントロールドライバのテスト用
の回路構成を示す図である。
の回路構成を示す図である。
１ ＣＰＵ ２、３ 制御回路 ４、５、３６ セレクタ ６〜９ 駆動電圧端子 １０、１１ セグメント端子 １２、１３ コモン端子 １４〜１９、２２〜２７ ２０、２１ アナログ信号 ２８〜３１ テスト端子 ３２〜３５ 制御信号（テスト信号端子） ３７ テスト回路 ３８、３９ ラッチ回路 ４０〜４４ ＡＮＤゲート ４５、４６ インバータ Ｔ１〜Ｔ１２ Ｎｃｈトランジスタ（トランスファゲー
ト）
ト）
Claims (3)
- 【請求項１】ＬＣＤ（Liquid Crystal Display；液晶
ディスプレイ）コントロールドライバを内蔵し、前記Ｌ
ＣＤコントロールドライバの駆動電圧端子と、前記ＬＣ
Ｄコントロールドライバのセグメント端子およびコモン
端子と、を含むマイクロコンピュータにおいて、 前記駆動電圧端子と前記セグメント端子との電圧偏差レ
ベルの特性を測定するための手段と、 前記駆動電圧端子と前記コモン端子との電圧偏差レベル
の特性を測定するための手段と、 を有する、ことを特徴とするマイクロコンピュータ。 - 【請求項２】ＬＣＤ（Liquid Crystal Display；液晶
ディスプレイ）コントロールドライバを内蔵し、前記Ｌ
ＣＤコントロールドライバの駆動電圧端子と、前記ＬＣ
Ｄコントロールドライバのセグメント端子およびコモン
端子と、ＣＰＵと、を含むマイクロコンピュータにおい
て、 外部テスト端子からの入力値をデコードして制御信号を
出力するテスト回路を備え、 前記ＣＰＵからの制御情報を受けて前記駆動電圧端子、
前記セグメント端子、前記コモン端子を選択するセレク
タの間に、前記テスト回路からの制御信号により切替が
制御されるテスト用セレクタを挿入し、 テスト時において、前記ＣＰＵで制御される前記制御情
報によらずに、すなわち前記ＣＰＵを介さずに、前記外
部テスト端子の値により前記テスト用セレクタを介し
て、前記駆動電圧端子と前記セグメント端子と、前記駆
動電圧端子と前記コモン端子との接続を制御し、電圧偏
差レベルの特性測定のテスト条件を設定可能としたこと
を特徴とするマイクロコンピュータ。 - 【請求項３】ＬＣＤ（Liquid Crystal Display；液晶
ディスプレイ）コントロールドライバを内蔵し、前記Ｌ
ＣＤコントロールドライバ駆動電圧端子を複数備えると
共に、前記ＬＣＤコントロールドライバのセグメント端
子およびコモン端子を複数備え、 ＣＰＵからの出力信号を入力する制御回路と、 前記制御回路の出力信号を選択信号として、前記駆動電
圧端子を選択し、該選択された端子の電圧を、選択され
た前記セグメント端子又はコモン端子に伝達する選択回
路と、 を備えてなるマイクロコンピュータにおいて、 前記制御回路と前記選択回路の間に新たに第２の選択回
路を挿入し、 外部テスト端子の状態を入力しこれをデコードして前記
第２の選択回路に対して、前記外部テスト端子で指定さ
れたテストモードに対応する制御信号を出力するテスト
制御回路を備え、 前記第２の選択回路は、前記テスト制御回路からの制御
信号によりテストモードが設定された場合には、前記Ｃ
ＰＵからの信号を入力する制御回路の出力にかかわら
ず、前記テストモードに対応した駆動電圧端子と、セグ
メント端子又はコモン端子を選択し、 これにより前記ＣＰＵの命令実行に依らずして、前記駆
動電圧端子と前記セグメント端子との電圧偏差レベル、
及び前記駆動電圧端子と前記コモン端子との電圧偏差レ
ベルの特性を測定可能とした、ことを特徴とするマイク
ロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18046497A JP3226839B2 (ja) | 1997-06-20 | 1997-06-20 | テスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18046497A JP3226839B2 (ja) | 1997-06-20 | 1997-06-20 | テスト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1114685A true JPH1114685A (ja) | 1999-01-22 |
| JP3226839B2 JP3226839B2 (ja) | 2001-11-05 |
Family
ID=16083688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18046497A Expired - Fee Related JP3226839B2 (ja) | 1997-06-20 | 1997-06-20 | テスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3226839B2 (ja) |
-
1997
- 1997-06-20 JP JP18046497A patent/JP3226839B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3226839B2 (ja) | 2001-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005530172A (ja) | 非同期的に動作する構成要素を有する電子回路 | |
| US5367551A (en) | Integrated circuit containing scan circuit | |
| JP3226839B2 (ja) | テスト回路 | |
| JPH07260857A (ja) | 液晶表示装置の駆動回路および液晶表示装置 | |
| JP3595503B2 (ja) | 半導体集積回路及びその試験方法 | |
| KR100653682B1 (ko) | 반도체 메모리 장치 | |
| KR19980027922A (ko) | 다수개의 테스트 모드 설정 방법 및 그에 따른 장치 | |
| JP3225528B2 (ja) | レジスタ回路 | |
| JP2001215463A (ja) | Ｌｃｄドライバのコモン出力設定回路及び設定方法並びにｌｃｄドライバ用半導体装置 | |
| JPH028490B2 (ja) | ||
| JP3093685B2 (ja) | 集積回路およびその機能試験方法 | |
| JPH11296400A (ja) | モード設定回路 | |
| JP3222251B2 (ja) | 半導体集積回路装置のテスト補助回路 | |
| JPH05218206A (ja) | 集積回路装置 | |
| JP2004272638A (ja) | マイクロコンピュータ | |
| JPH06130126A (ja) | シフトレジスタのテスト回路 | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JP2003066102A (ja) | 半導体製品の試験回路 | |
| JPS6077518A (ja) | 集積回路 | |
| JPH11326468A (ja) | テストモード設定回路 | |
| JP2003051544A (ja) | 半導体装置 | |
| JPS6231527B2 (ja) | ||
| JPH10123213A (ja) | 半導体集積回路 | |
| JPH08161896A (ja) | シフトレジスタ回路のクロック供給方法、クロックドインバータ及びシフトレジスタ回路 | |
| JPH06167546A (ja) | メモリデバイス検査用データ転送回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000208 |
|
| LAPS | Cancellation because of no payment of annual fees |