DE3032620A1

DE3032620A1 - Bipolare speicherschaltung

Info

Publication number: DE3032620A1
Application number: DE19803032620
Authority: DE
Inventors: Atsuo Hotta; Teruo Isobe; Yukio Kato
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1979-08-29
Filing date: 1980-08-29
Publication date: 1981-03-19
Also published as: US4337523A; JPS6329359B2; JPS5634186A

Description

Beschreibung

Die Erfindung bezieht sich auf eine bipolare Speicherschaltung mit Speicherzellen des Stromschalttyps.

Bei bipolaren Speicherschaltungen mit Stromschalt-Speicherzellen erfolgt die Unterscheidung zwischen Informationslese- und Informationsschreibzyklus nach dem Pegel eines Schreibsignals, das von außen aufgegeben wird.

Bei einer solchen Speicherschaltung kann daher eine Fehlfunktion durch das Auftreten eines Störsignals im Schreibsignal während beispielsweise eines Lesezyklüs vorkommen.

Um ein fehlerhaftes Arbeiten der bipolaren Speicherschaltung durch solche Störsignale usw. zu vermeiden, wurde bereits ein Verfahren vorgeschlagen (japanische Patentanmeldung (Offenlegungsschrift No. 52-35535)), bei welchem ein Schreibsignal und ein durch Verzögerung des Schreibsignals gewonnenes Signal logisch kombiniert werden und das sich ergebende zusammengesetzte Signal als Eingangssignal für eine Schreib-Treiberschaltung verwendet wird. Nach diesem Verfahren wird jeder Störimpuls im Schreibsignal, der eine Impulsbreite hat, die kleiner als die Signalverzögerungszeit ist', vernachlässigbar.

Bei dem bekannten Verfahren wird jedoch die Errichtungsbzw. Vorbereitungszeit um die Verzögerungszeit des Signals länger. Da ferner die Schreibzeit in dem durch die logische Kombination gewonnenen Signal abnimmt, muß die Impulsbreite des von außen aufzugebenden Schreibsignals erhöht werden. Mit dem bekannten Verfahren wird dementsprechend die Dauer des Schreibzyklus langer.

Ziel der Erfindung ist daher die Schaffung einer bipolaren Speicherschaltung, die einen schnellen und stabilen Schreibvorgang durchführen kann.

Ein weiteres Ziel der Erfindung ist die Schaffung einer bipolaren Speicherschaltung, mit der der Aufgabe-Zeitspiel"

130012/0700

raum des Schreibsignals groß gemacht werden kann.

Ein weiteres Ziel der Erfindung ist die Schaffung einer bipolaren Speicherschaltung, bei der die Schwankungen eines Referenzpotentials zurückgehend auf Änderungen des Betriebsstromes einer Informationsausleseschaltung gering sind.

Ausfuhrungsformen der Erfindung werden im folgenden in Verbindung mit der beigefügten Zeichnung beschrieben.

Auf dieser ist
Fig. 1 ein Blockschaltbild einer Ausführungsform der Erfindung,

Fig. 2 ein Logikschaltbild eines Impulsgenerators gemäß der Erfindung,

Fig. 3 ein konkretes Schaltbild eines Speicherfelds,

Fig. 4 ein konkretes Schaltbild einer Ausgangspufferschaltung,

Fig. 5 ein Arbeitswellenformdiagramm der bipolaren Speicherschaltung gemäß der Erfindung, Fig. 6 ein Diagramm der Schreibkennkurven der bipolaren Speicherschaltung,

Fig. 7 ein Logikschaltbild von wesentlichen Teilen einer weiteren Ausführungsform der Erfindung, und Fig. 8 ein Schaltbild einer wiederum weiteren Ausführungsform.

Erfindungsgemäß ist ein Impulsgenerator vorgesehen, der durch ein von außen aufgegebenes Schreibsignal mit einer eine bestimmte Zeit übersteigenden Impulsbreite gestartet wird und ein Signal einer Impulsbreite erzeugt, die unabhängig von der erstgenannten Impulsbreite konstant ist, wobei das Ausgangssignal des Impulsgenerators im wesentlichen zu einem Schreibsignal für eine Speicherzelle gemacht wird.

Im folgenden wird die Erfindung im einzelnen in Verbindung mit den Ausführungsformen beschrieben.

130012/0790

" ⁷" 303262Q

Fig. 1 ist ein Blockschaltbild einer bipolaren Speicherschaltung/ das eine Ausführungsform der Erfindung zeigt.

Die einzelnen Schaltungsblöcke der Figur sind nach einer bekannten Technik zur Ausbildung integrierter Schaltungen auf einem einzigen Halbleitersubstrat ausgebildet. Anschlüsse A_Q bis A_g, ^D , CS/ WE, D- / GND ^und V„_E bilden die externen Anschlüsse der integrierten Halbleiterschaltung (IC).

1 bezeichnet ein Speicherfeld. Es enthält eine Anzahl von stromschaltenden (emittergeko.ppelten) Speicherzellen, eine Anzahl von Wortleitungen 'W-- bis W₃₂₁ ^un<ä eine Anzahl von Bit- bzw. Stellenleitungen, wie aus Fig. 3 noch deutlich werden wird.

2 bezeichnet einen X-Adressendecodierer. Über den Empfang eines Adressensignals aus einer Anzahl von Bits A_ bis A. erzeugt er ein X-Adressenauswahlsignal zur Auswahl einer der Wortleitungen des Speicherfelds 1.

Bei 3 ist eine Wortansteuerungsschaltung (Worttreiber) gezeigt.

über den Empfang eines Ausgangssignals des X-Adressendecodierers 2 erzeugt sie ein Wortleitungsauswahlsignal zur Durchführung der Auswahl einer Wortleitung.

Bei 4 ist ein Y-Adressendecodierer gezeigt. Über den Empfang eines Adressensignals aus einer Anzahl von Bits Aj- bis Ag erzeugt er Y-Adressenauswahlsignale Y₁ bis Y₃₃ zur Auswahl einer Anzahl von Stellenleitungen des Speicherfelds.

5 bezeichnet eine Stellenleitungsauswahlschaltung, welche unter Verwendung der Y-Adressenauswahlsignale Signale zur Auswahl der Anzahl von Stellenleitungen des Speicherfelds erzeugt.

Fig. 3 zeigt ein konkretes Beispiel des Speicherfelds 1, des X-Adressendecodierers 2, der Wortansteuerschaltung und der Stellenleitungsauswahlschaltung 5 nach Fig. 1.

Das Speicherfeld 1 ist aus Speicherzellen MS₁- bis Μ~₂

130012/0790

in Matrixanordnung, Wortleitungen W₁₁ und W₉₁, unteren Wortleitungen W₁₂ und W₂₂, Haltestromquellen IR₁ und IR₂ sowie Stellenleitungen D₁ bis D₄ aufgebaut.

Wie mit der Speicherzelle MS₁₁ typischerweise dargestellt, ist jede der Speicherzellen MS . bis MS₉₉ aus einem Paar von Mehremittertransistoren Q₁ und Q₉, deren Basen on Kollektoren kreuzgekoppelt sind, Widerständen R₁ und R₉ sowie Dioden D₁ und D₀, die als Kollektorlast der Transistoren Q₁ und Q₉ verwendet werden, aufgebaut. Wie in der Figur zu sehen, sind mehrere in der gleichen Reihe angeordnete Speicherzellen gemeinsam mit der Wortleitung W₁₁ bzw. W₉₁ sowie der unteren Wortleitung W₁₉ bzw. W₂₉ verbunden. Die Haltestromquellen IR₁ und IR₂ sind zwischen den unteren Wortleitungen W₁₉ und W₉₉ sowie einem negativen Spannungsanschluß V„„ angeschlossen.

Ein- und Ausgänge e.. und e₃ von in der gleichen Spalte angeordneten Speicherzellen sind entsprechend gemeinsam mit den Stellenleitungen D₁ bis D₄ in der in der Figur gezeigten Weise verbunden.
Der X-Adressendecodierer 2 ist aus Adressenpuffern BA₀ bis BA₄ und NICHT-ODER-Schaltungen 21' bis 25· aufgebaut.

Die"Adressenpuffer BA bis BA₄ liefern auf Eingangs-Adressensignale hin, die über die entsprechenden externen Anschlüsse A₀ bis A₄ zugeführt werden, nicht-invertierte Signale an Anschlüssen a_o bis a₄ und invertierte Signale an Anschlüssen a_o bis äT.

Jede der NICHT -ODER-Schaltungen 21' bis 25" ist aus Transistoren Q, bis Q₄, deren Basen selektiv die Ausgangssignale der Adressenpuffer BA_Q bis BA₄ erhalten, einem Transistor Q₅, dessen Basis die Ausgangsspannung einer Referenzspannungsquelle E₁ erhält, sowie Widerständen R₃ und R₄ aufgebaut.

Die Wortansteuerschaltung 3 ist aus Emitterfolgerschaltungen 31 bis 35 aufgebaut, von denen jede einen

130012/0790

303262Q

Emitterfolgertransistor Q_fi enthält.

Die Stellenleitungsauswahlschaltung 5 ist aus einer Schreib- und Leseschaltung 51, einer Auswahlschaltung 52 und einer !Constantstromschaltung 53 aufgebaut.

' Die Schreib- und Leseschaltung 51 enthält Transistoren Q₇ bis Q_1Of die in Entsprechung zu den Stellenleitungen D- bis D. vorgesehen sind. Die Transistoren Q₇ und Q_g, deren Emitter mit den auf der einen Seite befindlichen Stellenleitungen D₁ und D₃ der entsprechenden Paare von Stellenleitungen D₁, D₂ und D₃, D. verbunden sind, sind mit ihren Kollektoren gemeinsam mit einer Leseleitung S- und mit ihren Basen gemeinsam mit einer Schreibleitung W₁ verbunden. Ähnlich sind die Transistoren Q₈ und Q₁₀, deren Emitter mit den auf der anderen Seite befindlichen Stellenleitungen D_? und D. verbunden sind, mit ihren Kollektoren gemeinsam mit einer Leseleitung S_? entsprechend der Leseleitung S₁ und mit ihren Basen mit einer Schreibleitung W_Q entsprechend der Schreibleitung W-. verbunden.

Die Auswahlschaltung 52 enthält Transistoren Q... bis Q ., die in Entsprechung zu den Stellenleitungen D₁ bis D.

vorgesehen sind. Die Basen der dem Paar von Stellenleitungen D₁ und D„ entsprechenden Transistoren Q₁₁ und .Q _ erhalten das Y-Adressenauswahlsignal Y₁ des Y-Adressendecodierers 4, während die Basen der dem anderen Paar von Stellenleitungen D₃ und D. entsprechenden Transistoren Q₁₃ und Q₁- in ähnlicher Weise das Y-Adressenauswahlsignal Y₂ erhalten.

Die Konstantstromschaltung 53 ist aus Konstantstromeinrichtungen IR₃ bis IR_fi aufgebaut, die zwischen den betreffenden Stellenleitungen D₁ bis D- und dem negativen Spannungsanschluß V™ angeschlossen sind.

Die Auswahl und Nicht-Auswahl der Speicherzellen des Speicherfelds 1 und das Lesen von Information aus der ausgewählten Speicherzelle sowie das Schreiben von Information in die ausgewählte Speicherzelle werden entsprechend den Stromschaltvorgängen zwischen denjenigen Transistoren der Speicher-

130012/0790

zellen, der Lese- und Schreibschaltung 51 sowie der Auswahlschaltung 52 bestimmt, deren Emitter gemeinsam mit den Stellenleitungen verbunden sind.

Die nicht auszuwählende Wortleitung wird auf ein vergleichsweise niedriges Potential (in folgenden "V" genannt) gelegt. Umgekehrt wird die auszuwählende Wortleitung auf ein vergleichsweise hohes Potential (in folgenden "V " genannt) gelegt, so daß das niedrigere der Kollektorpotentiale der beiden Transistoren Q₁ und Q_ der mit dieser Wortleitung verbundenen Speicherzelle höher als das höhere der Kollektorpotentiale der beiden Transistoren Q₁ und Qy der mit der nicht ausgewählten Wortleitung verbundenen Speicherzellen werden kann.

Die nicht auszuwählende Y-Adressenauswahlleitung wird auf ein hohes Potential (im folgenden "ν_γ " genannt) gelegt, das etwas höher als V„ ist, während die auszuwählende Y-Adressenauswahlleitung auf ein niedriges Potential (im folgenden "Vy₁" genannt) gelegt wird, das niedriger als das niedrigere Kollektorpotential der beiden Transistoren Q₁ und Q_? der mit der ausgewählten Wortleitung verbundenen Speicherzelle ist.

Beim Lesen werden die beiden Schreibleitungen W₁ und W„ auf ein Referenzpotential (im folgenden "V " genannt) gelegt, das zwischen den Kollektorpotentialen der Transistoren Q₁ lind Q₂ der mit der ausgewählten Wortleitung verbundenen Speicherzelle liegt.

Beim Schreiben wird diejenige der Wortleitungen W₁ und W_n, die entsprechend einer einzuschreibenden Information ausgewählt worden ist, auf ein Potential (im folgenden "V_WR" genannt) gelegt, das niedriger als das niedrigere der beiden Kollektorpotentiale ist, während die andere Wortleitung im wesentlichen auf das Referenzpotential V_, gelegt wird. Wenn die Y-Adressenauswahlleitung Y₁ auf den Nicht-Auswahlpegel Vy_H gelegt wird, werden die Transistoren Q₁₁ und Q₁₂ der Auswahlschaltung 52 durch das hohe Potential Vy„ der Y-Adressenauswahlleitung Y₁ in den Durchlaßzustand gebracht, und die Konstantstromeinrichtungen IRo und IR.

130012/0790

werden über die Transistoren Q₁₁ und Q₁₂ mit Ströman versorgt. Folglich werden die mit den Stellenleitungen D₁ und D„ verbundenen 'Emitter e.. und e-, der Speicherzellen MS₁₁ und MS₉₁ im Sperrzustand gehalten. In diesem Fall fließen infolge der Haltestromeinrichtungen IR₁ und IR- Ströme zum Halten von Information in die Speicherzellen MS₁₁ und MS₂₁. Dabei werden auch die Transistoren Q_ und Q₀ der Schreib- und Leseschaltung

/ O

21 entsprechend dem Durchlaßzustand der Transistoren Q₁₁ und Q_1? im Sperrzustand gehalten.

Wenn die Wortleitung W₁₁ auf Auswahlpegel V„ und die Y-Adressenauswahlleitung Y₁ ebenfalls auf Auswahlpegel V_VT gelegt wird, wird die Speicherzelle MS₁₁ ausgewählt.

X-Lj I I

In diesem Fall werden die beiden Transistoren Q₁₁ und Q₁₂ der Auswahlschaltung 52 durch den oben beschriebenen Stromschaltvorgang in den Sperrzustand gebracht.

Ohne daß dies einschränkend zu verstehen ist^ wird eine "1" der in der Speicherzelle gespeicherten Information zum Durchlaßzustand des Transistors Q₁ und zum Sperrzustand des Transistors Q₂ in Entsprechung gebracht, während eine "0" zum Sperrzustand des Transistors Q₁ und zum Durchlaßzustand des Transistors Q₂ in Entsprechung gebracht wird.

Beim Lesen wird, wenn die Information der ausgewählten Speicherzelle MS₁₁ eine "1" ist, das Basispotential des Transistors Q₁ der Speicherzelle MS₁₁ höher als das Basispotential V_n des Transistors Q-, gemacht. Infolgedessen fließt Strom vom Emitter e.. des Transistors Q₁ in die Konstantstromeinrichtung IR.,. Umgekehrt wird das Basispotential des Transistors Q₁ niedriger als das Basispotential V_R des Transistors Qg gemacht. Infolgedessen fließt Strom vom Transistor Q₈ in die Konstantstromquelle IR₄. Der Strom durch den Transistor Q₈ bewirkt einen Spannungsabfall über dem mit der Leseleitung S₂ verbundenen Lastwiderstand R,. Das heißt, entsprechend der in der ausgewählten Speicherzelle MS₁₁ als Information gespeicherten "1" wird die Leseleitung S₁ auf hohen Pegel und die Lese-

130012/0790

leitung S₂ auf niedrigen Pegel gelegt. Wenn umgekehrt die in der ausgewählten Speicherzelle MS₁₁ gespeicherte Information eine "0" ist, liegt die Leseleitung S₁ auf niedrigem Pegel und die Leseleitung S„ auf hohem Pegel. Beim Schreiben wird ansprechend beispielsweise den hohen Pegel eines auf den externen Anschluß D. gegebenen Datensignals die Schreibleitung W₁ auf niedriges Potential V und die Schreibleitung W_Q auf Referenzpotential V_R gelegt. In diesem Fall wird, wenn die auszuwählende Speicherzelle die Speicherzelle MS₁., ist, durch den Stromschaltvorgang des Transistors Q₁ und des Transistors Q₇ unabhängig vom vorangehenden Durchlaß- oder Sperrzustand des Transistors Q₁ ein Stromfluß vom Emitter e₁ dieses Transistors Q₁ der Speicherzelle MS₁₁ zur Konstantstromeinrichtung IR₃ bewirkt. Infolgedessen wird der Transistor Q₁ in den Durchlaßzustand gebracht und eine "1" als Information in die Speicherzelle MS₁₁ geschrieben.

Wieder bezugnehmend auf Fig. 1 bezeichnen B„ bis B. Eingangspufferschaltungen, die das Chip-Auswahlsignal CS, das Schreibsignal WE bzw. das Eingangs-Datensignal D. , die von außen auf den IC gegeben werden, erhalten.

Das Ausgangssignal der Pufferschaltung B„- wird mit dem das Eingangssignal darstellenden Chip-Auswahlsignal gleichphasig gemacht und auf eine Ausgangspufferschaltung B₁ sowie Gatterschaltungen G₁ und G„ gegeben. Ohne daß dies einschränkend zu verstehen sein soll, wird, wie dies später noch deutlich wird, der Chip bzw. die Speicherschaltung durch den niedrigen Pegel des Chip-Auswahlsignals CS in den ausgewählten Zustand und durch den hohen Pegel dieses Signals in den nicht-t-.ausgewählten Zustand gelegt.

Die Pufferschaltung B^ liefert ein mit dem das Eingangssignal darstellenden Schreibsignal WE gleichphasiges Signal WE¹, das auf einen später noch zu beschreibenden Impulsgenerator 6 gegeben wird, sowie ein gleichphasiges Signal WE, das auf die Pufferschaltung B₁ gegeben wird. Das Schreib-

130012/0790

signal WE wird auf den niedrigen Pegel gesetzt, wenn Information in die Speicherzelle einzuschreiben ist, und auf den hohen Pegel, wenn Information aus der Speicherzelle auszulesen ist.

Die Speicherschaltung B₄ liefert ein zum Eingangs-Datensignal D. gegenphasiges Signal d. , das auf die Gatterschaltung G₁ gegeben wird, und ein dazu gleichphasiges Signal d. , das auf die Gatterschaltung G₂ gegeben wird.

Wie in Fig. 2 zu sehen, ist der Impulsgenerator 6 aus einer ersten Verzögerungsschaltung 7, welche das von der Pufferschaltung B₃ gelieferte Schreibsignal WE¹ verzögert, einer NICHT-ODER-Gatterschaltung G₃, welche ein von der Verzögerungsschaltung 7 geliefertes verzögertes Signal und das Schreibsignal WE¹ erhält, einer zweiten Verzögerungsschaltung 8, welche das Ausgangssignal der Gatterschaltung G₃ verzögert, und einer Flipflop-Schaltung 9 mit Rücksetzpräferenz, deren Setzeingang der Ausgang der Gatterschaltung G₃ und deren Rücksetzeingang der Ausgang der zweiten Verzögerungsschaltung 8 ist, aufgebaut. Wie später noch erläutert, wird das invertierte Ausgangssignal Q der Flipflop-Schaltung 9 als ein Schreibsignal WE" verwendet, das auf die Gatterschaltungen G₁ und G₂ gegeben wird.

Die ^Gatterschaltung G₁ versorgt die Schreibleitung W₁ mit einem Schreibsignal, wenn sie, wie oben beschrieben, das Chip-Auswahlsignal CS über die Eingangs-Pufferschaltung B₂, das Schreibsignal WE über den Impulsgenerator 6 und das invertierte Signal zum Eingangs-Datensignal D. über die Pufferschaltung B. erhält. Das Schreibsignal auf der Schreibleitung W₁ wird nur dann zum niedrigen Potential V gemacht, wenn das vom Impulsgenerator 6 gelieferte Schreibsignal WE" auf niedrigem Pegel und daneben das Eingangs-Datensignal D. entsprechend einer "1" der Information auf hohem Pegel ist, während es zu allen übrigen Zeiten, d.h. wenn das Schreibsignal WE" auf hohem Pegel oder wenn das Eingangs-Datensignal D. entsprechend einer

130012/0790

"O" der Information auf niedrigem Pegel ist, das Referenzpotential V_n ist.

Die Gatterschaltung G„ hat den gleichen Aufbau wie die Gatterschaltung G₁, nur erhält sie über die Pufferschaltung B₄ das Signal gleichphasig mit dem Eingangs-Datensignal D. . Dementsprechend gibt sie ein Signal des niedrigen Potentials V auf die Schreibleitung W₀ nur, wenn das Schreibsignal WE" auf niedrigem Pegel und daneben das Eingangs-Datensignal D. entsprechend einer "0" der Information ebenfalls auf niedrigem Pegel ist, während sie zu allen anderen Zeiten ein Signal auf dem Pegel des Zwischenpotentials V_n liefert.

Fig. 5 zeigt ein Zeitdiagramm der bipolaren Speicherschaltung obigen Aufbaus.

Der Chip wird dadurch in den ausgewählten Zustand gesetzt, daß das Chip-Auswahlsignal CS zur Zeit t auf niedrigen Pegel gesetzt wird, wie dies bei A in Fig. 5 gezeigt ist.

Wie bei B in Fig. 5 gezeigt, wird das Adressensignal

A. zu einer Zeit t.. in einen der auszuwählenden Speicherzelle entsprechenden Zustand gesetzt. Wie bei H in Fig. 5 gezeigt, wird das der Information der ausgewählten Speicherzelle entsprechende Signal Dq_UT zu einer Zeit t₂ geliefert, die um die durch die einzelnen oben beschriebenen Schaltungen bestimmte Verzögerungszeit später als die Zeit t₁ ist.

Im Falle des Schreibens beispielsweise von Daten wird das Eingangs-Datensignal D. , wie durch die gestrichelte Linie bei C in Fig. 5 angedeutet, zu einer Zeit t₃ gesetzt, wonach zu einer Zeit t, das auf den externen Anschluß zu gebende . Schreibsignal WE aus dem vorhergehenden hohen Pegel auf den niedrigen Pegel gebracht wird, wie dies bei D in Fig. 5 gezeigt ist.

Die NICHT-ODER-Gatterschaltung G^ im Impulsgenerator' 6 erhält an ihren beiden Eingängen die Niedrigpegelsignale,

130012/0790

wenn die Zeit, während der das Schreibsignal WE auf niedrigem Pegel gehalten wird, die Verzögerungszeit τ- der Verzögerungsschaltung 7 erreicht hat. Das heißt, die NICHT-ODER-Gatterschaltung G_ liefert ein Signal, das sich zu einer Zeit t₅, zu der die Zeitdauer τ- ausgehend von der Zeit t. abgelaufen ist, von niedrigem Pegel auf hohen Pegel ändert. Die RS-Flipflop-Schaltung wird durch das Ausgangssignal der NICHT-ODER-Gatter-Schaltung G₃ zur Zeit t₅ gesetzt und legt das Schreibsignal WE" an ihrem invertierenden Ausgang Q auf den niedrigen Pegel, wie dies bei E in Fig. 5 gezeigt ist.

Das Ausgangssignal der Verzögerungsschaltung 8 wird zu einer Zeit t_fi, zu der die Verzögerungszeit τ- gegenüber der Zeit t₅ abgelaufen ist, auf hohen Pegel gebracht.

Dadurch wird die RS-Flipflop-Schaltung 9 rückgesetzt, und das Schreibsignal WE" an ihrem invertierenden Ausgang Q nimmt, wie bei E in Fig. 5 gezeigt, wiederum den hohen Pegel an.

Dementsprechend führen die Gatterschaltungen G₁ und G₂ den Schreibvorgang in der Zeitdauer τ₂ vom Zeitpunkt nach der Verzögerungszeit τ- bezüglich des von außen angelegten Schreibsignals WE aus.

Zu einer Zeit t₇ nach Beendigung des Schreibvorgangs wird das Adressensignal A. geändert und damit eine neue Speicherzelle ausgewählt, worauf der Vorgang des Lesens oder Schreibens von Information in der gleichen Weise wie oben ausgeführt wird.

Bei einer bipolaren Schaltung mit den oben beschriebenen Stromschaltspeicherzellen ändert sich die für das Schreiben von Information in irgendeine Speicherzelle erforderliche Minimalzeit t , mit anderen Worten die für das Schreibsignal VE" erforderliche minimale Impulsbreite, in Abhängigkeit von der Errichtungs- bzw. Vorbereitungszeit ΐ™_Α des Schreibsignals WE" für das Adressensignal A., wie dies durch eine Kennlinie A in Fig.

6 dargestellt ist. Infolgedessen muß die Zeitdauer des

130012/0790

unteren Pegels des Schreibsignals WE" größer als die Schreibzeit t eingestellt werden.

Gemäß vorliegender Ausfuhrungsform wird die Niedrigpegelzeitdauer des an die Gatterschaltungen G₁ und G₂ zu liefernden Schreibsignals WE" durch die Verzögerungsschaltung 8 des Impulsgenerators 6 bestimmt und ist nicht durch die Zeitdauer des externen Schreibsignals WE beeinflußt.

Die Niedrigpegelzeitdauer des· von außen zuzuführenden Schreibsignals WE kann bis zu der für das Starten des Impulsgenerators 6 benötigten Zeitdauer hinunter verkürzt werden, d.h. bis zu einer Zeit die etwas über der Verzögerungszeit T₁ liegt, ohne durch die Schreibzeit t beschränkt zu sein. Andererseits wird das das Schreibsignal WE" intern in der oben beschriebenen Weise erzeugt, so daß das von außen zuzuführende Schreibsignal WE mit seiner hinteren Flanke a bis zur hinteren Flanke b¹ des Adressensignals A. verzögert sein kann. Dementsprechend ist der Zeitspielraum des von außen zuzuführenden Schreibsignals WE groß.

Die maximale Impulsbreite des Schreibsignals, wie sie unter der Bedingung bestimmt wird, daß in keiner Speicherzelle des Speicherfelds ein Einschreiben von Information passiert, d.h. die Nicht-Schreibimpulsbreite t , ändert sich in Abhängigkeit von der Zeit zwischen dem Setzen des Adressensignals und dem Setzen des Schreibsignals, d.h. der Vorbereitungszeit t-,ς,. und wird bei einer bestimmten Vorbereitungszeit t, wie in Kurve C in Fig. 6 dargestellt, ein Minimum. Die Tatsache, daß die Nicht-Schreibimpulsbreite so klein wie bei der Vorbereitungszeit t ist, bedeutet, daß in Fällen, wo ein eine bestimmte logische Schwellenspannung überschreitender Störimpuls das Schreibsignal beeinflußt, das sich ergebende Signal als Schreibsignal betrachtet

und so fehlerhaft Information in die Speicherzelle geschrieben wird.

Entsprechend der vorliegenden Ausführungsform ist

130012/0790

der Impulsgenerator 6 so aufgebaut, daß er zum ersten Mal durch ein Signal einer die bestimmte Zeit T₁ überschreitenden Impulsbreite gestartet wird. Daher wird, selbst wenn ein Störimpuls in dem von außen aufzugebenden Schreibsignal WE vorhanden ist, dieser vom Impulsgenerator 6 ignoriert. Da die Gatterschaltungen G₁ und G- auf iäußere Störungen nicht ansprechen, heißt dies, daß ein fehlerhafter Schreibvorgang nicht stattfindet.

In Fällen jedoch, wo anders als bei obiger Ausführungsform der beschriebene Impulsgenerator nicht vorgesehen ist, mit anderen Worten das von außen zugeführte Schreibsignal WE über die Pufferschaltung B₃ direkt'auf·die Gatterschaltungen G₁ und G₂ gegeben wird, muß die Vorbereitungszeit t^ des Schreibsignals relativ zum Adressensignal größer als ein bestimmter Wert gemacht werden, damit die Nicht-Schreibimpulsbreite t eine über einem bestimmten Wert liegenden Größe haben kann.

Gemäß vorliegender Ausführungsform wird, wie oben beschrieben, daß intern erzeugte Schreibsignal WE" um die Verzögerungszeit T₁ des Impulsgenerators 6 bezüglich des von außen zugeführten Schreibsignals WE verzögert. Indem man die Verzögerungszeit T₁ im wesentlichen gleich der erforderlichen Vorbereitungszeit macht, läßt sich die Zeitdifferenz zwischen der hinteren Flanke b des Adressensignals A. und der vorderen Flanke a¹ des externen Schreibsignals WE auf null redizieren. Infolgedessen läßt sich der Zeitspielraum des externen Schreibsignals WE groß machen.

Bei der vorliegenden Ausführungsform läßt sich die Geschwindigkeit des Schreibzyklus aus den erwähnten Gründen erhöhen.

Mit einem Aufbau wie bei der beschriebenen Ausführungsform, bei welchem die Ausgangspufferschaltung B₁ durch das Schreibsignal gesteuert und die Arbeitszeit der Ausgangspufferschaltung B₁ von denjenigen der Gatterschaltungen G₁

130012/0790

und G„ verschieden gemacht wird, lassen sich die folgenden Wirkungen erreichen.

Wenn beispielsweise ein verhältnismäßig großer Abschlußwiderstand IL über den externen Anschluß D_QUT mit dem Ausgang der gemäß Fig. 4 aufgebauten Ausgangspufferschaltung B. verbunden ist, ist der durch die Ausgangspufferschaltung B₁ fließende Arbeitsstrom bei hohem und bei niedrigem Pegel des Ausgangssignals der Schaltung stark unterschiedlich. So erreicht beispielsweise der Arbeitsstrom der Ausgangspufferschaltung zur Ereugung eines Ausgangssignals auf hohem Pegel den hohen Wert von ungefähr 22 mA, während der Arbeitsstrom zur Erzeugung eines Ausgangssignals auf niedrigem Pegel den kleinen Wert von ungefähr 6 mA annimmt.

Gemäß dem Aufbau nach Fig. 1 liefert, wenn sich die Speicherschaltung nicht im Schreibbetrieb befindet, die Ausgangspufferschaltung B₁ ein Signal, welches der gespeicherten Information einer durch das Adressensignal A. ausgewählten Speicherzelle entspricht. Wenn das externe Schreibsignal WE zu niedrigem Pegel gemacht wird, wird das Ausgangssignal der Ausgangspufferschaltung B₁ unabhängig von den auf die Leseleitungen S₁ und S„ gelieferten Signalen auf den niedrigen Pegel gezwungen.

Dementsprechend ändert sich, wenn das Schreibsignal WE, wie bei D in Fig. 5 dargestellt, zu einer Zeit t_1Q auf den niedrigen Pegel gebracht wird, das Ausgangssignal der Ausgangspufferschaltung B₁ zu einer Zeit t₁₁, die im wesentlichen gleich der Zeit t_1o ist, von hohem Pegel auf niedrigen Pegel. Infolgedessen ändert sich der Arbeitsstrom der Ausgangspufferschaltung B₁ stark.

Über der Induktivitätskomponente und der Widerstandskomponente (nicht gezeigt) der Spannungsversorgungsleitung, beispielsweise der geerdeten Verbindungs leitung GND der Speicherschaltung, wird durch die starke Änderung des Arbeitsstroms eine Spannung erzeugt. Daher ändert'sich, wie bei I in Fig.

130012/0790

gezeigt, das Potential der geerdeten Verbindungsleitung OSID.

Außer wenn der Impulsgenerator 6 wie oben ausgeführt vorgesehen ist, ändert sich, wie ausgeführt, das Potential der Spannungsversorgungsleitung durch die Ausgangspufferschaltung B₁ im wesentlichen gleichzeitig mit den Vorderflanken der Schreibimpulse W-. und W₁. In diesem Fall werden die Änderungszeiten und Änderungswerte der Schreibimpulse W₀ und W₁ durch die Potentialschwankungen der Spannungsversorgungsleitung infolge des Aufbaus der Gatterschaltungen G₁ und G„ in ungünstiger Weise geändert.

Als Folge der unpassenden Änderungszeit und des unpassenden Änderungswerts des Schreibimpulses entsteht die Gefahr, daß fehlerhafte Information in die Speicherzelle geschrieben wird. Da bei der beschriebenen Ausführungsform infolge der Verzögerungsschaltung 7 der Schreibvorgang um die Verzögerungszeit T₁ relativ zum externen Schreibsignal verzögert wird, läßt sich die Schwankungszeitlage der Spannungsversorgungsleitung außer Übereinstimmung mit den Vorderflanken der Schreibimpulse W_Q und W₁ (Schreibvorgang-Startzeitpunkte) bringen. Dementsprechend ist es möglich, den Schreibvorgang in einem Zustand stabiler Versorgungsspannung durchzuführen.

Zur Verminderung der Schwankungen des Potentials der Spannungsversorgungsleitung zielt die Ausführungsform der Fig. 7 darauf ab, das von der Pufferschaltung B, gelieferte Schreibsignal der Ausgangspufferschaltung B₁ über eine Integrationsschaltung 10 zuzuführen.

Da sich die Änderungsgeschwindigkeiten des Anstiegs und Abfalls des Steuersignals der Pufferschaltung B₁ auf diese Weise klein halten lassen, lassen sich die SpannungsSchwankungen der Spannungsversorgungsleitung GND ebenfalls klein halten. Die Folge ist, daß selbst bei einem Zusammenfallen der Schwankungszeit der Spannungsversorgungsleitung GND und der Anstiegszeit des Schreibimpulses W₁ ein stabiler Schreibvorgang möglich ist.

Die Änderungsgeschwindiokeit des Anstriegs bzw. Abfalls des Steuersignals WE der Ausgangspufferschaltung B₁ läßt sich

130012/0790

beispielsweise auch gut dadurch vermindern, daß man das Ausgangs-Treiberleistungvermögen der Eingangspufferschaltung B_, die dieses Signal WE erzeugt, senkt.

Die Erfindung beschränkt sich nicht auf die vorstehenden Ausfuhrungsformen, es kann vielmehr der Impulsgenerator 6 auf verschiedenste Weise abgewandelt sein und eine NICHT-UND-Gatterschaltung usw. als Gatterschaltung G₃ bei einigen Arten des Einsteilens von Logikpegeln verwendet werden. Die Flipflop-Schaltung 9 und die Verzögerungsschaltung 8 können ohne weiteres durch einen monostabilen Multivibrator ersetzt sein.

Wie in Fig. 8 gezeigt, kann das auf den Impulsgenerator _ 6 zu gebende Schreibsignal auch durch eine Logikschaltung erzeugt werden, die aus Widerständen R₇ bis R_Q, Transistoren Q₂₀ bis Q₂- sowie Referenzspannungsquellen \E₂ und E₃ aufgebaut ist und das Chip-Auswahlsignal CS und das Schreibsignal WE erhält.

In Fig. 8 sind die Transistoren Q^c und Q„_fi mit ihren Basen auf ein über einem Referenzpotential E. liegendes Potential gebracht, weshalb sie beim Lesen von Information in den Durchlaßzustand gesetzt werden. Dementsprechend werden Transistoren Q~₇ und Q„„ iⁿ äen Sperrzustand gesetzt.

Einer der Transistoren Q__ und Q₃₀ wird durch das Eingangs-Datensignal D. in den Durchlaßzustand gesetzt.

Der Strom des Transistors Q₃₉ oder Q₃ fließt durch den Transistor Q₃₅ oder Q₂₆ in einen Widerstand R₁₀- Da, wie oben beschrieben, die Transistoren Q„₇ und Q_?R im Sperrzustand gehalten werden, entsteht an Widerständen R₁₁ und R₁₂ praktisch kein Spannungsabfall. Infolgedessen sind die Schreibleitungen W₁ und W auf dem gleichen Potential

Beim Schreiben werden die Transistoren Q₀₁- und Q_nc in

ZD ZO

den Sperrzustand gesetzt. Dabei ist, wenn beispielsweise das Eingangs-Datensignal D. auf hohem Pegel ist, der Transistor Q₃₉ im Durchlaßzustand und der Transistor Q₃₀

130012/0790

im Sperrzustand. Da der Strom des Transistors Q„„ durch den Transistor Q₀₀ in die Widerstände R₁._ und R₁₀ fließt, erhält die Schreibleitung W₁ das niedrige Potential V„_L und die Schreibleitung W_. das Zwischenpotential V₀.

\J XV

Das Steuersignal für die Ausgangspufferschaltung wird über eine mit dem Widerstand R_ vdrbundene Leitung 1 geliefert.

130012/0790

Claims

PATENTANWÄi.Yfci- . . . - '. . ' . "_ I

SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF' E-BBINSHAUS FINCK

MARIAHILFPLATZ 2 & 3, MaNCHEN 9O »J U 0 '- 0 C- U

POSTADRESSE: POSTFACH 95 O1 6O, D-8OOO MÖNCHEN B5

ALSO PROFESSIONAL REPRESENTATIVtS BEFORE THE EUROPEAN PATENT OFMCE

Hitachi, Ltd.

29. August 19 80 DEA-25199

Bi2olare_Speicherschaltun2
Patentansprüche

Bipolare Speicherschaltung, gekennzeichnet durch eine Anzahl von Speicherzellen (MS₁₁, MS₁₂, MS₂₁,...), einen Adressendecodierer (2, 4), der ein Adressensignal erhält und ein Signal zur Auswahl einer der Speicherzellen entsprechend dem Adressensignal liefert, einen Impulsgenerator (6), der durch ein Schreibsignal gestartet wird und ein Impulssignal fester Impulsdauer liefert, und eine Gatterschaltung (G₁, G₂), welche ein Eingangs-Datensignal und das Impulssignal erhält und ein dem in die ausgewählte Speicherzelle zu schreibenden Eingangs-Datensignal entsprechendes Schreibimpulssignal über eine durch das Impulssignal bestimmte Zeit liefert.
2. Bipolare Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Impulsgenerator (6) aus einer ersten Verzögerungsschaltung (7), welche das Schreibsignal erhält, einer Gatterschaltung (G.,), welche das Schreibsignal und ein Ausgangssignal der ersten Verzö-

13001^/0790

gerungsschaltung erhält, und einer ersten Schaltung, welche durch ein Ausgangssignal der Gatterschaltung gestartet wird und das Impulssignal der festen Impulsdauer liefert, aufgebaut ist.
3. Bipolare Speicherschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Schaltung aus einer zweiten Verzögerungsschaltung (8), welche das Ausgangssignal der Gatterschaltung (Gn) erhält und einer Flipflop-Schaltung (9), welche zwei stabile Zustände hat und in den ersten stabilen Zustand durch das Ausgangssignal der Gatterschaltung und in den zweiten stabilen Zustand durch das Ausgangssignal der zweiten Verzögerungsschaltung gebracht wird, aufgebaut ist.
4. Bipolare Speicherschaltung nach Anspruch 1, gekennzeichnet durch eine Logikschaltung, welche das Schreibsignal und ein Chip-Signal erhält, wobei der Impulsgenerator (6) durch ein Ausgangssignal der Logikschaltung gestartet wird.
5. Bipolare Speicherschaltung nach Anspruch 2, gekennzeichnet durch eine Ausgangspufferschaltung (B₁), welche ein von der ausgewählten Speicherzelle geliefertes Signal erhält, wobei die Ausgangspufferschaltung durch das Schreibsignal gesteuert wird.

130012/0790

3D32620
6. Bipolare Speicherschaltung, gekennzeichnet durch eine Anzahl von Speicherzellen (MS.-, MS₁₂, MS₂₁, ...), einen Adressendecodierer (2, 4), welcher ein Adressensignal erhält und ein Ausgangssignal zur Auswahl einer der Speicherzellen entsprechend dem Adressensignal liefert, einen Impulsgenerator, welcher ein Schreibsignal erhält und ein dem Schreibsignal entsprechendes Impulssignal liefert, eine Gatterschaltung (G-. , G₂), welche ein Eingangs-Datensignal und das Impulssignal erhält und ein dem in die ausgewählte Speicherzelle zu schreibenden Eingangs-Datensignal entsprechendes Schreibimpulssignal über eine durch das Impulssignal bestimmte Zeitdauer liefert, eine Ausgangspufferschaltung (B₁), welche ein von der ausgewählten Speicherzelle geliefertes Signal und ein Steuersignal erhält und ein dem von der Speicherzelle gelieferten Signal entsprechendes Signal über eine durch das Steuersignal bestimmte Zeitdauer liefert, und eine Verzögerungsschaltung, welche ein bezüglich ihres Eingangssignals verzögertes Ausgangssignal erzeugt, wobei die Arbeitszeitlage des Impulsgenerators und diejenige der Ausgangspufferschaltung durch die Verzögerungsschaltung voneinander verschieden gemacht sind.
7. Bipolare Speicherschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Änderungsgeschwindigkeit des auf die Ausgangspufferschaltung (B₁) zu gebenden Steuersignals durch eine Integrierschaltung (10) beschränkt ist.

13ÖÖ12/07ÖG
8. Bipolare Speicherschaltung nach Anspruch 6, dadurch gekennzeichnet, daß sie durch eine einzige Spannungsquelle betrieben wird.

130012/0790