DE2031038B2

DE2031038B2 -

Info

Publication number: DE2031038B2
Application number: DE2031038A
Authority: DE
Inventors: John R. Framingham Mass. Andrews (V.St.A.)
Original assignee: Honeywell Inc
Current assignee: Honeywell Inc
Priority date: 1969-06-23
Filing date: 1970-06-23
Publication date: 1979-02-22
Also published as: US3624620A; GB1311683A; DE2031038A1; FR2047058A1; DE2031038C3; FR2047058B1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Auswahl jeweils einer von 2" Adressenleitungen eines Speichersystems mit jeweils π Bits enthaltenden Adressensignalen, die mit ihren η Bits und mit daraus mit zu den Potentialen der η Bits inversen Potentialen abgeleiteten η Bits in einem Decoder zur Bildung von die einzelnen Adressenleitungen bezeichnenden Ausgangssignalen herangezogen werden.

Eine Schaltungsanordnung der vorstehend genannten A"t ist bereits oekannt (»Electronics« vom 6.2.67, Seiten 93 bis 67). Zur Ansteuerung des Decoders bei dieser bekannten Schaltungsanordnung erfolgt jeweils die Aktivierung eines Zeilenleiters und eines Spaltenleiters, wozu jeweils n/2 Adressensignalbits pro Zeilenrichtung und pro Spaltenrichtung verwendet werden. Dabei werden zwar aus den π Bits jedes Adressensignals die dazu invertierten Bits abgeleitet und zusammen mit den π Bits dem Decoder zugeführt. Diese Maßnahme dient dabei jedoch lediglich dazu, jeweils nur eine Zeilenleitung und nur eine Spaltenleitung zu aktivieren. Bei dieser Art der Ansteuerung eines Speichers kann eine Mehrfachadressierung auftreten, und zwar dadurch, daß zu einem Zeitpunkt mehr als ein Zeilenleiter bzw. Spaltenleiter des vorgesehenen Decoders aktiviert wird. Dabei kann sich eine derartige Mehrfachadressierung insbesondere dadurch ergeben, daß die aus den einzelnen Adressensignalbits abgeleiteten invertierten

Adressensignalbits gegenüber den in nichtinvertierter Form weitergeleiteten Adressensignalbits etwas verzögert auftreten.

Es ist ferner eine Schaltungsanordnung zur Auswahl jeweils einer von 2" Adressenleitungen eines Speichersystems mit jeweils η Bits enthaltenden Adressensignalen bekannt, die in einem Decoder zur Bildung von die einzelnen Adressenleitungen bezeichneten Ausgangssignalen herangezogen werden (»Electronics engineering edition« vom 17.1.58, Seiten 66 bis 70). Bei dieser bekannten Schaltungsanordnung kann es vorkommen, daß bei der aufeinanderfolgenden Zuführung von Adressensignalen nicht nur die durch diese Adressensignale bezeichneten Adressenleitungen des Speichersystems angesteuert werden, sondern daß während der Zeitspanne des Obergangs von einem Adressensignal zu dem nächsten Adressensignal eine noch weitere, an sich nicht anzusteuernde Adressenleitung des betreffenden Speichersystems angesteuert wird. Dies kann sich dadurch ergeben, daß ein neues Adressensigna! sich bereits auswirkt, obwohl das zuvor zugefüh:-e Adressensignal noch die Ansteuerung der dadurch bezeichneten Adressenleitung bewirkt Damit treten auch bei dieser bekannten Schaltungsanordnung Schwierigkeiten auf, wie sie im Zusammenhang mit der eingangs betrachteten bekannten Schaltungsanordnung aufgezeigt worden sind

Die vorstehend geschilderten Schwierigkeiten sind nun nicht nur unerwünscht, sondern sie führen zuweilen auch zu einer Zerstörung von abgespeicherten Daten, was von besonderem Nachteil ist.

Zur Lösung des vorstehend aufgezeigten Problems könnte zwar so vorgegangen werden, daß Sperrtaktimpulse während der Adressenänderungsintervalle bereitgestellt werden, um während dieser Intervalle die Auswahl irgendeiner Adressenleitung zu verhindern. Abgesehen davon, daß diese Maßnahme relativ aufwendig ist, bringt sie noch den Nachteil einer erforderlich .n Synchronisierung der Adressenänderung und der Sperrung der Ansteuerung des Speichersystems mit sich.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einer Schaltungsanordnung der eingangs genannten Art auf relativ einfache Weise sichergestellt werden kann, uaß jeweils nur eine der vorgesehenen Adressenleitungen des Speichersystems angesteuert und damit ausgewählt wird.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einer Schaltungsanordnung der eingangs genannten Art erfinduirgsgemäß dadurch, daß dem Decoder derart ausgebildet Steuerschaltungen vorgeschaltet sind, daß jede Steuerschaltung aus einem ihr zugeführten Adressensignalbit für den Decoder zwei solche Steuerbits bildet, daß das eine Steuerbit eine geringere Breite besitzt als das andere Steuerbit und innerhalb der Dauer des Auftretens des anderen Steuerbits mit einem anderen Pegel auftritt als das andere Steuerbit, wobei die beiden unterschiedlichen Pegel den zueinander komplementären Binärwerten entsprechen.

Die Erfindung bringt den Vorteil mit sich, daß eine Mehrfachadressierung des Speichersystems vermieden ist. indem jeweils nur eine der vorgesehenen Adressenloitungen angesteuert und ausgewählt wird. Dies bedeutet, daß durch die vorliegende Erfindung Schwierigkeiten beseitigt sind, wie sie bei bisher bekannten Schaltungsanordnungen ,!ur Auswahl jeweils einer von 2" Adressenleitungen eines Speichersystems haben auftreten können.

Zweckmäßige Ausgestaltungen des Gegenstands der Erfindung ergeben sich aus den Unteransprüchen,

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert
Fig. la und Ib zeigen eine bekannte Auswahlschaltung bzw, einen bekannten Dekoder;

Fig.Ic bis 11 zeigen zeitliche Zusammenhänge bei den in F i g. 1 a und 1 b gezeigten Schaltungen;

Fig.2a zeigt eine bevorzugte Ausführungsform der erfindungsgemäßen Auswahlschaltung;

F i g. 2b zeigt Signalfolgen, die bei der erfindungsgemäßen Auswahlschaltung auftreten;

F i g. 3 zeigt ein Speichersystem, das die erfindungsgtmäße Auswahlschaltung verwendet
Bevor die erfindungsgemäße Schaltung oder Schaltungsanordnung, wie sie in Fig.2a, 2b und 3 veranschaulicht ist, näher erläutert wird, erscheint es zweckmäßig, eine bekannte Auswahlschaltung näher zu betrachten und einige der dieser Sch"-'tung anhaftenden :o Nachteile aufzuzeigen. Eine derartige bekannte Schaltung ist in Fig. la gezeigt; sie enthält in Reihe geschaltete Inverter 5 und 6. Wie bei der erfindungsgemäßen Auswahlschaltung, so sind auch die Schaltungen gemäß Fig. la zwischen Eingangsdatenleitungen und Speicherdekoderschaltungen angeschlossen. Die Speicherdekoderschaltung, die Dekodergatter 7 umfaßt, sind in Fig. Ib gezeigt Die verschiedenen zeitlichen Zusammenhänge sind in F i g. Ic bis II veranschaulicht.

Der Einfachheit halber sind hier nur zwei Dateneinjo gangssignale verwendet Diese Signale sind in Fig. Ic und If angedeutet; sie dienen für eine bestimmte Adressenfolge. Die betreffenden Signale sind verknüpfungsmäßig mit Α, und B₁ bezeichnet. Jede Auswahlschaltung liefert zwei komplementäre Ausgangssignale, » die mit Ao, Ad und Bo, Bd bezeichnet sind. Die folgende Wertetabelle bezeichnet die binären Eingangssignale, die zu vier eindeutigen Adressen (ADDi bis ADDA) durch die Schaltung gemäß Fig. Ib dekodiert werden:

Ai Bi

ADDi ADD2 ADD 3 ADD4

Bezugnehmend auf die zeitlichen Beziehungen, wie sie aus Fig. Ic bis 11 hervorgehen, sei bemerkt, daß die Zeitspannen P\, P2 und Pi Adressenintervalle festlegen, innerhalb welcher eine eindeutige Adresse ausgewählt wird. Zum Zwecke der Darstellung wird dabei während der Zeitspannen P\ und Pi die Adresse 4 ausgewählt; während der Zeitspanne Pi wird die Adresse I ausgewählt.

In Fig. lc, Id und tesind die Verknüpfungs-Signalfolgen Ai, Ad und Ao veranschaulicht. Es isl: von Bedeutung, darauf hinzuweisen, daß beide Flanken des Signals Ad gegenüber den Flanken des Signals Ai verzögert sind und daß beide Flanken des Signals Ao gegenüber den Flanken des Signals Ad verzögert sind. In Fig. If, Ig und lh sind die Verknüpfungssignalzüge Β,, Bd und Bo gezeigt Wie bei den /4-Signalen so sind auch hier beide Flanken des Öo'-Signals gegenüber den Flanken des örSignuIs verzögert, und außerdem sind beide Flanken des Signals B_n gegenüber den Flanken des Signals Bd verzögert.

In Fig. Ii, Ij, Ik und 11 sind vier Verknüpftinßsausgangssignale der Dekodergatter 7 gezeigt Diese

Ausgangssignale sind den Adressenleitungen ADD I bis ADD4 gemäß Fig. Ib zugehörig. Von der dargestellten Adressenfolge soll dabei lediglich die Adresse bzw. Adressenleitung ADDI oder ADD4 ausgewählt werden (hoher Wert). Fig. Ii zeigt das Auftreten eines Auswahlpegels während der Zeitspanne Pr. Fig. 11 zeigt dagegen das Auftreten eines Auswahlpegels während der Zeitspanne P\ und Pi (im Rahmen der vorliegenden Beschreibung wird ein hoher Auswahlpegel als Verknüpfungspegel »eins« betrachtet). Darüber hinaus zeigen jedoch auch die Gatter 7 mit den Eingängen bzw. Eingangssignalen Ao und Bd bzw. Ad und S₀ eine ausgewählte Periode, und zwar auf Grund der Überlappung der Verknüpfungspegel.

Fig. 2a zeigt nun eine bevorzugte Ausführungsform der erfindungsgemäßen Auswahlschaltung, die das Auftreten einer mehrfachen Adressenauswahl zu verhindern imstande ist. Fig. 2b zeigt dabei in einem Zeitdiagramm Eingangs- und Ausgangsimpulse, wie sie in der Schaltung gemäß Fig. 2a auftreten. Das Eingangssignal 8 ist in Fig. 2a als positiver Impuls dargestellt, der der Eingangsklemme 12 zugeführt wird. Die komplementären Ausgangssignale sind durch ein positives Signal 51 an der Ausgangsklemme 50 und durch ein negatives Ausgangssignal 53 an der Ausgangsklemme 52 gebildet. Beide Signale 51, 53 sind gegenüber dem Eingangssignal 8 verzögert (die Impulsdauer des Impulses 53 ist dabei langer als die des Impulses 51). Hierauf wird weiter unten noch näher eingegangen werden.

Bei der in F i g. 2a dargestellten Auswahlschaltung ist eine Diode 14 mit ihrer Anode geerdet und mit ihrer Kathode an den Emitter eines Transistors 11 angeschlossen. Die Basis des Transistors U ist über einen Widerstand 16 an eine Speisespannungsklemme + V₁ angeschlossen. Der Kollektor des Transistors 11 ist mit der Basis 20b eines Transistors 20 verbunden. Der Kollektor 20c des Transistors 20 ist über einen Widerstand 18 an die Speisespannungsklemme + V₁ angeschlossen. Der Transistor 20 weist ferner zwei Emitter 20a. 20c/auf. die an einen Widerstand 22 bzw. an den Kollektor eines Transistors 40 angeschlossen sind. Das andere Ende des Widerstands 22 ist dabei in der Schaltung gemäß F i g. 2a geerdet. Bei einer praktischen Ausfuhrungsform der Erfindung besitzt der Widerstand 18 einen Nennwert von 3 kOhm, während der Widerstand 22 einen Widerstandswert von 2 kOhm und der Widerstand 16 einen Nennwert von 4 kOhm besitzt.

Im folgenden sei allein die Betriebsweise der Transistoren 11 und 20 näher betrachtet, und zwar für den Fall, daß das Eingangssignal 8 Null Volt beträgt; dieses Eingangssignal wird im folgenden als »0«-Signal bezeichnet Mit Auftreten eines solchen »0«-SignaIs ist der Transistor 11 leitend wodurch die Ansteuerung der Basis des Transistors 20 verhindert ist, der damit im nicht leitenden Zustand verbleibt Die Diode 14 wirkt als Klemmdiode, die verhindert daß an der Eingangsklemme 12 eine übermäßig hohe Induktionsschwingung auftritt Bei nicht leitendem Transistor 20 föhn dessen Kollektorelektrode 20c das höhere Potential von zwei möglichen Potentialen, d.h. der Emitter 20a dieses Transistors führt im wesentlichen ErdpotentiaL Wenn das Eingangssignal 8 seinen positiveren Pegel annimmt (z. B. +3 V), wird die Basis-Emitter-Leitfähigkeit des Transistors 1 i beendet und der dabei in Durch!a8richtung vorgespannter Basis zum Kollektor des Transistors 11 hin fließende Strom schaltet den Transistor 20 in den leitenden Zustand. Die Spannung an den Emittern der Transistoren 20 steigt damit an, während die Spannung am Kollektor dieses Transistors absinkt.

Der übrige Schaltungsteil ist an die Kollektor- und Emitterelektroden des Transistors 20 angeschlossen. ) Die Dioden 23 und 24 sind dabei mit ihren Anoden gemeinsam an den Kollektor 20c des Transistors 20 angeschlossen; sie führen zur Basis bzw. zum Kollektor des Transistors 30 hin. Zwei Dioden 42 und 44 sind in entsprechender Weise mit ihren Anoden verbunden und

in mit ihren Kathoden an den Kollektor bzw. an die Basis des Transistors 30 angeschlossen. Ein Widerstand 36 verbindet die Anoden der Dioden 42 und 44 mit dem Kollektor des Transistors 40. Ferner sind noch zwei weitere Dioden 46 und 48 vorgesehen, deren Anoden

π miteinander verbunden sind und deren Kathoden mit der Basis bzw. mit dem Kollektor des Transistors 40 verbunden sind. Ein Widerstand 38 verbindet dabei die miteinander verbundenen Anoden der Dioden 46 und 48 mit dem Kollektor des Transistors 30. Die Emitter der beiden Transistoren 30 und 40 sind geerdet. Die Widerstände 32 und 34 sind zwischen dem Kollektor des Transistors 30 bzw. 40 und der Speisespannungsklemme + Vi angeschlossen. Die Ausgänge 50 und 52 sind mit den Kollektoren der Transistoren 30,40 verbunden.

Wie oben erwähnt, ist der Transistor 20 nicht leitend, wenn das Eingangssignal 8 mit einer Spannung von Null Volt auftritt Der Widerstand 18 und die Dioden 23 und 24 werden jedoch von einem Strom durchflossen. Dieser Strom reicht aus, um den Transistor 30 in den leitenden

J» Zustand überzuführen. Damit sinkt das Kollektorpotential des Transistors 30 im wesentlichen auf Erdpotential. Bei im leitenden Zustand befindlichem Transistor 20 wird der Transistor 40, dessen Basis im wesentlichen auf Erdpotential liegt, von dem Transistor 20 nicht in den

!"· leitenden Zustand übergeführt.

Damit ist der Transistor 30 leitend, und die Dioden 46 und 48 sind in Sperrichtung vorgespannt; der Transistor 40 kann durch die Dioden 46, 48 nicht in den leitenden Zustand übergeführt werden. Damit verbleibt der

■>'· Kollektor des Transistors 40 etwa auf einem Potential von +3,5 V. Dieses Potential bzw. diese Spannung ist hauptsächlich durch die Spannung an der Spannungsklemme + Vi und durch die Werte der Widerstände 36 und 34 festgelegt. Zusammenfassend ergibt sich somit.

->■> daß in dem Fall, daß das Eingangssignal 8 eine Spannung von Null Volt besitzt, an der Ausgangsklemme 50 im wesentlichen Erdpotential auftritt und an der Ausgangsklemme 52 eine Spannung von etwa +3,5 V liegt. Diese Anfangspegel sind in Fig. 2b zum Zeitpunkt to

Vi veranschaulicht

Von jedem Diodenpaar in der Schaltung gemäß F i g. 2a ist jeweils eine Diode mit ihrer Kathode an den Kollektor des Transistors 30 bzw. des Transistors 40 angeschlossen. Diese Dioden (24, 42 und 48) bewirken eine Sättigungsverhütung ihres zugehörigen Transistors, wenn dieser in den leitenden Zustand gelangt Wird z. B. der Transistor 20 in den nicht leitenden Zustand übergeführt, so führt der Kollektor 20c dieses Transistors den höheren Spannungswert von zwei

w möglichen Spannungswerten, wie dies oben bereits erwähnt worden ist Damit sind die Dioden 23 und 24 leitend. Die Diode 24 hält dabei den Transistor 30 aus dem Sättigungsbereich heraus, und zwar auf Grund der Tatasche, daß sie dessen Vorwärtsspannungsabfall

*5 begrenzt In entsprechender Weise ist der Emitter 20t/ mit dem Kollektor des Transistors 40 verbunden, wodurch verhindert wird, daß der Transistor 40 in die Sättigung gelangt wenn der Transistor 20 sich im

leitenden Zustand befindet.

Im folgenden sei angenommen, daß das Eingangserregungssignal seinen positiveren Wert oder eine Spannung von etwa +3 Volt annimmt. Dieser Zustand ist in Fig. 2b als etwa zum Zeitpunkt U auftretend dargestp'U. Das sich zu positiven Werten hin ändernde Signal sprrrt den Basis-Emitter-Strom des Transistors 11 und ermöglicht das Fließen eines Basis-Kollektor-Stroms durch den Widerstand 16 zur Basis des Transistors 20 hin, wodurch dieser Transistor 20 in den leitenden Zustand gelangt. Der Emitter 20a des Transistors 20 nimmt relativ rasch ein positives Potential an, wodurch der Transistor 40 in den leitenden Zustand gelangt. Der Kollektor des Transistors 40, mit dem die Ausgangsklemme 52 verbunden ^;st, nimmt damit zürn Zeitpunkt h im wesentlichen etwa Erdpotential an (F i R. 2b). Beim Kollektor 20c des Transistors 20 tritt eine relativ kleine Spannungsüberschwingung auf. Wenn der Transistor 20 jedoch in den leitenden Zustand gelangt ist, nimmt das Kollektorpotential dieses Transistors 20 jedoch von dem vorhergehenden Wert wieder etwas ab. Wenn der Transistor 40 sich im leitenden Zustand befindet und dessen Kollektor von einem Wert von etwa +3,5 Volt ausgehend, eine sich zu Null Volt hin ändernde Spannung annimmt, hört bei einer Spannung von etwa +2,8 Volt das Leitendsein über die Dioden 42 und 44 auf, wodurch dem Transistor 30 ermöglicht ist, in den nicht leitenden Zustand zu gelangen. Der Der 2,8-Volt-Pegel ist dabei hauptsächlich durch den Wert der Widerstände 26 und 36 festgelegt. Der Übergang des Transistors 30 in den nicht leitenden Zustand ist in Fig. 2b zum Zeitpunkt (3 angedeutet. Zu diesem Zeitpunkt nimmt nämlich der Signalzug 51 seinen positivsten Wert an, womit angezeigt ist, daß der Transistor 30 in den nicht leitenden Zustand gelangt ist. Dieser positive Wert beträgt etwa +3,5 Volt; er ist durch den Wert der Widerstände 32 und 38 festgelegt.

Es sei ferner angenommen, daß während des Betriebs der in F i g. 2a dargestellten Schaltung zum Zeitpunkt U der Erregungsimpuls 8 auf dem Pegel zurückkehrt, den er zum Zeitpunkt f₀ besaß, d.h. im wesentlichen Erdpotential (siehe F i g. 2b). Die Zeitspanne zwischen den Zeitpunkten ii und U (F i g. 2b) besitzt dabei einen willkürlichen Wert. Diese Zeitspanne kann als ein Adressenintervall definiert werden, während dessen lediglich eine Speicheradresse ausgewählt wird. Wäre der Impuls 8 so ausgelegt, daß er für mehr als ein Adressenintervall auf positivem Wert verbliebe, so wurden die Rückflanken der Impulse 8, 51 und 53 nach rechts in dem Zeitdiagramm verschoben werden.

Die Rückkehr des Impulses 8 auf Erdpotential bewirkt, daß die folgenden Vorgänge auftreten. Der Transistor 11 ist leitend, und der den Widerstand 16 durchfließende Strom, der zuvor in die Basis des Transistors 20 geflossen ist, wird nunmehr durch den Transistor 11 hindurchgeleitet. Bei abgespaltetem Transistor 20 steigt gleichzeitig die Kollektorspannung des Transistors 20 an, während die Spannung am Emitter 20a dieses Transistors Null Volt annimmt Der Transistor 40 wird dabei jedoch nicht sofort in den nicht leitenden Zustand übergeführt, da der die Dioden 46,48 und den Widerstand 38 vom Kollektor des Transistors 30 her durchfließende Strom den Transistor 40 noch leitend hält Die erhähte Kollektorspannung des Transistors 20 führt über die Diode 23 den Transistor 30 zunächst in den leitenden Zustand über. Die Kollektorspannung des Transistors 30, die bei +3,5VoIt lag.

ändert sich dann zu Null Volt hin. Dieser Vorgang ist in Fig. 2b zum Zeitpunkt t·, des Ausgangsimpulses 51 (Klemme 50) veranschaulicht. Wenn die Kollektorspannung des Transistors 30 etwa + 2,8 Volt erreicht, hört die Stromführung durch die Dioden 46 und 48 auf, und der Transistor 40 kann in den nicht leitenden Zustand übergeführt werden. Die Kollektorspannung des Transistors 40 steigt damit auf +3,5 Volt an. Dieser Zustand tritt, wie Fig. 2b erkennen läßt, zum Zeitpunkt ie des Impulses 53 (Klemme 52) auf. Es sei darauf hingewiesen, daß beide Impulse 51 und 53 gleichzeitig nicht positiv sind bzw. nicht ein Potential besitzen, das dem Potential des jeweiligen Auswahlzustandes entspräche. Auf diese Weise wird eine mehrfache Adressenauswahl verhindert, wie dies weiter unten noch näher erläutert werden wird.

Bei dem in Fig-3 dargestellten Speichersystem sind die Prinzipien der vorliegenden Erfindung angewandt. Das Speichersystem enthält im wesentlichen Auswahlschaltungen 1OA 10Ä lOCund IOD, einen Dekoder 100, eine Auslöse- bzw. Freigabeschaltung 110, Adressen- und Datenleitungen, Speicherzellen (-elemente) 80 und Ziffern/Abtast-Schaltungen 88.

In F i g. 3 ist eine weitere Ausführungsform der Auswahlschaltung dargestellt. Obwohl die in Fig.3 dargestellte Auswahlschaltung im Aufbau von der in F i g. 2a gezeigten Auswahlschaltung etwas abweicht, sind entsprechende Bauelemente mit entsprechenden Bezugszeichen bezeichnet. Die Betriebsweise der Auswahlschaltung gemäß F i g. 3 wird im folgenden generell erläutert werden; sie stimmt weitgehend mit der aus F i g. 2b ersichtlichen Betriebsweise überein.

Wenn die Eingangsklemme 12 auf Erdpotential liegt, sind die Transistoren 20 und 40 nicht leitend, während der Transistor 30 leitend ist. An der Ausgangsklemme 50 liegt Erdpotential, und an der Ausgangsklemme 52 liegt ein positives Potential oder ein »1 «-Signal. Wenn die Eingangsklemme 12 positives Potential annimmt, wird der Transistor 20 leitend und folglich werden der Transistor 40 leitend und der Transistor 30 nicht leitend. Bezugnehmend auf F i g. 2b sei bemerkt, daß der Transistor 40 zum Zeitpunkt /2 wieder in den leitenden Zustand gelangt und daß der Transistor 30 zum Zeitpunkt /3 aufhört leitend zu sein. Wenn an der Eingangsklemme 12 das Potential sich zum Erdpotential hin ändert, wird der Transistor 20 in den nicht leitenden Zustand übergeführt. Folglich wird der Transistor 30 leitend, (Zeitpunkt fs), während der Transistor 40 dann in den nicht leitenden Zustand gelangt (Zeitpunkt f₆). Die /usgangssignale an den Ausgangsklemmen 50 und 52 entsprechen den Signalzügen 51 und 53, wie sie in F i g. 2b dargestellt sind.

Die in F i g. 3 dargestellten vier Auswahlschaltungen besitzen jeweils gesonderte Eingangsklemmen 12, denen die mit Ai, Bi, Q bzw. D-, bezeichneten Signalfolgen zugeführt werden. Jede Auswahlschaltung 10 weist zwei komplementäre Ausgangsklemmen 50,52 auf, von denen Signalfolgen abgegeben werden, die mit Aa Ad bzw. Ba Bd bzw. Ca Cd bzw. Da Dd bezeichnet sind.

Die Freigabe- bzw. Auslöseschaltung 110 ist zwischen einer Auslöse-Eingangskiemme Hi und Ausgangsklemmen 50, 52 der Auswahlschaltung 10/4 angeschlossen; sie vermag eine Auswahl irgendeiner Adressenleitung zu verhindern, bis an der Klemme 111 ein Freigabesignal auftritt Bei der Ausführungsform gemäß Fig.3 bildet ein an der Eingangsklemme 111 auftretendes Erdpotential einen »Freigabe«-Pegel. Dieses Potential

bewirkt, wenn es zum Emitter des Transistors 112 hin gelangt, daß der Transistor 112 in den leitenden Zustand gelangt. Die Basis des Transistors 112 ist über den Widerstand 114 an die Speisespannungsklemme +Vi angeschlossen. Der Kollektor des Transistors 112 ist mit der Basis des Transistors 116 verbunden, während der Kollektor des Transistors 116 über den Widerstand 118 an der Speisespsnnungsklemme + Vi liegt. Der Emitter des Transistors 116 ist mit den Basiselektroden der Transistoren 122 und 124 verbunden, und darüber hinaus ist der Emitter des Transistors 116 über einen Widerstand 120 geerdet. Die Emitter der Transistoren 122 und 124 sind geerdet, während die Kollektorelektroden dieser Transistoren mit den Ausgangsklemmen 50 bzw. 52 verbunden sind.

Wird während des Betriebs ein Erd-(Freigabe)-Signal an die Freigabe-Eingangsklemme 111 angelegt, so führt der Transistor 112 Strom, der von der Speisespannungsklemme + Vi durch den Widerstand 114 flielit Uhne einen Basissteuerstrom für den Transistor 116 wird dieser Transistor im nicht leitenden Zustand gehalten. Damit fließt weder durch den Widerstand 118 noch durch den Widerstand 120 noch durch die Transistoren 122 und 124 ein Strom, womit diese Transistoren im nicht leitenden Zustand verbleiben. Damit treten an den Ausgangsklemmen 50 und 52 nicht die bestimmten komplementären Signalpegel auf. Besteht hingegen der Wunsch, eine Adressierung vollständig zu verhindern, so nimmt das an der Eingangsklemme 111 auftretende Signal einen positiven Wert an. Das Fließen des Basis-Emitter-Stroms des Transistors 112 hört damit auf, und statt dessen fließt ein Basis-Kollektor-Strom, der den Transistor 116 in den leitenden Zustand überführt. Der Kollektorstrom des Transistors 116 fließt von der Speisespannungsklemme + Vi durch den Widerstand 118. Der im Emitter des Transistors 116 fließende Strom bewirkt, daß die Transistoren 122 und 124 in den leitenden Zustand gelangen. An den Kollektoren dieser beiden Ausgangstransistoren tritt somit im wesentlichen Erdpotential auf, womit auch die Ausgangsklemmen 50 und 52 der Auswahlschaltung 10/4 auf Erdpotential festgehalten sind. Auf diese Weise ist jegliche Dekodierung durch Gatter 104 und jegliche Auswahl einer Speicheradressenleitung verhindert. Bei an den beiden Ausgängen A₀ und Ad auftretendem Erdpotential ist kein Dekodierungsgatter 104 ausgewählt.

Der Dekoder 100 enthält eine Vielzahl von Dekodierungsgattern 104; er vermag aus vier Adressenbits (und deren Komplementwerte) sechszehn Adressenleitungen durch Dekodierung festzulegen (in der Zeichnung sind nur drei derartige Adressenleitungen dargestellt). Die vier Adressenbits sind die Verknüpfungsausgangssignale der Auswahlschaltungen; sie sind mit Ao, Bo, Co und Do bezeichnet Die Komplementwerte dieser Ausgangssignale sind mit A₀', Bd, Cd bzw. Dd bezeichnet Ein Dekodiergatter 104 ist dabei im

izelnen dargestellt; es enthält einen Mehrfachemitter-Transistor 101 und einen Widerstand 102. Der in F i g. 3 dargestellte Mehrfachemitter-Transistor 101 weist vier Emitter auf, deren jeder ein Adressensignal (Ad, Bd, Cd, Dd) aufzunehmen vermag. Die übrigen fünfzehn Gatter 104 nehmen entsprechende Eingangssignale unter Zugrundelegung aller anderen möglichen Binärkombinationen auf. Der Widerstand 102 liegt zwischen der Basis des Transistors 101 und der Speisesp-innungsklemme + Vi. Der Kollektor des Transistors 101 stellt den eigentlichen Ausgang des Dekodiergatters 104 dar.

Die sechzehn Kollektoren bilden diejenigen Ausgänge des Dekoders 100, die mit den Speicheradressenleitungen verbunden sind, welche in Fig.3 als Adressenleitungen 82, 84 bzw. 86 bezeichnet sind. Besitzen sämtliche Eingangssignale eines Gatters 104 jeweils einen positiven Wert, so gelangt der Transistor 101 in seinen nicht leitenden Zustand, und oie dem betreffenden Dekodiergatter oder Dekodierungsgatter 104 zugehörige Adressenleitung ist ausgewählt. Eine Auswahl erfolgt bei der Ausführungsform gemäß F i g. 3 jeweils dann, wenn kein Strom die ausgewählte Adressenleitung durchfließt Dies ermöglicht dann, Daten in eine der jeweils ausgewählten Adressenleitung zugehörige Speicherzellenreihe einzuschreiben bzw. aus dieser Reihe auszulesen.

Die Speicherschaltung selbst umfaßt Speicherzeller. 80, Datenleitungen 90 bis 97, Adressenleitungen, deren tatsächliche Anzahl 16 beträgt (wovon die Adressenleitungen 82, 84 und öö dargestellt sind) und eine Ziffernabtastschaltung 88. Die erste Speicherzelle (Bit) jeder Adresse besitzt ein entsprechend angeschlossenes Datenleitungspaar 90, 91. Die übrigen Speicherzellen jeder Adresse weisen jeweils zwei Datenleitungen 92, 93 bzw. 94, 95 bzw. 96, 97 auf, die in entsprechender Weise geschaltet sind. Jedes Datenleitungspaar ist ferner mit einer Ziffern/Abtastschaltung 88 verbunden, die ein Einschreiben von Daten in die dem Datenleitungspaar und der ausgewählten Adresse zugehörige Speicherzelle ermöglicht und die im übrigen aus dieser

Speicherzelle Daten auszulesen gestattet. Die Schaltung der Speicherzelle 80 ist dabei näher dargestellt.

Bei der in Fig.3 näher dargestellten Speicherstelle sind zwei Mehrfachemitter-Transistoren 81,83 vorgesehen, die Kollektorwiderstände 85 bzw. 87 und Emitterelektroden 81 a, 81 b bzw. 83a, 836 aufweisen. Die Emitter 816 und 836 sind an die Adressenleitung 82 angeschlossen, während die Basis- und Kollektorelektroden der Transistoren 81 und 83 kreuzweise miteinander verbunden sind.

^o Wie oben bereits ausgeführt, wird eine Adressenleitungsauswahl dann bewirkt, wenn die b.'treffende Adressenleitung keinen Strom führt. Ist in einem solchen Fall der Transistor 83 zuvor leitend und der Transistor 81 zuvor nicht leitend gewesen, so führt die

■»5 Datenleitung 90 einen Strom, und zwar über den Emitter 83a, wenn die Adressenleitung 82 ausgewählt wird. Dieser Strom wird festgestellt, um den Zustand des betreffenden Speicherelements zu bestimmen.

Wenn darüber hinaus benachbarte Speicherzellen einen Abtaststrom führen, um die Leitung 90 abzutasten, und zwar auf Grund einer fehlerhaften mehrfachen Adressierung, so steigt die Spannung der Abtastleitung 90 an, und bei einem bestimmten Pegel bewirkt diese positive Spannung, daß die in F i g. 3 näher dargestellte Speicherzelle ihren Zustand ändert Der Kollektor des Transistors 83 nimmt ein hinreichend positives Potential an, auf das hin der Transistor 81 in den leitenden Zustand gelangt Dadurch wird der Transistor 83 in den nicht leitenden Zustand übergeführt Angesichts dieser Tatsache ist es auch möglich, daß eine Datenzerstöning in dem Datenleitungspaar 90, 91 zugehörigen anderen Speicherzellen auftritt Die in Fig.3 dargestellte Auswahlschaltung verhindert jedoch diese mehrfache Auswahl von Adressenleitungen, wodurch in der nachstehend noch näher ersichtlich werdenden Weise die entsprechende Datenzerstörung verhindert ist

Zurückkommend auf Fig.2b sei bemerkt, daß unter der Annahme, daß der hohe Signalpegel der Auswahl-

pegel ist, zu keinen Zeitpunkt die Signalzüge 51 und 53 beide mit hohem Signal-(Auswahl)-Pegel auftreten. Sogar dann, wenn der Impuls 8 wieder seinen hohen Pegel annimmt, würde der Impuls 53 einen niedrigen Wert annehmen, bevor der Impuls 51 einen hohen Wert annimmt. In entsprechender Weise zeigen alle übrigen Signalzüge, die dem Dekoder 100 (Fig. 3) zugeführt werden, eine Verzögerung der Vorder- und Rückflanken, wie dies F i g. 2b erkennen läßt. Werden dem Dekoder 100 somit während einer Adressenänderung Signalzüge bzw. Signale zugeführt, so tritt tatsächlich ein dritter (keiner Adresse zugehöriger) Zustand auf, in welchem keine Adressierung erfolgt. Die kurzen Auswahlzei'.spannen, wie sie in Fig. Ij und Ik veranschaulicht sind, treten dann nicht langer auf.

Aus Vorstehendem dürfte somit ersichtlich sein, daß durch die erfindungsgemäße Auswahlschaltung eine mehrfache Auswahl von Speicheradressenleitungen verhindert isi. Dabei handelt es Sich um c;nc der Auswahlschaltung anhaftende Eigenschaft, ohne daß dazu eine komplizierte zusätzliche Schaltung erforderlich ist. Durch Einsatz der erfindungsgemäßen Auswahlschaltung ist darüber hinaus eine erhöhte Speicherge schwindigkeit erzielbar, ohne daß zusätzliche Sperreinrichtungen verwendet werden müssen.

Obwohl die Erfindung im Vorstehenden unter Bezugnahme auf bestimmte dargestellte Ausführungsformen erläutert worden ist, dürfte einzusehen sein, daß im Rahmen der Erfindung liegende Modifikationen vorgenommen werden können. So können z. B. die Spannungswerte- und -polaritäten von den in Fig. 2a und 3 angegebenen Spannungswerten und -polaritäten abweichen. Darüber hinaus braucht der Auswahlpegel eicht ein hoher positiver Spannungspegel zu sein; vielmehr könnte er auch ein negativer, niedriger Spannungspegei sein. In entsprechender Weise ist dis Erfindung nicht auf eine spezielle Speicherzelle beschränkt; sie kann vielmehr in Verbindung mit einer Anzshl von bckunritcii Schs!ti»"**en betriebs" werden

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur Auswahl jeweils einer von 2" Adressenleitungen eines Speichersystems mit jeweils η Bits enthaltenden Adressensignalen, die mit ihren π Bits und mit daraus mit zu den Potentialen der η Bits inversen Potentialen abgeleiteten π Bits in einem Decoder zur Bildung von die einzelnen Adressenleitungen bezeichnenden Adressensignalen herangezogen werden, dadurch gekennzeichnet, daß dem Decoder (100) derart ausgebildete Steuerschaltungen (10) vorgeschaltet sind, daß jede Steuerschaltung (10) aus einem ihr zugeführten Adressensignalbit (8) für den Decoder (100) zwei solche Steuerbits (51, 53) bildet, daß das eine Steuerbit (51) eine geringere Breite besitzt als das andere Steuerbit (53) und innerhalb der Dauer des Auftretens des anderen Steuerbits (53) mit einem anderen Pegel auftritt als das andere Stcucrbit (53), wobei die beiden unterschiedlichen Pegel den zueinander komplementären Binärwerten entsprechen.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jede Steuerschaltung eine erste Binärschaltung (40), die auf das Auftreten der Vorderflanke eines ihr zugeführten Adressensignalbits (8) hin ein erstes Steuerbit (53) zu erzeugen vermag, dessen Vorderflanke gegenüber der Vorderflanke dt··· Adressensignalbits (8) verzögert ist, und eine zweite Binärschaltung (30) umfaßt, die auf das Auftreten der Vorderflanke des ersten Steuerbits (53) hin ein zweites 3teue^rbit (51) abzugeben vermag, dessen Vorderflanke gegenüber der Vorderflanke des ersten Steuerbits (53) verzögert ist, und die auf das Auftreten der Rückflanke des Adressensignalbits (8) hin die Rückflanke des zweiten Steuerbits (51) hervorzurufen imstande ist, gegenüber dessen Rückflanke die Rückflanke des ersten Steuerbits (53) verzögert auftritt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß ein erstes Widerstandselement (36) zwischen dem Ausgangsanschluß der ersten Binärschaltung (40) und dem Eingangsanschluß der zweiten Binärschaltung (30) vorgesehen ist und daß ein zweites Widerstandselement (38) zwischen dem Ausgangsanschluß der zweiten Binärschaltung (30) und dem Eingangsanschluß der ersten Binärschaltung (40) vorgesehen ist.

4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß jede Steuerschaltung (f0) neben einem in Basisgrundschaltung betriebenen Transistor (11) einen weiteren Transistor (20) enthält, über den die Binärschaltungen der betreffenden Steuerschaltung (10) ansteuerbar sind.

5. Schaltungsanordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Binärschaltungen durch aktive Halbleiterelemente (30,40) gebildet sind.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß mit dem die Binärschaltungen (40, 30) bildenden Transistoren Sättigungsverhütungsschaltmittel verbunden sind.

7. Schaltungsanordnung nach einem der Ansprüche I bis 6, dadurch gekennzeichnet, daß den Steuerschaltungen (10) ausgangsseitig jeweils aus einem Transistor mit einer Vielzahl von Emittern bestehende Decoderschaltungcn (104) derart nach-

geschaltet sind, daß die Emitter dieser Transistoren (101) als Decodereingänge ausgenutzt sind und daß die Kollektoren dieser Transistoren (101) mit den Adressenleitungen verbunden sind.

8. Schaltungsanordnung nach einem der Ansprüche I bis 7, dadurch gekennzeichnet, daß eine Freigabeschaltung (110) vorgesehen ist, die ein mit einem Auswahl-Pegel oder einem Nichtauswahl-Pegel auftretendes Erregungssignal aufzunehmen vermag und die mit den Binärschaltungen einer Steuerschaltung (10) derart verbunden ist, daß mit Obergang eines Erregungssignals vom Nichtauswahl-Pegel zum Auswahl-Pegel die betreffende Steuerschaltung (10) ausgangsseitig Steuerbits auf ein ihr eingangsseitig zugeführtes Adressensignalbit hin abzugeben vermag.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Freigabeschaltung (110) einen ersten Transistor (112) enthält, dessen Emitter das Errcgungssigna! zuführbar ist, daß die Basis des ersten Transistors (112) auf einem bestimmten Potential liegt und daß ein zweiter Transistor (116) vorgesehen ist, der mit seiner Basis am Kollektor des ersten Transistors (112) angeschlossen ist und der die Binärschaltungen (40, 30) der zugehörigen Steuerschaltung (10) sttaerL

10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Freigabeschaltung (110) zwei weitere Transistoren (122, 124) enthält, über die der zweite Transistor (116) der Freigabeschaltung (110) die Binärschaltungen (40, 30) der zugehörigen Steuerschaltung (10) steuert.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Binärschaltungen (40, 30) der Steuerschaltung (10) eingangsseitig mit den Ausgängen der Freigabeschaltung (110) verbunden sind.