DE2129166A1 - Halbleiterspeicher - Google Patents
HalbleiterspeicherInfo
- Publication number
- DE2129166A1 DE2129166A1 DE19712129166 DE2129166A DE2129166A1 DE 2129166 A1 DE2129166 A1 DE 2129166A1 DE 19712129166 DE19712129166 DE 19712129166 DE 2129166 A DE2129166 A DE 2129166A DE 2129166 A1 DE2129166 A1 DE 2129166A1
- Authority
- DE
- Germany
- Prior art keywords
- collector
- emitter
- transistors
- emitters
- address signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung betrifft einen Halbleiterspeicher, insbesondere eine Speicherzelle, die zwei Mehremitter-Transistoren
verwendet.
Speicherzellen mit zwei Mehremitter-Transistoren nehmen äußerst wenig Raum in einer integrierten Schaltung ein,
so daß sie zum Aufbau eines Halbleiterspeichers großer Speicherkapazität sehr geeignet sind.
Bei den bekannten Speicherzellen aus Mehremitter-Tran-'Sistoren
ist jedoch die Kollektorlast als einen konstanten Widerstandswert aufweisend ausgeführt. Daher bewirkt eine
beabsichtigte Erhöhung der Geschwindigkeit des Speicherbetriebs durch Erhöhung des Zellenstroms Ip in der Speicherzelle,
wenn diese angesteuert ist, zu einem erhöhten Zellenstrom Igrn im nicht angesteuerten Zustand, so daß die
Leistungsaufnahme erhöht wird. In einer typischen statischen MOS-Speicherzelle kann das Stroraverhältnis ^p/lg-jv erhöht
werden, indem die Lastimpedanz der Zelle zwischen Werten für den angesteuerten und den nicht angesteuerten Zustand
81-POS 254i8-Hd-r (7)
109851/1736
geschaltet wird. Mit derartigen Speicherzellen ist es möglich,
eine geringe Leistungsaufnahme und eine verhältnismäßig
hohe Arbeitsgeschwindigkeit des Speichers zu erreichen.
Es ist auch bereits in Erwägung gezogen worden, das
Stromverhältnis Ι_/ΐοαΛ einer Speicherzelle mit zwei Mehr-
H. öl
emitter-Transistoren zu erhöhen, indem der Kollektorlastimpedanzwert der Zelle zwischen Werten für den angesteuerten
und den nicht angesteuerten Zustand geschaltet wird. Das erfordert jedoch das Einspeisen eines Adressenimpulses
mindestens in den gemeinsamen Emitteranschluß der Speicherzelle. Daher muß im angesteuerten Zustand der Speicherzelle
mindestens einer der paarweisen Emitter, die an die entsprechenden Bitleitungen angeschlossen sind, Strom führen.
Das ist ein Nachteil, da es unmöglich ist, die Leistungsaufnahme in der Schaltung genügend zu reduzieren, die einer
Matrix zugeordnet ist, die aus diesen Speicherzellen aufgebaut ist, wie weiter unten im Zusammenhang mit Fig. 10
erläutert werden wird
Bei manchen bekannten Speicherzellen der eingangs genannten Art werden Adressenimpulse auch in die Kollektoranschlüsse
eingespeist, um eine niedrige Kollektorimpedanz der Zelle zu gewährleisten, wenn der Adressenimpuls dem gemeinsamen
Emitteranschluß zugeführt wird. Das erfordert jedoch eine komplizierte zusätzliche Schaltung für die Speicherzellenmatrix
wegen der beiden Ansteuerpunkte für jede
Speicherzelle.
Es ist daher Aufgabe der Erfindung, eine bipolare Speicherzelle anzugehen, die die erwähnten Schwierigkeiten überwindet.
Insbesondere soll ein Halbleiterspeicher geschaffen werden, der eine oder mehrere Speicherzellen verwendet, .deren
109851/1736
jede durch Einspeisen eines Adressenimpulses in deren Kollektoren
angesteuert wird, um mit hoher Geschwindigkeit bei niedriger Leistungsaufnahme zu arbeiten.
Die erfindungsgemäße Speicherzelle besteht im wesentlichen
aus zwei Mehremitter-Transistoren, die jeweils aufweisen eine Basis, einen Kollektor, der mit der Basis des
anderen Transistors bzw. einer Kollektorspannungsquelle über ein Bauelement mit umschaltbarem Impedanzwert (kurz Schaltimpedanzelement genannt) verbunden ist, sowie mindestens
zwei Emittern, von denen mindestens einer an den entsprechenden Emitter des anderen Transistors und gemeinsam an einen Emittervorspannungsanschluß über eine Serienimpedanz angeschlossen ist, während die übrigen Emitter mit der äußeren Schaltung verbunden sind, wobei der Impedanzwert des Schaltimpedanzelements zwischen Werten für den angesteuerten und den nicht angesteuerten Zustand der Speicherzelle geschaltet wird.
anderen Transistors bzw. einer Kollektorspannungsquelle über ein Bauelement mit umschaltbarem Impedanzwert (kurz Schaltimpedanzelement genannt) verbunden ist, sowie mindestens
zwei Emittern, von denen mindestens einer an den entsprechenden Emitter des anderen Transistors und gemeinsam an einen Emittervorspannungsanschluß über eine Serienimpedanz angeschlossen ist, während die übrigen Emitter mit der äußeren Schaltung verbunden sind, wobei der Impedanzwert des Schaltimpedanzelements zwischen Werten für den angesteuerten und den nicht angesteuerten Zustand der Speicherzelle geschaltet wird.
Die Erfindung wird anhand der Zeichnung näher erläutert«
Es zeigen:
Fig. 1 ein Schaltbild zur Erläuterung des Erfindungsgedankens ;
Fig. 2 ^. und 2 b Spannungs- und Stromverläufe zur Erklärung
des Betriebs der Schaltung von Fig. 1;
Fig. 3 und k grundsätzliche erfindungsgemäße Schaltungsausführungen, die von der in Fig. 1 verschieden
sind;
109851/1736
Fig. 5-9 einen Teil von verschiedenen Ausführungsbeispielen der Erfindung; und
Fig. 10 das Schaltbild eines weiteren Ausführungsbeispiels gemäß der Erfindung»
Figo 1 dient der Erläuterung des Erfindungsgedankens. Eine Speicherzeire M hat zwei Mehremitter-Transistoren T1
und Tp, die jeweils hier beispielsweise zwei Emitter aufweisen«, Die Kollektoren der Transistoren T. und T2 sind an
zugehörige Schaltimpedanzelemente Z.,., bzw. Z_o als Lasten
angeschlossen, die ihrerseits gemeinsam mit einem Kollektorvorspannungsanschluß C1 verbunden sind. Der Kollektor der
beiden Transistoren T1 und T„ ist jeweils mit der Basis des
anderen Transistors verbunden. Die Transistoren T1 und Tp
sind durch zugehörige erste Emitter untereinander und mit einem Emittervorspannungsanschluß E1 über ein Impedanzelement
Z™ und durch zugehörige zweite Emitter mit zugehörigen
Schreib/Lese-Verstärkern S1 und S2 verbunden, die noch
genauer beschrieben werden. Die zweiten Emitter sind auch mit ähnlichen zweiten Emittern von mehreren Transistoren
verbunden, die andere Speicherzellen in einer nicht abgebildeten Matrix bilden.
verbunden, die andere Speicherzellen in einer nicht abgebildeten Matrix bilden.
Der Schreib/Lese-Verstärker S1 hat zwei Transistoren
T„ und T^, deren Emitter gemeinsam an den zweiten Emitter
des Mehremitter-Transistors T1 der Speicherzelle M und an
einen Emittervorspannungsanschluß E2 über einen Widerstand
RgR angeschlossen sind, um den Lesestrom in der Speicherzelle
M zu bestimmen. Ähnlich hat der Schreib/Lese-Verstärker S„ zwei Transistoren T- und T^, deren Emitter gemeinsam
109851/1736
an den zweiten Emitter des Mehremitter-Transistors T~ der
Speicherzelle M und an einen Emittervorspannungsanschluß E_ über einen Widerstand R^p angeschlossen sind, um den
Lesestrom in der Speicherzelle M zu bestimmen. Die Transistoren T„ und T. sind mit ihren zugehörigen Kollektoren
über entsprechende Widerstände R-m an entsprechende Kollektorvorspannungsanschlüsse
C2 und C, angeschlossen. Ausgangsanschlüsse
O1 und Op sind ebenfalls mit den Kollektoren
der Transistoren T~ und T- verbunden. Eine Bezugsspannung V_™ ist an die Basen B1 und B2 der Transistoren
T~ und T. angelegt. Eingangs signale V^1 und.V™, die einzuschreibende
Information tragen, werden den Basen B„ und Bjl der Transistoren Tk und T^ zugeführt. Die Transistoren ™
Th und Tg sind mit ihren Kollektoren an zugehörige Kollektorvorspannungsanschlüsse
Ck und C_ angeschlossen, die mit den Anschlüssen C2 und C„ gegebenenfalls verbunden sein
können, was jedoch nicht zwingend ist.
Fig. 2 erläutert den Betrieb der Schaltung von Fig. 1. Die Emittervorspannung V-^ wird gemäß Fig. 2a als konstant
angenommen. Für die selektive Ansteuerung der Speicherzelle wird angenommen, daß die Kollektorspannung V«« einen niedrigen
Pegel während des nicht angesteuerten Zustande S der Speicherzelle und einen hohen Pegel während' des angesteuerten Zustande S der Zelle hat. Während des nicht angesteuer- J
ten Zustande S_ sind die Koll-ektorspannungen V01 und V-,o
η ■ ■ w ι \j/z
der Transistoren T1 und T. (V_.. >
V__, wenn der Transietor T2 Strom führt) niedriger als die Referenzspannung V.^™, die
den Basen B1 und B2 der Schreib/Lese-Verstärkertransistoren
zugeführt wird.. Daher fließt in diesem Zustand kein Strom durch den zweiten Emitter des Transistors 2, so daß der
Strom I™,der durch ,den Widerstand RER im Schreib/Lese-Verstärker
2 fließt, vom Strom durch den Widerstand R_„ und
OxC
109851/1736
den Transistor T,, allein gebildet wird, wobei die Ausgangs
spannung V0UT am Ausgangsanschluß Op am Kollektor des Tran
sistors T- einen niedrigen Pegel gemäß
V0UT = VCC " 0^ * 11CR-1ER
(1)
annimmt; dabei ist O^ der Stromverstärkungsfaktor des Transistors
Tj. mit geerdeter Basis. Ähnlich nimmt die Spannung
am Ausgangsanschluß Oj am Kollektor des Transistors T_ einen
niedrigen Pegel an.
Wenn die Speicherzelle M in ihren angesteuerten Zustand S gebracht wird, d. h. , wenn die Spannung V_,_ am An-
r KjKj
schluß C1 auf einen hohen Pegel geschaltet wird, fließt kein
Strom durch den Anschluß 1, da die Kollektorspannung V00 am
Transistor T„ niedriger als die Referenzspannung V„EF ist,
jedoch wird die Kollektorspannung VC1 am Transistor T1 höher
als die Referenzspannung VHEp» so daß ein Strom IR durch
den Anschluß 2 fließt. Der so verursachte Strom I_, ist im
wesentlichen gleich der Differenz zwischen dem Kollektorstrom Ic und dem Emitterstrom Iß in den Transistor Tg. Venn
der Strom I„ durch den Widerstand R_„ fließt, wird der
K £K
Strom durch den Widerstand RCR verringert, um die Ausgangsspannung
Vf)TT— am Ausgangsanschluß 0- zu erhöhen. Infolgedessen
wird.eine Information "1" gelesen. Da andererseits der
Transistor T1 gesperrt bleibt, bleibt die Ausgangsspannung
VOTJT am Ausgangsanschluß O2 des Verstärkers S1 auf einem
niedrigen Pegel bei einer Änderung der Kollektorspannung
Im nicht angesteuerten Zustand S der Speicherzelle zeigen die Schaltimpedanzelemente Z„* und Z_2 hohe Impe-
109851/1736
danzwerte (einschließlich dem Fall Z_. = Z_o), um den KoI-lektorstrom
Ιςτ auf einen sehr niedrigen Pegel zu begrenzen,
so daß die Leistungsaufnahme klein gemacht wird.
Andererseits ist im angesteuerten Zustand S die Impedanz der Schaltimpedanzelemente ΖηΛ und Z„,o niedrig, so daß
der Pegel des Lesestroms IR sehr hoch gemacht wird. Datier
-kann die Speicherzelle eine hohe Speichergeschwindigkeit gewährleisten.
Im allgemeinen können die Schaltimpedanzelemente Zni und Zno verschiedene Impedanzwerte zeigen, wenn
die Speicherzelle gespeicherte Information hält, d. h., wenn die Speicherzelle eine Quellenspannung empfängt. Da
der Impedanzwert der Schaltimpedanzelemente Z^1 und Zno bei i
Ansteuerung der Speicherzelle verringert wird, kann die Schaltgeschwindigkeit des Übergangs zwischen dem angesteuerten
Zustand und dem nicht angesteuerten Zustand erhöht werden. Zusammenfassend ist also zu sagen, daß der Betrieb der
Speicherzelle hinsichtlich Leistungsaufnahme und Betriebsgeschwindigkeit beträchtlich verbessert wird.
In der Grundschaltung der ,erfindungsgemäßen Speicherzelle
von Fig. 1 werden die Impedanzwerte der Schaltimpedanzelemente, die an die Kollektoren der Transistoren T1 und
T2 angeschlossen sind, zwischen dem nicht angesteuerten Zustand
und dem angesteuerten Zustand geschaltet, so daß der Speicherzellenbetrieb im Vergleich zum bekannten Stand der \
Technik bedeutend verbessert wird.
Fig. 3 zeigt ein anderes Ausführungsbeispiel der erfindungsgemäßen
Speicherzelle, wobei ein Koppelimpedanzelement Ίιηη zwischen die Kollektoren der Transistoren T„ und T„
ιί~> 1 2
geschaltet ist, um eine Sättigung der Transistoren zu verhindern und die Amplitude des Adressenimpulses zu verringern.
109851/1736
Der Impedanzwert des Koppelimpedanzelements Z__ kann fest
oder variabel sein.
Fig. h. zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen
Speicherzelle, wobei Schottky-Sperrschicht-Dioden
D1 und Dp zwischen den Kollektor und die Basis der
Transistoren T1 bzw. T_ geschaltet sind. Obwohl diese Schaltung
verhältnismäßig schwierig zu realisieren ist, verhindert
sie wirksam "eine Sättigung der Transistoren T1 und Tp„
Sie arbeitet nach denselben Prinzipien wie die Schaltung von Fig. 1.
Fig. 5 zeigt ein weiteres Ausführungsbeispiel gemäß
der Erfindung. In Fig. 5 und in den Fig. 6-9 sind Bauelemente,
die Bauelementen in Fig. 1 entsprechen, mit ähnlichen Bezugszeichen versehen. In dieser Schaltung ist ein
hochohmiger Widerstand Rn1 parallel zu einer Serienschal-
O I
tung einer Diode D11 und eines niederohmigen Widerstands
RO2 §>escnaltet, wobei diese Bauelemente das Schaltimpedanzelement
Zn in Fig. 1 bilden, während ein anderer hochohmiger
Widerstand R^1 parallel zu einer Serienschaltung
einer Diode D12 und eines anderen niederohmigen Widerstandes
R„2 geschaltet ist, wobei letztere Bauelemente das
Schaltimpedanzelement Z_2 in Fig. 1 bilden. Ein hochohmiger
Widerstand R_E bildet das Impedanzelement Z„E in Fig. 1,
Ein Widerstand Rn,, entspricht dem Koppelimpedanzelement Znn
O_5 OO
zur Verhinderung der Sättigung in Fig. 3· Der Widerstand R_„ kann jedoch weggelassen werden.
In dieser Schaltung werden die Kollektorspannung Vn-,
die Emitterspannung V__, die Widerstandswerte der Widerstände
Rq1, Rc2' ^CI un<^ ^EE un(* ^^e Di-°denlcennlinien der
Dioden D1 und D12 so gewählt, daß im nicht angesteuerten
10985 1/1736
Zustand der Speicherzelle die Dioden D . und D12 gesperrt
oder nahezu gesperrt sind, d. h. die Spannungen an den Dioden D und D12 unterhalb der Schwellenspannung liegen,
während im angesteuerten Zustand entweder eine der Dioden D1 und D oder beide Strom führen, d. h. die Spannung an
entweder der einen oder beiden der Dioden D11 und D12 über
der Schwellenspannung liegt. Damit wird im nicht angesteuerten Zustand der Kollektorstrom IqT auf einem niedrigen Pegel
gehalten, der durch die hochohmigen Widerstände R4-,,,
R„_ und R„,, bestimmt ist, während im angesteuerten Zustand
KjC.
JSJ!/
ein großer Lesestrom In entsprechend der Vorwärtskennlinie
Jx
der Dioden D1 und D2 und dem niederohmigen Widerstand Rp2 \
in die Schaltung fließt.
Die Spannungs- und Stromverläufe im nicht angesteuerten
und angesteuerten Zustand der Speicherzelle sind grundsätzlich dieselben wie in Fig. 2a und 2b gezeigt.
Fig. 6 zeigt ein weiteres Ausführungsbeispiel der Erfindung.
In dieser Schaltung ersetzt ein Mehremitter-Transistor
T^1 die Dioden D11 und D12 des vorhergehenden Ausführungsbeispiels
von Fig. 5· Eine Steuerspannung, die an einem Basisanschluß 3 des Transistors T^1 angelegt ist, besorgt
das Schalten zwischen dem hochohmigen Widerstand R-,., a
und dem niederohmigen Widerstand R„o für den nicht ange-
Kjd
steuerten und den angesteuerten Zustand. Die am Basisanschluß 3 angelegte Steuerspannung ist daher so bemessen, daß der
Transistor T .. während des nicht angesteuerten Zustande gesperrt
ist und während des angesteuerten Zustande Strom führt. Die am Kollektoranschluß C angelegte Kollektorspannung
V„„ kann entweder fest oder variabel sein. Wenn sie
variabel ist, kann der Kollektoranschluß C1 mit dem Basis-
109851/1736 .
nc
anschluß 3 verbunden sein. In diesem Fall ist der Kollektor
des Transistors T^1 mit einer gesonderten Gleichstromversorgung
verbunden. Der Mehremitter-Transistor T„ in diesem
Ausführungsbeispiel kann anstelle der Dioden D1 und D12
von Fig. 5 verwendet werden.
Figo 7 zeigt ein weiteres Ausführungsbeispiel der Erfindung. In diesem Aus-führungsbeispiel bildet eine
Serienschaltung aus einem hochohmigen Widerstand R0- und
einem niederohmigen Widerstand R„^ mit einer parallel zum
Widerstand R0- liegenden Diode D1- das Schaltimpedanzslement
als die Kollektorlast des Transistors T1, während eine
andere Serienschaltung von ähnlichen Bauelementen und einer Diode Dw- parallel zum Widerstand R_„ das Schaltimpedaiiselement
als die Kollektorlast des Transistors T„ bildet*
Die Sclialtungsparaaeter dieser Schaltungen sind so gewählt,
daß im nicht angesteuerten Zustand die Dioden D1„
und Dw- gesperrt oder nahezu gesperrt 3ind, während iia angesteuerten Zustand entweder eine oder beide der Dioden 3 ς
und D1/- Strom führen. Auf diese Weise wird der Strom is
nicht angesteuerten Zustand durch Rrc- + Kr/- "= R--(wegen
Ro_ y&. R0^r) bestimmt, während der Strom im angesteuerten
Zustand durch die Dioden D1- und D1^ und den niederohmigen
Widerstand R0,- festgelegt wird. Die Speicherzelle dieses
Ausführungsbexspiels arbeitet daher in derselben Weise wie
die Speicherzellen der vorhergehenden Ausführungsbeispiele.
Fig. 8 und 9 zeigen weitere Ausführungsbeispiele der Erfindung. Im Ausführungsbeispiel von Fig. 8 ist eine Schaltung,
bestehend aus parallelen Widerständen R01 und Rnn so-
Ol O /
wie mehreren Dioden D11, D12, ... D , die verteilt zwischen
den parallelen Widerständen R01 und Ro_ angeordnet sind,
O 1 . O /
109851/1736
als das Schaltimpedanzelement in Form der Kollektorlast des Transistors T1 vorgesehen, während eine ähnliche Schaltung,
die aus ähnlichen parallelen Widerständen R und
Rr7 und mehreren Dioden Dpi» D?2' ^^-* -0Q besteht, das
Schaltimpedanzelement als die Kollektorlast des Transistors T0 darstellt. Die Widerstände R-,_ sind an einem Ende
<£ ο /
mit dem Kollektor der entsprechenden Transistoren T1 bs;w.
T und dem anderen Ende mit den entsprechenden Dioden D. ..
bzw, Dp verbunden.
In dieser Schaltung sind die Widerstandswerte, die Diodenkennlinien und die Pegel der angelegten Spannungen
so gewählt, daß im nicht angesteuerten Zustand der Speicherzelle die meisten der Dioden D11* D1?i ..., D sowie D..,
gesperrt oder nahezu gesperrt sind, während
im angesteuerten Zustand mindestens eine der Dioden, die dem Kollektoranschluß C1 am nächsten liegen, d. h„ eine
oder beide der Dioden D1 und D91, Strom führen.
Im Ausführungsbeispiel von Fig. 9 werden die Transistoren T11, T12, ..., T1n und T21, T22 T2n anstelle
der Dioden D11, D12, 111, D1n sowie D31, D32, ··*, D2n im
vorhergehenden Ausführungsbeispiel von Fig. 8 verwendet. Diese Transistoren sind mit ihren Kollektoren an entsprechende
Anschlüsse 4 und 5 angeschlossen, die entweder mit ™ dem Anschluß C oder einer gesonderten Konstantsparinungsquelle
verbunden sein können.
Das Schaltimpedanzelement, das Dioden wie in Fig. 8 oder Transistoren wie in Fig. 9 hat, die verteilt zwischen
zwei parallelen Widerständen geschaltet sind, um verschiedene Impedanzwerte zu zeigen, benötigt nur äußerst wenig
109851/1736
Platz, wenn es in eine integrierte Halbleiterschaltung integriert
ist.
In den vorhergehenden Ausführungsbeispielen ist die Emitterverbindung der Flipflop-Transistoren T und T~ mit
dem Emittervorspannungsanschluß E über das Impedanzelement
Z „ verbunden, so daß eine Speicherzelle mit Schaltlastimpedanzelementen,
die durch ein Kollektoransteuerverfahren ansteuerbar sind, - gebildet v/erden kann. Wenn die Emitterverbindung
über das Impedanzelement Z^„ mit dem Emittervor-
Ji/Ü/
Spannungsanschluß E1 verbunden ist, ist es möglichs einen
Halbleiterdiffusionsbereich als Impedanzelement Z-^ zu verwenden.
In diesem Fall kann die Metallfilmleiterbahn zwischen
dem Emitterverbindungspunkt und dem Emittervorspannungsanschluß verringert oder weggelassen werden, so daß
der Grad der Integration der integrierten Schaltung erhöht wird, was offensichtlich vorteilhaft ist.
Ein Speicher mit den oben beschriebenen Speicherzellen, die Schaltlastimpedanzelemehte haben, die durch Kollektoransteuerung
ansteuerbar sind, hat den Vorteil einer geringen Leistungsaufnahme, was mit Speicherzellen eines ähnlichen
Typs nur erreicht werden kann durch das Anlegen von Adressenimpulsen an der Emitterverbindung.
FigP 10 zeigt eine Speicherzellenmatrix, die den Vorteil
geringer Leistungsaufnahme hat. Die Matrix besteht aus
Speicherzellen M11, ..., M32; im allgemeinen sind η χ m
Speicherzellen in einer Matrix vorhanden, wobei jedoch der Übersichtlichkeit wegen hier nur vier Speicherzellen abgebildet
sind. Die Speicherzellen dieser Matrix sind eine Abwandlung der Speicherzelle von Fig. 60 Es versteht sich,
109851/1736
daß auch andere Speicherzellen verwendet werderi können,,
Bezugszeichen AD. und AD2 bezeichnen X-Adressenleitungeü,1
Bezugszeichen DO , D , D und D „ Zifferleitungen, und
schließlich Bezugszeichen Jnri und J^1 Stromquellen zur Abgabe
des Lese- oder Schreibansteuerstroms IR«
Die Zifferleitungen D01, D11, D02 und D12 werden angesteuert durch Transistoren T^n, Tr , T.„ und l·», deren
Basis an zugehörige Y-Adressenanschlüsse angeschlossen ist, an denen eine Y-Adressenansteuerspannung angelegt wird.
Die Speicherzellen M11, M12, M31 und M_2 werden angesteu- f
ert, wenn die Ansteuerspannung an den entsprechenden der X-Adressenleitungen AD1 und AD„ und am entsprechenden dar
Y-Anschlüsse Y1 und Y„ auftritt. Der Referenzpegel der Y-Adressenansteuerspannung,
die an den Basisarischlüssen Y1
und Y_ für die entsprechenden Paare von Y-Adressentransistoren
T, , T. .. , T^2, T. „ angelegt wird, wird durch die
Spannung νΏΏ bestimmt, die in die Basis eines Zwaiemitter-Transistors
T. r eingespeist wird, von dem ein^Emitter mit
dem Emitter der Transistoren T^0 und T^2 und der andere
Emitter mit dem Emitter der Transistoren T. ,und ^-h.^ verbunden
ist. Die beiden Emitter des Transistors T.. sind auch mit den entsprechenden Emittern von Transistoren T. ^ und J
T. s verbunden. Die Transistoren Tj,- und Tr^ dienen dazu,
den Strom I„ daran zu hindern, von der Stromquelle J00
oder J01 in eine der ausgewählten Zifferleitungen paarweise
in Abhängigkeit davon fließen zu lassen, ob die Basisspannungen Vw_ und VW1 an den Transistoren T^ und T^/
größer oder kleiner als die Y-Adressenansteuerspannung ist,
die am Y-Adressenanschluß Y1 oder Y5, angelegt wird. Transistoren
T^_ und Tr0· bilden einen Leseverstärker, der den
Speicherinhalt der angesteuerten Speicherzelle über seine KoIlektorausgangsspannungen V01 und V00 liest.
109851/1738
Wenn Spannung hohen Pegels am Anschluß Y. und Spannung
niedrigen Pegels am Anschluß Ύ anliegt, werden die
Zifferleitungen D~ und D11 paarweise angesteuert, wälir-end
die Transistoren T. 2 und T. „ gesperrt sind. Zu diesem Zeit
punkt bleiben, wenn die Spannung hohen Pegels an der· X-Adressenleitung
AD auftritt, die zweiten EmiLter in der
Speicherzelle M gesperrt. Wegen der Emitterwiderstände
R jeder Speicherzelle in der Matrix von Fig, 10 fülis-t
jeweils nur einer der ersten Emitter eines Paars Strom, Daher ist zu sagen, cjaß selbst, wenn die zweiten Emitter
in einer angesteuerten Speicherzelle gesperrt bleiben, der Speicherinhalt detr angesteuerten Speicherzelle nicht zerstört
wird1« In der üblichen Speicherzelle vom Emitter·-
adressenansteuertyp würde, wenn beide Emitter bei Ansteuerung
gesperrt blieben, der Speicherinhalt zerstört werden«,
Erfindungsgemäß ist es wegen des Emitterimpedanzelements
Z _ nicht notwendig, die Stromquellen J^.. und J00 S&-
mäß Fig. 10 für jede Spalte in der Matrix vorzusehen. ISs
ist also ersichtlich, daß die der Speicherzel1enmatris zugeordnete
Schaltung vereinfacht und die LeistungsaufnalsEie
des Speichers verringert werden kann.
Zur Verringerung der Kollektorimpedanz im angesteuerten
Zustand einer Speicherzelle, die aus zwei Mehremittex*-
Transistoren besteht, kann in Erwägung gezogen werden, Bioden zwischen dem KollektoransteuerSpannungsanschluß und die
entsprechenden Kollektoren in der Zelle zu schalten« Auf diese Weise wird die Sättigung der Flipflop-Transistoiren
verhindert. In einem derartigen Fall, wenn beide mit den entsprechenden Kollektoren verbundene Dioden leitend werden,
werden die Kollektorpotentiale an beiden Seiten des Flipflops im wesentlichen gleich, so daß der Spei ehe rinlialt
10 9 8 5 1/17 3
offensichtlich zerstört wird. Erfindungsgemäß sind die Impedanzschal
tdiöden oder -transistoren in der Speicherzelle so angeordnet, daß die Kollektorlastimpedanzen von Null
verschiedene Werte annehmen, wenn beide Dioden oder Transistoren bei Ansteuerung der Zelle getriggert sind. Zum
Beispiel wird «in niederohmiger Widerstand in Serie mit
-der Diode oder dem Emitter des Transistors in der Kollektorlast geschattet. Dieses Merkmal ermöglicht eine Erhöhung 1Cs Stromverheu tnisses In/loa, um mehr als das 1Ofache gegenüber bisher,
verschiedene Werte annehmen, wenn beide Dioden oder Transistoren bei Ansteuerung der Zelle getriggert sind. Zum
Beispiel wird «in niederohmiger Widerstand in Serie mit
-der Diode oder dem Emitter des Transistors in der Kollektorlast geschattet. Dieses Merkmal ermöglicht eine Erhöhung 1Cs Stromverheu tnisses In/loa, um mehr als das 1Ofache gegenüber bisher,
Obwohl xj, den vorhergehenden Ausführungsbeispielen ge- %
eignete Schaltangskombinationen von Widerständen und Dioden
oder Transistoren als Schaltimpedanzelemente dienen, ist
es ersichtlich, daß andere Halbleiterbauelemente wie ein Zweipol-Schaltimpedanzelement, z. B. ein PNP-E1 ement,, und
ein Feldeffekttransistor das Schaltimpedanzelement bilden
können.
Wie aus der vorangegangenen Beschreibung ersichtlich
ist, wird erfindungsgemäß der Impedanzwert der Kollektorlasten
der Flipflop-Transistoren in der Speicherzelle für den nicht angtsteuerten Zustand und den angesteuerten Zustand
umschal+ »ar gemacht, so daß es möglich ist, die Lei- A
stungsaufnahim der Speicherzelle während des nicht angesteuerten
Zust -nds sehr stark zu verringern und die Arbeitsgeschwindigkeit
durch Erhöhen des Le?.es troms während
des angesteuerten Zustande zu erhöhen. Daher zeigt ein aus
den erfindungsgemäßen Speicherzellen aufgebauter Halbleiterspeicher
beträchtlich verbesserte Betriebseigenschaften.
In den obigen Ausführungsbeispielen ist davon ausgegangen
w rden, daß die Kollektorvorspannung V.. lediglich
BAD ORIGINAL 109851/1736
,von einem niedrigen Pegel auf einen hohen Pegel und umgekehrt
geschaltet wird, was aber so gesehen werden kann,
daß ein Adressensignal mit hohem und niedrigem Pegel der · Kollektorvorspannung mit konstantem Pegel überlagert wird.
daß ein Adressensignal mit hohem und niedrigem Pegel der · Kollektorvorspannung mit konstantem Pegel überlagert wird.
109851/1736
Claims (1)
- Patentansprüche\JL Halbleiterspeicher, gekennzeichnet durcha) mindestens eine Speicherzelle mit(1) zwei Mehremitter-Transistoren (T1, T„), die jeweils eine Basis, einen Kollektor und mehrere Emitter aufweisen, wobei die Basis und der Kollektordes einen Transistors mit dem Kollektor bzw. der \Basis des anderen Transistors verbunden sind, und wobei mindestens einer der Emitter jedes Transistors mit einem der Emitter des anderen Transistors verbunden ist;(2) einem Emittervorspannungsanschluß (E..), an den eine konstante Emittervorspannung (V—™) anlegbar ist;·. )(3) einem Emitterimpedanzelement (Z„E), das zwischen dem Emittervorspannungsanschluß und den untereinander verbundenen Emittern" der Transistoren j liegt;(4) einem Kollektorvorspannungsanschluß (C-), an den eine Kollektorvorspannung (Vcc) anlegbar ist; und(5) zwei Schaltimpedanzelementen (Ζ«, , Z„^,) , die• - \j\ Kittjeweils zwischen den Kollektorvorspannungsanschluß und einen der Kollektoren der Transistoren geschaltet sind;109851/1736 .b) zwei Zifferleitungen (EL·.., D11), die mit dem anderen Emitter der beiden Transistoren verbunden sind;c) eine Adressensignaleinspeiseeinrichtung (AD ) zur gleichzeitigen Einspeisung eines Adressensignals mit hohem und niedrigem Pegel in die entsprechenden Schaltimpedanzelemente, so daß die Kollektorimpedanzwerte der beiden Schaltimpedanzelemente, teezo gen auf die zugehörigen Kollektoren, gleichzeitig einen niedrigen Wert zeigen, wenn das Adressensi5-gnal eingespeist wird, und einen hohen Wert., wenn das Adressensignal nicht eingespeist wird (Fig. .1, 10)„2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltimpedanzelemente (Z^1, Z_o) aufweisen einen hochohmigen Widerstand (Eni), einen niederohmigenOlWiderstand (R_.) und eine Einrichtung (C1) zur Steuerung des durch den niederohmigen Widerstand fließenden Stroms in Abhängigkeit davon, ob das Adressensignal eingespeist wird oder nicht (Fig. 5).3. Halbleiterspeicher, mitä) mindestens einer Speicherzelle einschließlich(i) zwei Mehremitter-Transistören, die jeweils einen Kollektor, eine Basis und mehrere Emitter haben, wobei einer der Emitter der beiden Transistoren mit einem Emittervorspannungsanschluß verbunden ist, der109851/1736fimit einer Emittervorspannung beaufschlagt ist, wobei die Basis und der Kollektor des einen Transistors mit dem Kollektor bzw. der Basis des anderen Transistors verbunden sind, wobei die Kollektoren der beiden Transistoren ferner über entsprechende Kollektorimpedanzelemente gemeinsam an einen KoI-lektorvorspannungsanschluß angeschlossen sind, der mit einer Kollektorvorspannung beaufschlagt ist, und wobei mindestens ein weiterer Emitter der beiden Transistoren mit einer Ziffernleitung paarweise verbunden ist, so daß die beiden Transistoren ein Flipflop bilden; und "b) zwei Signallese- und -Schreib-Schaltungen, die mit den beiden Ziffernleitungen entsprechend verbunden sind;dadurch gekennz ei chne t , daß die Kollektorimpedanzelemente durch zwei Schaltimpedanzelemente (Ζ_., Z^0) gebildet sind, die zwischen dem Kollektorvorspannungsanschluß (C" ) und den zugehörigen Kollektoren der beiden Transistoren (T1, T„) angeordnet sind;daß eine Adressensignaleinspeiseeinrichtung (AD1) gleich- Ä zeitig ein Adressensignal mit hohem und niedrigem Pegel in die entsprechenden Schaltimpedanzelemente einspeist;daß ein gemeinsames Emitterimpedanzelement (ZEE) zwischen dem Emxttervorspannungsanschluß (E1) und den untereinander verbundenen Emittern der beiden Transistoren liegt; unddaß eine Emittervorspannungsquelle eine konstante Emittervorspannung (VEE) in den Emittervorspannungsanschluß einspeist,109851/1736■ Ißso daß der Kollektorimpedanzwert der Schaltimpedanzelemente, bezogen auf die zugehörigen Kollektoren, gleichzeitig einen niedrigen Wert annimmt, wenn die Schaltimpedanzelemente mit dem Adressensignal beaufschlagt werden, und einen hohen Wert, wenn sie nicht mit dem Adressensignal beaufschlagt werden (Fig. 1, 10).K. Halbleiterspeicher nach Anspruch 3> gekennzeichnet durch ein Koppelimpedanzelement (Ζηη) zwischen den Kollek-OOtoren der beiden Transistoren (T1, T„), um die beiden Transistoren an einer Aussteuerung in den Sättigungsbereich zu hindern (Fig. 3).5·· Halbleiterspeicher nach Anspruch k, dadurch gekennzeichnet, daß das Koppelimpedanzelement (Z„„) zwei Schottky-OOSperrschicht-Dioden (D1, D_) hat, die parallel mit entgegengesetzter Durchlaßrichtung geschaltet sind (Fig. 4).6. Halbleiterspeicher nach Anspruch 3> dadurch gekenn zeichnet, daß die Schaltimpedanzelemente (Zn , Z ) auf-Oj O itweisen ein hochohmiges Bauelement (R^1), ein niederohmiges Bauelement (R„o) und eine Einrichtung zur Steuerung des durch das niederohmige Bauelement fließenden Stroms in Abhängigkeit davon, ob das Adressensignal eingespeist wird oder nicht (Fig. 5)·7. Halbleiterspeicher nach Anspruch 6, dadurch gekennzeichnet, daß die Schaltimpedanzelemente (z , Z ) jeweilsO I O*cgebildet sind durch eine Parallelschaltung einerseits des109851/1736hochohmigen Bauelements (R_, ) und andererseits einer Serienschaltung des niederobnigen Bauelements (R^10) und der Stromsteuereinrichtung, und daß das Adressensignal der Kollektorvorspannung überlagert und in den Kollektorvorspannungsanschluß (C1) eingespeist wird (Fig. 5)·.8. Halbleiterspeicher nach Anspruch 7» dadurch gekenn zeichnet , daß die Stromsteuereinrichtung in jedem Schaltimpedanzelement ^Z-J1, Z ) eine Diode (D1, -D o) ist (Fig. 5).9. Halbleiterspeieher nach Anspruch 7 und k, dadurch gekennzeichnet, daß die Koppelimpedanz ein Koppelwiderstand (R03) ist (Fig. 5).10. Halbleiterspeicher nach Anspruch 6, gekennzeichnet durch einen Zweiemitter-Transistor (T^1) mit zwei Emittern, einer Basis und einem Kollektor, wobei die Emitter in Serie mit dem niederohmigen Bauelement (R_ ) der beiden Schaltimpedanzelemente (Z,,. , Z„o) als deren Stromsteuereinrich'- ΛOl Kj d mtung liegen, während der Kollektor an den Kollektorvorspan- ™ nungsanschluß (C1) angeschlossen ist und die Basis (3) mit dem Adressensignal beauf"schlagt wird (Fig. 1, 6).11. Halbleiterspeicher nach Anspruch 10, dadurch gekennzeichnet, daß die Kollektorvorspannung (V_>,) konstant ist.109851/1736 '12. HalbleiteiTspeicher nach Anspruch 10, dadurch gekennzeichnet, daß die Kollektorvorspannung (Vrr) in Ab-·
hängigkeit vom Pegel des Adressensignals variabel ist.13· Halbleiterspeicher nach Anspruch 6, gekennzeichnet durch einen Zweiemitter-Transistor mit zwei Emittern, einer Basis und einem Kollektor, wobei die Emitter in Serie mit den niederohmigen Bauelementen der entsprechenden Schaltimpedanzelemente als deren Stromsteuereinrichtungen liegen, während die Basis mit dem Kollektorvorspannungsanschluß verbunden ist,"in den das der konstanten Kollektorvorspannung überlagerte Adressensignal eingespeist wird.109851/1736
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP45050256A JPS5240171B1 (de) | 1970-06-12 | 1970-06-12 | |
JP45083850A JPS5240172B1 (de) | 1970-09-25 | 1970-09-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2129166A1 true DE2129166A1 (de) | 1971-12-16 |
DE2129166B2 DE2129166B2 (de) | 1974-03-28 |
Family
ID=26390706
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2129166A Withdrawn DE2129166B2 (de) | 1970-06-12 | 1971-06-11 | Halbleiterspeicher |
DE19712147833 Pending DE2147833B2 (de) | 1970-06-12 | 1971-09-24 | Bistabile speicherzelle und halbleiterspeicher aus einer vielzahl derartiger speicherzellen |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712147833 Pending DE2147833B2 (de) | 1970-06-12 | 1971-09-24 | Bistabile speicherzelle und halbleiterspeicher aus einer vielzahl derartiger speicherzellen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3745540A (de) |
DE (2) | DE2129166B2 (de) |
FR (1) | FR2107981B1 (de) |
GB (1) | GB1365727A (de) |
NL (2) | NL7108048A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0214511A1 (de) * | 1985-08-21 | 1987-03-18 | Siemens Aktiengesellschaft | Bipolare Speicherzelle mit externer Kapazität |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7309453A (nl) * | 1973-07-06 | 1975-01-08 | Philips Nv | Geheugenmatrix. |
JPS5327107B2 (de) * | 1973-09-28 | 1978-08-05 | ||
DE2460146C3 (de) * | 1974-12-19 | 1981-11-05 | Ibm Deutschland Gmbh, 7000 Stuttgart | Bipolare Leseschaltung für integrierte Speichermatrix |
JPS5375828A (en) * | 1976-12-17 | 1978-07-05 | Hitachi Ltd | Semiconductor circuit |
DE2738187C2 (de) * | 1977-08-24 | 1979-02-15 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung für mehrere auf einem Bipolar-Baustein angeordnete Speicherzellen mit einer Regelschaltung zur Kennlinien-Anpassung der Speicherzellen |
JPS594787B2 (ja) * | 1979-12-28 | 1984-01-31 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 低インピ−ダンス感知増幅器を有し読取専用メモリ及び読取一書込メモリに共用可能なメモリ装置 |
JPS6047665B2 (ja) * | 1981-01-29 | 1985-10-23 | 富士通株式会社 | スタティック半導体メモリ |
US4578779A (en) * | 1984-06-25 | 1986-03-25 | International Business Machines Corporation | Voltage mode operation scheme for bipolar arrays |
GB2189954B (en) * | 1986-04-30 | 1989-12-20 | Plessey Co Plc | Improvements relating to memory cell devices |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE539365A (de) * | 1954-06-29 | |||
DE1524873B2 (de) * | 1967-10-05 | 1970-12-23 | Ibm Deutschland | Monolithische integrierte Speicherzelle mit kleiner Ruheleistung |
US3537078A (en) * | 1968-07-11 | 1970-10-27 | Ibm | Memory cell with a non-linear collector load |
DE1817498C3 (de) * | 1968-12-30 | 1979-11-22 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte Speicherzelle |
-
1971
- 1971-06-11 DE DE2129166A patent/DE2129166B2/de not_active Withdrawn
- 1971-06-11 NL NL7108048A patent/NL7108048A/xx unknown
- 1971-09-24 NL NL7113168A patent/NL7113168A/xx unknown
- 1971-09-24 DE DE19712147833 patent/DE2147833B2/de active Pending
- 1971-09-24 US US00183375A patent/US3745540A/en not_active Expired - Lifetime
- 1971-09-24 FR FR7134398A patent/FR2107981B1/fr not_active Expired
- 1971-09-27 GB GB4495671A patent/GB1365727A/en not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0214511A1 (de) * | 1985-08-21 | 1987-03-18 | Siemens Aktiengesellschaft | Bipolare Speicherzelle mit externer Kapazität |
US4783765A (en) * | 1985-08-21 | 1988-11-08 | Siemens Aktiengesellschaft | Bipolar memory cell with cross-connected transistors and an external capacitance |
Also Published As
Publication number | Publication date |
---|---|
FR2107981B1 (de) | 1974-09-27 |
DE2147833B2 (de) | 1976-09-16 |
US3745540A (en) | 1973-07-10 |
DE2147833A1 (de) | 1972-06-22 |
FR2107981A1 (de) | 1972-05-12 |
NL7108048A (de) | 1971-12-14 |
DE2129166B2 (de) | 1974-03-28 |
NL7113168A (de) | 1972-03-28 |
GB1365727A (en) | 1974-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1817510C3 (de) | Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren | |
DE1499843A1 (de) | Speicherzelle | |
DE2303409A1 (de) | Monolithisch integrierbare speicheranordnung | |
DE2460225C3 (de) | Schreib-Lese-Verstärker | |
DE2505186B2 (de) | ||
DE2129166A1 (de) | Halbleiterspeicher | |
DE2925925A1 (de) | Voreinstellschaltung fuer informationsspeicher | |
DE1910777A1 (de) | Impulsgespeister monolithischer Datenspeicher | |
DE2429771A1 (de) | Speichermatrix mit steuerbaren vierschichthalbleitern | |
DE2302137B2 (de) | Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen | |
DE2031038B2 (de) | ||
DE2851518A1 (de) | Flipflop-speicherzelle mit verbesserten lese-/schreibeigenschaften | |
DE2008065A1 (de) | Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren | |
DE2152706C3 (de) | Monolithischer integrierter Halbleiterspeicher für binäre Daten | |
DE2121437A1 (de) | Integrierter Schaltkreis mit nur einer Speisespannungsquelle | |
DE2246756C3 (de) | Elektronischer Datenspeicher | |
DE2525690B2 (de) | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik | |
DE2518847C2 (de) | Hochgeschwindigkeitszähler | |
DE3739872C2 (de) | ||
DE1774928B2 (de) | Lese- und schreibschaltung fuer einen matrixspeicher | |
DE10038665C1 (de) | Schaltungsanordnung zum Deaktivieren von Wortleitungen einer Speichermatrix | |
DE2039606A1 (de) | Elektrisches,dynamisch betriebenes Speicherelement | |
DE2155802C3 (de) | Monolithisch integrierte Speicheranordnung | |
DE2024451C (de) | Leseverstärker-Schreibtreiberschaltung | |
DE1499744A1 (de) | Elektronisches Speicherelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHN | Withdrawal |