DE1817498C3 - Monolithisch integrierte Speicherzelle - Google Patents
Monolithisch integrierte SpeicherzelleInfo
- Publication number
- DE1817498C3 DE1817498C3 DE1817498A DE1817498A DE1817498C3 DE 1817498 C3 DE1817498 C3 DE 1817498C3 DE 1817498 A DE1817498 A DE 1817498A DE 1817498 A DE1817498 A DE 1817498A DE 1817498 C3 DE1817498 C3 DE 1817498C3
- Authority
- DE
- Germany
- Prior art keywords
- cell
- bit line
- flip
- transistors
- monolithic matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 210000000352 storage cell Anatomy 0.000 title claims description 5
- 210000004027 cell Anatomy 0.000 claims description 53
- 239000011159 matrix material Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/35—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0828—Combination of direct and inverse vertical transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/10—SRAM devices comprising bipolar components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
Die Erfindung betrifft eine monolithisch integrierte Speicherzelle aus einem direkt kreuzgekoppelten
bipolaren Transistor-Flip-Flop, dessen beide Kollektor-Lastwiderstände
2wei gleiche, als steuerbare Stromquellen
wirkende, zu den Flip-Flop-Transistoren komplementäre
Transistoren sind, die mit einem in einer gemeinsamen Basis angeordneten und an ein gemeinsames
Versorgungsspannungspotential angeschlossenen Emitter und seitlich von diesem angeordneten Kollektoren
als laterale Transistoren ausgebildet sind, nach Hauptpatent 18 17 481.
Die dem Hauptpatent zugrunde liegende Aufgabe setzt sich aus mehreren Teilaufgaben zusammen, deren
Lösung bei bekannten Speicherzellen nicht oder nicht gleichzeitig möglich war. Diese Teilpufgaben sind:
Geringstmöglicher Platzbedarf, geringstmöglicher Leistungsverbrauch im nichladressierten Zustand, möglichst
hohe Schreib/Lesegeschwindigkeit, möglichst einfacher monolithischer Aufbau in Verbindung mit
möglichst einfacher Leilungsführung, wenig Anschlußkontakten und damit in Verbindung mit einfacher
Herstellbarkcit bei hoher Ausbeute und Zuverlässigkeil.
Es ist die der Erfindung zugrunde liegende Aufgabe, eine Weiterbildung der durch das Hauptpatent geschützten
Speicherzelle in Form einer insbesondere
Λ O
1 O
λ AO
1-3Ο
hinsichtlich des Adressierungsaurwandes weiter verbesserten
Speicherzelle anzugeben.
Die Lösung besteht bei einer Speicherzelle der eingangs erwähnten Art darin, daß zum Zwecke der
Adressierung Wortleitung und Versorgungsspannungszuführung gemeinsam sind und die beiden Emitter der
Flip-Flop-Transistoren (T\, T2) mit je einer Bitleitung
(BQ bzw. B1) eines Bitleitungspaares verbunden sind.
Es zeigt
F i g. 1 den Grundbaustein für die monolithische Speicherzelle nach dem Hauptpatent,
F i g. 2a und 2b den monoiithisdhen Aufbau von zwei
lateralen PNP-Transistoren in einer geschlossenen
Isolationswanne, wie er unter anderem auch beim Hauptpatent Verwendung findet,
Fig.3 das la Ucb-Kennlinienfeld eines PNP-Transistors,
Fig.4a die Schaltung einer Speicherzelle nach der
Erfindung, deren topologischer Entwurf innerhalb einer Matrix in F i g. 4b gezeigt wird,
F i g. 4c einen Schnitt durch den Monolithen gemäß F i g. 4b,
F i g. 5a die Schaltung einer Speicherzelle mit zusätzlicher Adressierleitung,
F i g. 5b den Ausschnitt aus einer Speichermatrix aus Speicherzellen gemäß F i g. 5a.
Alle Draufsichten der topologischen Entwürfe sind bei durchsichtig gedachter Oxydschicht dargestellt
In F i g. 1 ist ein direkt kreuzgekoppeltes Transistor-Flip-Flop
dargestellt, welches als Grundbaustein für eine monolithische Speicherzelle verwendet werden
kann. Die beiden NPN-Transistoren 71 und T2 sind
emitterseitig mit dem Potential V2 verbunden und mit
ihren Basis- bzw. Kollektorelektroden kreuzgekoppelt In den Kollektorkreisen befinden sich zwei steuerbare
Lastelemente 10 und 20, weiche mit dem Betriebsspannungspotential Vi verbunden sind. Die dritten Elektroden
der beiden Elemente 10 und 20 werden auf einen gemeinsamen Anschluß Vh gelegt Wie in den folgenden
Ausführungsbeispielen gezeigt, wird dieser Anschluß mit der N-Epitaxieschicht des Monolithen zusar.imenfallen.
In F i g. 2a ist eine Draufsicht auf die Kombination der
beiden aktiven Bauelemente 10 und 20 gezeigt weiche durch zwei laterale PNP-Transistoren gebildet werden.
F i g. 2b gibt einen Schnitt durch dieselbe Anordnung wieder. Die drei gezeigten P-Diffusionen innerhalb
eines gemeinsamen N-Gebietes wirken als zwei laterale PNP-Transistoren, deren gemeinsame Emitter über Vi
und deren Kollektoren über A und B angesteuert werden. Über uie Elektrode Vn wird die gemeinsame
Basis der beiden Elemente angeschlossen. Durch eine N ♦ Subkolleklordif fusion läßt sich in bekannter Weise
der Serienwiderstand der Transistorbasen herabsetzen. was aber nicht unbedingt notwendig für die Wirkungsweise
der Erfindung isL In Füllen, in denen die P-Diffusion des Emitters auf dem Subkollektor aufsetzt,
ergibt sich als weiterer Vorteil die Verringerung der vertikalen Injektion und damit die Erhöhung der
lateralen Stromverstärkung. Das Kennlinienfeld der beiden Elemente 10 und 20 ist in Fig.3 gezeigt. Hier
sind Kollektorstrom Jc und Kollektor-Basisspannung Ucb gegeneinander aufgetragen. Als Parameter führt
der Emitterstrom IE W einer Reihe gegeneinander
verschobener Kennlinien.
Der relativ waagerechte V£;1aüf der Kennlinien zeigt,
daß der differentielle Innenwiderstand Uce/Icschr hoch
ist, so daß die beiden Transistoren 10, 20 als Stromquellen wirken.
Fig.4a zeigt die Schaltung eines Ausführungsbeispiels
der vorliegenden Erfindung. Statt wie in Ausführungsbeispielen des Hauptpatentes weitere Entkopplungselemente
zwischen den einzelnen Zellen und den Bitleitungen einzubauen, wobei zu den vier in F i g. 1
gezeigten Transistoren zwei weitere hinzugefügt werden, kommt man im vorliegenden Fall ohne
zusätzliche Elemente in jeder Zelle aus. Die Entkopplung erfolgt mit Hilfe der bereits vorhandenen Emitter
der beiden Flip-Flop-Transistoren Ti, Ti. Diese sind
direkt mit den Bitleitungen BQ, B1 verbunden. Das Ein-
und Auslesen von Informationen in die Zelle geschieht dabei folgendermaßen: Ober eine Wortleitung W wird
der Zelle die Betriebsspannung Vi zugeführt weiche bei der Adressierung (Lesen, Schreiben) angehoben wird.
Der in die Bitleitungen (BQ, Sl) einfließende Strom
wird dabei gröPer als die Summe der Ruheströme der anderen mit demselben Bitleitungspaar verbundenen
Speicherzellen. Über einen Differentialvc;starker läßt
sich aus den unterschiedlichen Strömen in den beiden Leitungen (BO, Sl) auf den Informationsgehalt der
durch die Wortleitung W adressierten Speicherzelle schließen.
Zum Einschreiben von Informationen in eine Zelle wird wieder das Wortleitungspolential, wie beim
Auslesen, angehoben. Gleichzeitig wird das Potential einer der beiden Bitleitungen SO, bzw. B\ so weit
abgesenkt, daß der mit dieser Leitung verbundene Flip-Flop-Transistor Γι bzw. T2 aus dem gesperrten
Zustand in den leitenden Zustand umgesteuert wird. Falls er schon leitend war, wird dieser Zustand nicht
mehr verändert Die Auswahl zwischen den beiden Leitungen S 0 bzw. S1 des Bitleitungspaares erfolgt je
nachdem, ob eine binäre »0« oder »1« ein- bzw. ausgelesen werden soll.
Die Vorschrift, daß beim Adressieren der Zcllstro τι
der adressierten Zelle größer sein soll als die Summe der von anderen Zellen in dasselbe Bitleitungspaar einfließenden
Jtröme, läßt sich auch dadurch erfüllen, daß alle nicht mit der adressierten Zelle verbundenen Wortleitungen
kurzzeitig abgeschaltet werden, so daß der Bitleitungsstrom nur aus der adressierten Zelle stammen
kann. Der stromlose Zustand der anderen Zellen kann so lange andauern, bis die in den PN-Übergängen
gespeicherte Ladung fast abgeflossen ist und dadurch die gespeicherte Information zu verschwinden droht
Bei der vorliegenden Zelle ist diese Zeit aber relativ groß, verglichen mit der Zeit, die zum Lesen oder
Schreiben benötigt wird.
Ein Layout für eine ganze Matrix aus Speicherzellen gemäß Pip.4a ist in Fig.4b, 4c gezeigt. Die
Flip-Flop-Transistoren 71, T2 sind in zwei Bitleitungs-Isolationswannen
SO. P1 invers ausgeführt, so JaI ihre
Emitter in der Epitaxieschicht zu liegen kommen. Ihre Kollektordiffusionen sind einerseits mit der anderen
Basisdiffusion kreuzßekoppelt, andererseits mit den Kollektoren der PN Λ Lastelemente 10, 20 durch
Metallisierungen verbunden, Die PNP-Lastelemente liegen in einer dritten Isolationswanne, deren Epitaxieschicht
(N-Basis) auf dem Potential Va,- litgt Eine
Speicherzelle 30 liegt hier also in 2V2 Isolationswannen.
Ein Schnitt durch das Layout nach Fig.4b wird in
F i g. 4c gezeigt.
Dieses Layout ist sehr platzsparend, da die platzraubenden Isolationsdiffusionen (P+) einer großen Anzahl
von Zellen 30 gemeinsam sind. Zudem werden
schwierige Leitungskreuzungen von Bit- und Worlleitungen
vermieden, welche irn allgemeinen zu Doppelmetallisierungen führen, da die Bitleitungen im Kristall,
d. h. in der Epitaxieschicht, verlaufen. Die Serienwiderstände in der Epitaxieschicht werden dabei durch die in
F i g. 4c gezeigten hochdotierten Subkollektordiffusionen (N +) sehr klein gehalten.
Zur Vergrößerung des Emitterwirkungsgrades der lateralen PNP-Lastelemente 10,20 kann deren Emittcrdiffiftion
durch die hochdotierte P+-Trenndiffusion erfolgen, welche auf den Subkollektor aufsetzt.
In F i g. 5a wird ein weiterer Parameter der Zelle, das
Steuerpotential Vm in vorteilhafter Weise für eine dritte
Dimension der Adressierung ausgenutzt. Die Basiian·
schlösse der Elemente 10, 20 sind mit einer X-Leitung
verbunden. Mil einer solchen Zelle läßt sich eine echte 3D-Organisation eines Speichers durchführen. In
Fig.5b ist ein Ausschnitt einer Speichermatrix dargestellt,
in welcher alle Bitleitühgspaare B 0, B 1 nur einem
Bitleitungs-Abfühlverstärker zugeführt werden. Dieses wird ermöglicht durch die ,Y-Leilung, die mit der
Wortleilung W zur eindeutigen Adressierung einer Zelle ausreicht.
Mit Hilfe der X-Leitung können alle Speicherzellen desselben Wortes durch Anlegen eines positiven
Impulses so weit gesperrt werden, daß auch bei gemeinsamem Billeitungspaar für alle Zellen eines
Wortes eindeutig auf den aus der adressierten Zelle in die Bitleilungen gespeisten Strom geschlossen werden
kann.
In I 4-V2 Isolalionswannen liegt die Speicherzelle 40,
die sich in das Bitleitungspaar ß0, ßl mit den angrenzenden Speicherzellen der benachbarten A^Lei*
tungen teilt. Senkrecht zu den in der Epitaxieschicht
geführten Leitungen SO, Sl1 X verläuft darüber als
Metallisierung die Worlleilung W, welche mit den
P-Emittern der lateralen PNP-Lastelemente verbunden ist. Auch in diesem Layout sind die kreuzgekoppelten
Flip-Flop-Transistoren Ti, T2 invers ausgeführt, um die
eingebaute Verbindung mit der Epitaxieschicht bzw. den Subkollektoren herzustellen.
Hierzu 3 Blatt Zeichnungen
Claims (16)
1. Monolithisch integrierte Speicherzelle ijus einem direkt kreuzgekoppelten bipolaren Transistor-Flip-FIop,
dessen beide Kollektor-Lastwiderstände zwei gleiche, als steuerbare Stromquellen
wirkende, zu den Flip-Flop-Transistoren komplementäre Transistoren sind, die mit einem in eimer
gemeinsamen Basis angeordneten und an ein gemeinsames Versorgungsspannungspotential ,angeschlossenen
Emitter und seitlich von diesem angeordneten Kollektoren als laterale Transistoren
ausgebildet sind, nach Hauptpatent 18 17 481, dadurch gekennzeichnet, daß zum Zwecke
der Adressierung Wortleitungen und Versorgungsspannungszuführung
gemeinsam sind und die beiden Emitter der Flip-Flop-Transistoren (T1, T2) mit je
einer Bitleitung (BO bzw. Bi] eines Bitleitungspaares
verbunden siad.
2. Monolithisch integrierte Speicherzelle nach Anspruch 1. dadurch gekennzeichnet, daß die
Flip-Flop-Transistoren invers ausgeführt sind.
3. Monolithisch integrierte Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
jede Bitleitung eines Bitleitungspsares in einer den
Emitter des zugeordneten Flip-FIop-Transistors
bildenden Epitaxieschicht einer Isolationswarine «erläuft.
4. Monolithisch integrierte Speicherzelle nach Anspruch 3, dacjrch gekennzeichnet, daß in einer
dritten Isolationswanne dip die Lar»elemente bildenden
Transistoren (10,20) der Speicherzelle liegen.
5. Monolithischer Matrixspeicher vjs Speicherzellen
nach Anspruch 3, dadurch gekennzeichnet, daß alle Speicherzellen, denen ein Bitleitungspaar (BO,
Bi) gemeinsam ist, in drei Isolationswannen derart
ausgeführt sind, daß alle sich entsprechenden Flip-Flop-Transistoren (Ti) in einer ersten, alle sch
tntsprechenden Flip-Flop-Transistoren (T2) in einer
!weiten und alle Lastelemente (10, 20) in einer dritten Isolationswanne liegen.
6. Monolithischer Matrixspeicher nach Ansprach 5, dadurch gekennzeichnet, daß in der dritten
Isolationswanne die Lastelemente (10, 20) aller Speicherzellen ausgeführt sind, welchen zwei be-■achbarte
Bitleitungspaare gemeinsam sind.
7. Monolithischer Matrixspeicher nach Anspruch t, dadurch gekennzeichnet, daß für die vier
Lastelemente (10, 20) von zwei Speicherzellen, die au benachbarten Bitleitungspaaren gehören, nur ein
gemeinsamer P-Emitter vorgesehen ist.
8. Monolithischer Matrixspeicher nach Anspruch 9 bis Anspruch 7, dadurch gekennzeichnet, daß zum
Ein- und Auslesen (Adressieren) von Information in ■zw. aus einer Zelle die Wortleitungen aller Zelten
•o angesteuert werden, daß durch die adressierte Zelle ein wesentlich höherer Zellstrom fließt, als die
Summe der Zellströme durch die mit demselben litleitungspaar verbundenen Zellen.
9. Monolithischer Matrixspeicher nach Anspruch
8, dadurch gekennzeichnet, daß die mit (!er
adressierten Zeile verbundene Wortleitung mit einem positiven Impuls beaufschlagt wird.
10. Monolithischer Matrixspeicher nach AnspruiC-h
8 und Anspruch 9, dadurch gekennzeichnet, daß die nicht mit der adressierten Zelle verbünderUin
Wortieitungen mit einem negativen Impuls beauif'
schlagt werden.
11. Monolithischer Matrixspeicher nach Anspruch 10, dadurch gekennzeichnet, daß die nicht mit der
adressierten Zelle verbundenen Wortleitungen während des Adressierens völlig abgeschaltet werden.
12. Monolithische Speicherzelle nach Anspruch 1 und 2, dadurch gekennzeichnet, daß neben der
Wortleitung und dem Bitleitungspaar über eine A'-Leitung, welche in der die Lastelemente (10, 20)
beherbergenden Epitaxieschicht verläuft, eine 3D-Adressierung der Zelle erfolgt
13. Monolithischer Matrixspeicher nach Anspruch
8 und Anspruch 12, dadurch gekennzeichnet, daß zur
Adressierung einer Zelle der Zellstrom in mit anderen Bitleitungspaaren verbundenen Zellen
durch Anlegen eines positiven Impulses an die mit den N-Basisanschlüssen der PNP-Lastelemente
verbundene A'-Leitung herabgesetzt wird.
14. Monolithischer Matrixspeicher nach Anspruch 8, Anspruch 12 und Anspruch 13, dadurch gekennzeichnet,
daß der Zenstrom einer adressierten Zeile heraufgesetzt wird durch Anlegen eines negativen
Impulses an die mit den N-Basisanschlüssen der PNP-Lastelemente verbundene X-Leitung.
15. Monolithischer Matrixspeicher nach Anspruch
9 und Anspruch 12 bis Anspruch !4, dadurch gekennzeichnet, daß in zwei Isolationswannen die
invers betriebenen Flip-Flop-Transistoren (T\ bzw. T2) von allen Speicherzellen liegen, denen ein
Bitleitungspaar gemeinsam ist, und daß je zwei Billeitungen (BO bzw. B1) von aneinandergrenzenden
Speicherzellen zusammengelegt sind.
16. Monolithischer Matrixspeicher nach Anspruch 5 bis 7 und Anspruch 15, dadurch gekennzeichnet,
daß die Emitter der PNP-Lastelemente durch hochdotierte P +-Diffusionen gebildet werden, welche
gleichzeitig mit den P*-Trenndiffusionen über einer hochdotierten Subkollektord'ffusion in dem
Kristall angebracht sind.
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1817498A DE1817498C3 (de) | 1968-12-30 | 1968-12-30 | Monolithisch integrierte Speicherzelle |
FR6940031A FR2033218A6 (de) | 1968-12-30 | 1969-11-17 | |
US882575A US3643235A (en) | 1968-12-30 | 1969-12-05 | Monolithic semiconductor memory |
JP44102589A JPS5012865B1 (de) | 1968-12-30 | 1969-12-22 | |
GB63059/69A GB1253763A (en) | 1968-12-30 | 1969-12-29 | Improvements in and relating to monolithic semiconductor data storage cells |
NLAANVRAGE7004335,A NL175560C (nl) | 1968-12-30 | 1970-03-25 | Monolithisch geintegreerde geheugencel. |
BE750069D BE750069R (fr) | 1968-12-30 | 1970-05-06 | Memoire monolithique a |
FR7106551A FR2100621B2 (de) | 1968-12-30 | 1971-02-16 | |
FR7122141A FR2104784B2 (de) | 1968-12-30 | 1971-06-15 | |
GB28598/71A GB1291795A (en) | 1968-12-30 | 1971-06-18 | Improved monolithic matrix memory |
FR7313781*A FR2183708B2 (de) | 1968-12-30 | 1973-03-30 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19681817481 DE1817481C3 (de) | 1968-12-30 | Monolithisch integrierte Speicherzelle und monolitische Matrixspeicher aus derartigen Zellen | |
DE1817498A DE1817498C3 (de) | 1968-12-30 | 1968-12-30 | Monolithisch integrierte Speicherzelle |
US88257569A | 1969-12-05 | 1969-12-05 | |
NLAANVRAGE7004335,A NL175560C (nl) | 1968-12-30 | 1970-03-25 | Monolithisch geintegreerde geheugencel. |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1817498A1 DE1817498A1 (de) | 1970-10-29 |
DE1817498B2 DE1817498B2 (de) | 1978-02-16 |
DE1817498C3 true DE1817498C3 (de) | 1979-11-22 |
Family
ID=27430824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1817498A Expired DE1817498C3 (de) | 1968-12-30 | 1968-12-30 | Monolithisch integrierte Speicherzelle |
Country Status (3)
Country | Link |
---|---|
BE (1) | BE750069R (de) |
DE (1) | DE1817498C3 (de) |
FR (1) | FR2033218A6 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2129166B2 (de) * | 1970-06-12 | 1974-03-28 | Hitachi Ltd., Tokio | Halbleiterspeicher |
DE2738678C3 (de) * | 1977-08-27 | 1982-03-04 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte Speicherzelle |
-
1968
- 1968-12-30 DE DE1817498A patent/DE1817498C3/de not_active Expired
-
1969
- 1969-11-17 FR FR6940031A patent/FR2033218A6/fr not_active Expired
-
1970
- 1970-05-06 BE BE750069D patent/BE750069R/xx active
Also Published As
Publication number | Publication date |
---|---|
DE1817498B2 (de) | 1978-02-16 |
FR2033218A6 (de) | 1970-12-04 |
BE750069R (fr) | 1970-10-16 |
DE1817498A1 (de) | 1970-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1817510C3 (de) | Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren | |
DE2232189C3 (de) | Monolithische, sowohl als Lese/Schreibspeicher als auch als Festwertspeicher betriebbare Speicheranordnung | |
DE2307739A1 (de) | Monolithisch integrierte speicherzelle | |
DE2621136C2 (de) | Vorprogrammierter Halbleiterspeicher | |
DE1942559B2 (de) | Speichereinrichtung fur Binann formation | |
DE2738678C3 (de) | Monolithisch integrierte Speicherzelle | |
DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
DE1524873B2 (de) | Monolithische integrierte Speicherzelle mit kleiner Ruheleistung | |
DE2142721A1 (de) | Integrierte bistabile Speicherzelle | |
DE2318550C3 (de) | Speicheranordnung | |
DE69032419T2 (de) | Halbleiterspeicher mit metallischer Verbindungsschicht vom selben Potential wie Wortleitung und verbunden mit dieser ausserhalb des Speichergebietes | |
EP0004871B1 (de) | Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle | |
DE2612666C2 (de) | Integrierte, invertierende logische Schaltung | |
DE1817498C3 (de) | Monolithisch integrierte Speicherzelle | |
EP0028306B1 (de) | Monolithisch integrierte Speicheranordnung mit I2L-Speicherzellen | |
EP0027883B1 (de) | Speicherzellennachbildung zur Referenzspannungserzeugung für Halbleiterspeicher in MTL-Technik | |
DE2216024A1 (de) | Speicherzelle für Verschieberegister | |
DE2432099C3 (de) | ||
DE1934956A1 (de) | Monolithische Speicherzelle | |
DE2855342A1 (de) | Speicherschaltung | |
DE1912176C2 (de) | Monolithische Speicherzelle | |
DE2034889C3 (de) | Monolithisch integrierte Speicherzelle | |
DE1524873C (de) | Monolithische integrierte Speicherzel Ie mit kleiner Ruheleistu gng | |
DE2445077C3 (de) | Elektronisches Speicherelement mit zwei FETs Siemens AG, 1000 Berlin und 8000 München | |
DE1817604A1 (de) | Monolithische Speicherzellen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8340 | Patent of addition ceased/non-payment of fee of main patent |