DE2129166B2 - Halbleiterspeicher - Google Patents
HalbleiterspeicherInfo
- Publication number
- DE2129166B2 DE2129166B2 DE2129166A DE2129166A DE2129166B2 DE 2129166 B2 DE2129166 B2 DE 2129166B2 DE 2129166 A DE2129166 A DE 2129166A DE 2129166 A DE2129166 A DE 2129166A DE 2129166 B2 DE2129166 B2 DE 2129166B2
- Authority
- DE
- Germany
- Prior art keywords
- collector
- transistors
- emitter
- impedance
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
dadurch gekennzeichnet, daß als Kollektorlasten zwei Schaltimpedanzelemente (ZCl,
ZC2), von denen jedes jeweils ( nen hohen oder
einen niedrigen Impedanzwert aufweist, wenn ein angelegtes Adressensignal einen niedrigen oder
einen hohen Pegel aufweist, der niedriger oder höher ist als ein Schwellenwert der Schaltimpedanzelemente
vorgesehen sind, daß eine Adressensignal-Spannungsquelle (z. B. ZiD1) mit den
Schaltimpedanzelementen zur gleichzeitigen Einspeisung eines Adressensignals mit dem hohen
oder niedrigen Pegel in die beiden Schaltimpedanzelemente verbunden ist, wenn die Speicherzelle
jeweils ausgewählt oder nicht ausgewählt ist. wobei sich der hohe oder der niedrige Pegel des
Adressensignals bei der Einspeisung in die Schaltimpedanzeiemente oberhalb oder unterhalb des
Schwellenwertes der Schaltimpedanzelemente befindet, wodurch die beiden Schaltimpedanzelemente
ihren hohen oder niedrigen Impedanzwert aufweisen, und daß eine Emittervorspannungsquelle
eine konstante Emittervorspannung VFE) in den anderen Anschluß des Emitterimpedanielements
(ZEF) einspeist, so daß die Schaltimpedanzelemente
gleichzeitig den niedrigen Impedanzwert haben, wenn der hohe Pegel des Adressensignals anliegt.
2. Halbleiterspeicher nach Anspruch 1, gekennzeichnet
durch ein KoppelimpedanEelement (Zcc)
zwischen den Kollektoren der beiden Transistoren (T1, T2), um die beiden Transistoren an einer Aussteuerung
in den Sättigungsbereich zu hindern (Fig. 3).
3. Halbleiterspeicher nach Ansprach 2, dadurch gekennzeichnet, daß das Koppelimpedanzelement
(Zcc) zwei Schottky-Sperrschicht-Dioden (D1, D2)
hat, die parallel mit entgegengesetzter Durchlaßrichtung geschaltet sind (F i g. 4).
4. Halbleiterspeicher nach Ansprach 1, dadurch gekennzeichnet, daß die Schaltimpedanzelemente
(ZCv ZC2) jeweils aufweisen ein hochohmiges
Bauelement (Rci)> em niederohmiges Bauelement
(Rc«) und einen mit dem Adressensignal beaufschlagten Halbleiterschalter zur Steuerung des
duich das niederohmige Bauelement fließenden Stroms in Abhängigkeit vom Adressensignal, das
den hohen oder niedrigen Pegel hat.
5. Halbleiterspeicher nach Ansprach 4, dadurch gekennzeichnet, daß die Schaltimpedanzelemente
(Zc v ZC2) jeweils gebildet sind durch
eine Parallelschaltung einerseits des hochohmigen Bauelements (RCl) und andererseits einer Serienschaltung
des niederohmigen Bauelements (Rc ^
und des Halbleiterschalters und daß das Adressensignal der Kollektorvorspannung überlagert
und über die Parallelschaltung in die Kollektoren der jeweiligen Transistoren eingespeist
wird (F i g. 5).
6. Halbleiterspeicher nach Anspruch 5, dadurch gekennzeichnet, daß die Stromsteuereinrichtung
in jedem Schaltimpedanzelement (ZCl, Zc„) eine
Diode (D11, D12) ist (Fig. 5).
7. Halbleiterspeicher nach den Ansprüchen 5 und 2, dadurch gekennzeichnet, daß die Koppelimpedanz
ein Koppelwiderstand (Rc 3) ist (F i g. 5).
8. Halbleiterspeicher nach Ansprach 4, gekennzeichnet durch einen Doppelemitter-Transistor
(Tai) mit zwei Emittern, einer Basis und
einem Kollektor, wobei die Emitter in Serie mit dem niederohmigen Bauelement (Rc „) der beiden
Schaltimpedanzelemente (ZCl, Zc,) als deren
Halbleiterschalter liegen, während der Kollektor an die Kollektorvorspannungsquelle (C1) angeschlossen
ist und die Basis (3) mit dem Adressensignal beaufschlagt wird (Fig. 1 und 6).
9. Halbleiterspeicher nach Ansprach 8, dadurch gekennzeichnet, daß die Kollektorvorspannung
(Vcc) konstant ist.
10. Halbleiterspeicher nach Ansprache, dadurch
gekennzeichnet, daß die Kollektorvorspannung (Vcc) in Abhängigkeit vom Pegel des
Adressensignals variabel ist.
11. Halbleiterspeicher nach Anspruch 1, dadurch
gekennzeichnet, daß die beiden Zifferleitungen (Dn,, D1,; D02, D12) mit jeweils zwei
Ausgabe- und Eingabeschaltungen verbunden sind, von denen jede aufweist einen ersten und
einen zweiten Transistor (T40, T42; T41, T43),
deren Emitter zusammengeschaltet über einen gemeinsamen Widerstand mit einer Emittervorspannungsquelle
verbunden sind, während der Kollektor des ersten Transistors über einen Lastwiderstand
mit einer Kollektorspannungsquelle verbunden ist, mit einem mit dem Kollektor des
ersten Transistors verbundenen Ausgang und einer mit der Basis des ersten Transistors verbundenen
Bezugsspannungsquelle (Y1) und mit einer Quelle (Y2) für das zu speichernde Eingabesignal,
die mit der Basis des zweiten Transistors zur Einspeisung des Eingabesignals in die Basis
des zweiten Transistors verbunden ist.
Die vorliegende Erfindung betrifft einen Halbleiterspeicher mit
V 3 4
a) mindestens einer Speicherzelle einschließlich Emittervorspannung unabhängig vom Zustand dei
(1) zweier Doppelemitter-Transistoren, die je- Speicherzelle konstant zu halten.
weils einen Kollektor, eine Basis und einen ersten Dagegen nehmen jedoch Speicherzellen mit zwe
und zweiten Emitter aufweisen, wobei der KoI- Mchremitter-Transistoren äußerst wenig Raum ir
lektor bzw. die Basis des einen der beiden Tran- 5 einer integrierten Schaltung ein, so daß sie zum Auf-
sjstoren jeweils mit der Basis bzw. dem Kollektor bau eines Halbleiterspeichers großer Speicherkapazitäi
des anderen der beiden Transistoren verbunden sehr geeignet sind.
sind und wobei die ersten Emitter der beiden Tran- Beim bekannten Halbleiterspeicher werden schließsistoren
miteinander verbunden sind; (2) eines Hch die Adressenimpulse in die Kollektoranschlüsse
Emitterimpedanzelements, das mit seinem einen io eingespeist, um eine niedrige Kollekturimpedanz dei
Anschluß an die untereinander verbundenen Zelle zu gewährleisten, wenn der Adressenimpuls den
ersten Emitter der beiden Transistoren ange- gemeinsamen Emitteranschluß zugeführt wird. Das
schlossen ist; (3) zweier Kollektorlasten, die je- erfordert jedoch eine komplizierte zusätzliche Schalweils
im Kollektorkreis der beiden Transistoren tung für die Speicherzellenmatrix wegen der beiden
liegen, und (4) eines mit den Kollektorlasten 15 Ansteuerpunkte für jede Speicherzelle,
verbundenen Kollektorvorspannungsanschlusses, Auch ist ein Halbleiterspeicher mit Dreiemitterder jeweils eine Kollektorvorspannung über die Traasistoren bekannt (USA.-Patentschrift 3 218 Oi3), Kollektorlasten an die Kollektoren der beiden bei dem ebenfalls die Kollei:.-jrspannung konstant geTransistoren anlegt; halten wird und keine Schaltlmpedanzelemente in
verbundenen Kollektorvorspannungsanschlusses, Auch ist ein Halbleiterspeicher mit Dreiemitterder jeweils eine Kollektorvorspannung über die Traasistoren bekannt (USA.-Patentschrift 3 218 Oi3), Kollektorlasten an die Kollektoren der beiden bei dem ebenfalls die Kollei:.-jrspannung konstant geTransistoren anlegt; halten wird und keine Schaltlmpedanzelemente in
b) zwei Zifferleitungen, die jeweils mit den zweiten 20 den Kollektorkreisen der Transistoren vorgesehen
Emittern der beiden Transistoren verbunden sind. Dieser Halbleiterspeicher gleicht im wesentsind.
üchen dem eingangs beschriebenen bekannten Halbleiterspeicher.
Ein derartiger Halbleiterspeicher ist bereits be- Es ist auch bekannt (deutsche Auslegeschrift
kannt (USA.-Patentschrift 3 427 598). Bei diesem 35 1 259 386), bei einer Schaltungsanordnung zum Ein-Halbleiterspeicher
sind jedoch in aen Kollektor- schreiben von Informationen in aus Flip-Flop-Stufen
leitungen Lastwiderstände mit konstanten Impedanz- bestehende Speicher als Kollektorlasten zwischen dem
werten vorgesehen, die unabhängig von einem ein- Kollektor des einen Transistors und der Basis des
gespeisten veränderlichen Adressensignal sind. Daher anderen Transistors Widerstände vorzusehen, wobei
führt eine beabsichtigte Erhöhung der Geschwindig- 30 nicht jeder Speicherzelle ein unabhängiges Emitterkeit
des Speicherbetriebs durch Erhöhung des Zellen- impedanzelement zugeordnet ist.
Stroms /ß in der Speicherzelle, wenn diese angesteuert Schließlich ist auch noch ein bistabiler Kippist, zu einem erhöhten Zellenstrom/sr im nicht an- schalter bekannt (deutsche Auslegeschrift 1 102 811), gesteuerten Zustand, so daß die Leistungsaufnahme der zwei Transistoren unterschiedlichen Typs vererhöht wird. 35 wendet, die keinen Doppelemitter aufwc isen. Ein der-
Stroms /ß in der Speicherzelle, wenn diese angesteuert Schließlich ist auch noch ein bistabiler Kippist, zu einem erhöhten Zellenstrom/sr im nicht an- schalter bekannt (deutsche Auslegeschrift 1 102 811), gesteuerten Zustand, so daß die Leistungsaufnahme der zwei Transistoren unterschiedlichen Typs vererhöht wird. 35 wendet, die keinen Doppelemitter aufwc isen. Ein der-
In einer typischen statischen MOS-Speicherzelle artiger Schalter wird so gesteuert, daß ein Transistor
kann das Stromverhältnis IR/IST erhöht werden, in- leitend und der andere nichtleitend ist, und umge-
dem die Lastimpedanz der Zelle zwischen Werten kehrt. Zwischen der Basis des einen Transistors und
für den angesteuerten und den nicht angesteuerten dem Kollektor des anderen Transistors ist jeweils ein
Zustand geschaltet wird. Mit derartigen Speicher- 40 Widerstand vorgesehen. Dieser Kippschalter eignet
zellen ist es möglich, eine geringe Leistungsaufnahme sich nicht zur Einspeisung einer Adressenspannung
und eine verhältnismäßig hohe Arbeitsgeschwindig- und zum Speichern und Lesen einer binären Infor-
keit des Speichers zu erreichen. mation.
Es ist auch bereits in Erwägung gezogen worden, Es ist daher Aufgabe der vorliegenden Erfindung,
das Stromverhältnis /«//57 einer Speicherzelle mit 45 einen Halbleiterspeicher anzugeben, der eine oder
zwei Mehremitter-Transistoren zu erhöhen, indem mehrere Speicherzellen verwendet, deren jede durch
der Kollektorlastimpedanzwert der Zelle zwischen Einspeisen eines Adressenimpulses in deren Kollek-Werter
für den angesteuerten und den nicht ange- toren angesteuert wird, um mit hoher Geschwindigsteuerten
Zustand geschaltet wird. Das erfordert je keit bei niedriger Leistungsaufnahme zu arbeiten,
doch das Einspeisen eines Adressenimpulses minde- 50 Diese Aufgabe wird erfindungsgemäß dadurch gestens in den gemeinsamen Emitteranschluß der löst, daß als Kollektorlasten zwei Schaltimpedanz-Speicherzelle. Daher muß im angesteuerten Zustand elemente, von denen jedes jeweils einen hohen oder der Speicherzelle mindestens einer der paarweisen einen niedrigen Impedanzwert aufweist, wenn ein anEmitter, die an die entsprechenden Bitleitungen an- gelegtes Airessensignal einen niedrigen oder einen geschlossen sind, Strom führen. Das ist ein Nachteil, 55 hohen Pegel aufweist, der niedriger oder höher ist als da es unmöglich ist, die Leistungsaufnahme in der ein Schwellenwert der Schaltimpedanzelemente, vorSchaltung genügend zu reduzieren, die einer Matrix gesehen sind, daß eine Adressensignal-Spannungszugeordnet ist, die aus diesen Speicherzellen aufge- quelle mit den Schaltimpedanzelsmenten zur gleichbaut ist, wie weiter unten im Zusammenhang mit zeitigen Einspeisung eines Adressensignals mit dem Fig. 10 erläutert werden wird. 60 hohen oder niedrigen Pegel in die beiden Schaltimpe-
doch das Einspeisen eines Adressenimpulses minde- 50 Diese Aufgabe wird erfindungsgemäß dadurch gestens in den gemeinsamen Emitteranschluß der löst, daß als Kollektorlasten zwei Schaltimpedanz-Speicherzelle. Daher muß im angesteuerten Zustand elemente, von denen jedes jeweils einen hohen oder der Speicherzelle mindestens einer der paarweisen einen niedrigen Impedanzwert aufweist, wenn ein anEmitter, die an die entsprechenden Bitleitungen an- gelegtes Airessensignal einen niedrigen oder einen geschlossen sind, Strom führen. Das ist ein Nachteil, 55 hohen Pegel aufweist, der niedriger oder höher ist als da es unmöglich ist, die Leistungsaufnahme in der ein Schwellenwert der Schaltimpedanzelemente, vorSchaltung genügend zu reduzieren, die einer Matrix gesehen sind, daß eine Adressensignal-Spannungszugeordnet ist, die aus diesen Speicherzellen aufge- quelle mit den Schaltimpedanzelsmenten zur gleichbaut ist, wie weiter unten im Zusammenhang mit zeitigen Einspeisung eines Adressensignals mit dem Fig. 10 erläutert werden wird. 60 hohen oder niedrigen Pegel in die beiden Schaltimpe-
Bei dem bekannten Halbleiterspeicher (USA.-Pa- danzelemente verbunden ist, wenn die Speicherzelle
tentschrift 3 427 J98) sind Dreiemittertransistoren jeweils ausgewählt oder nicht ausgewählt ist, wobei
vorgesehen, so daß die Emitter zwei gemeinsame Ver- sich der hohe oder der niedrige Pegel des Adressenbindungen
aufweisen, in die koinzidente Trigger- signals bei der Einspeisung in die Schaltimpedanzspannungen
eingereist werden. Es ist also nicht 65 elemente oberhalb oder unterhalb des Schwellenwertes
möglich, lediglich eine Verbindung über eine gemein- der Schaltimpedanzelemetite befindet, wodurch die
same Emitterimpedanz an eine Emittervorspannungs- beiden Schaltimpedanzelemente ihren hohen oder
quelle mit konstantem Wert anzuschließen und so die niedrigen Impedanzwert aufweisen, und daß eine
Emittervorspannungsquelle eine konstante Emittervorspannung in den anderen Anschluß des Emitter-Impedanzelements
einspeist, so daß die Schaltimpedanzelemente gleichzeitig den niedrigen Impedanzwert
haben, wenn der hohe Pegel des Adressensignals η ^j ι- λ r^_* λ .j
Bei der vorliegenden Erfindung sind im Gegensatz
zu Lastwiderständen in den Kollektorkreisen Schallimpedanzelemente
vorgesehen, die abhängig von einem eingespeisten Adressensignal veränderliche
Impedanzwerte aufweisen. Dadurch wird eine gelegere Leistungsaufnahme ermöglicht (vgl. oben).
Weiterhin sind Doppelemitter-Transistoren vorgesehen,
so daß lediglich eine Verbindung zw.schen jewe.ls
einem Emitteranschluß von zwei Transistoren erforderhch ist. Diese eine Verbindung ist über e.ne
TZlZZ EmittenmPedan.z an d* Emittervorspannungsquelle
von einem konstanten Wert angeschlossen. Diese Emittervorspannung wird unabhängig
vorn Zustand der Speicherquelle konstant gehalten, Das Schaltimpedanzelement weist bei der vor-Hegenden
Erfindung einen Halbleiterschalter auf, wie Der Schreib-Lese-Verstärker 5, hat zwei Transistoren
Tx und T4, deren Emitter gemeinsam an den
zweiten Emitter des Mehremitter-Transistors T1 der
Speicherzelle M und an einen Emittervorspannungsanschluß E.2 über einen Widerstand Rm angeschlossen
sind, um den Lesestiom in der Speicherzelle M zu
bestimmen. Ähnlich hat der Schreib-Lese-Verstärker S1 zwei Transistoren T1. und 7"fl, deren Emitter
gemeinsam an den zweiten Emitter des Mehrcmitter-Transistors T2 der Speicherzelle M und an einen
Emittervorspannungsanschluß ΕΛ über einen Widerstand
R,.K angeschlossen sind, lim den Lesestrom in
der Speicherzelle M zu bestimmen. Die Transistoren 7"., und 7", sind mit ihren zugehörigen Kollek-
»5 toren über entsprechende Widerstände RrR an entsprechende
Kollektorvorspannungsanschlüsse C, und C1 angeschlossen. Ausgangsanschlüsse Ox und O, sind
ebenfalls mit den Kollektoren der Transistoren 7", und T. verbunden. Eine Bezugsspannung VR,.r ist an
ao die Basen B1 und B, der Transistoren Γ, und T. an-
sar-ϊ
eingespeist werden, wobei die ersten Emitter von jedem Transistorpaar über das Emitterimpedanzelement
mit einem konstanten Potential verbunden sind, ist die Adressenschaltung selbst sehr einfach
aufgebaut. Dabei kann die Adressenspannunc unabhängig von der Kollektorbetriebsspannuns in die
Halbleiterbauelemente eingespeist werden.
Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert. Es zeigt
Fig. 1 ein Schaltbild zur Erläuterung des Erfindungsgedankens,
Fig. 2a und 2b Spannungs- und Stromverläufe zur Erklärung des Betriebs der Schaltung von Fig. 1
Fig. 3 und 4 grundsätzliche erfindungsgemäße Schaltungsausführungen, die von der in F Γ2Γ I verschieden
sind.
F i g. 5 bis 9 einen Teil von verschiedenen Ausführungsbeispielen der Erfindung und
F i g. 10 das Schaltbild eines weiteren Ausführungsbeispiels gemäß der Erfindung.
Fig. 1 dient der Erläuterung des Erfindungsgedankens. Eine Speicherzelle Af hat zwei Mehremitter-Transistoren
T1 und T2, die jeweils zwei
Emitter aufweisen. Die Kollektoren der Transistoren T1 und T9 sind an zugehörige Schaltimpedanzelemente
ZCl bzw ZC2 als Lasten angeschlossen,
die ihrerseits gemeinsam mit einem Kollektorvorspannungsanschluß C1 verbunden sind. Der
Kollektor der beiden Transistoren T1 und T9 ist jeweils
mit der Basis des anderen Transistors verbunden. Die Transistoren T1 und T2 sind durch zugehörige
erste Emitter untereinander und mit einem Emittervorspannungsanschluß E1 über ein Impedanzelement
Zee and durch zugehörige zweite Emitter mit
zugehörigen Schreib-Lese-Verstärkern S1 und S, verbunden,
die noch genauer beschrieben werden". Die zweiten Emitter sind auch mit ähnlichen zweiten
Emittern von mehreren Transistoren verbunden, die andere Speicherzellen in einer nicht abgebildeten
Matrix bilden.
c u ι
,o tunV vo^ Fp in ρ "
»c„(,m„-*.„, " ,r Z Ung^d"t SPe'cherze]le w,rd anηί^ΐ,^ΐ
Kollektorspannung V,.,. e.nen „ If |(-cc>
wahrend des nicht angesteuerten Zu-
^Wl i SpClcherzeIle und einen hohen PeSeI
w-ί ηT ana"teuerten Auslands S, der ZeIi: hat.
kniinT, " '"Cht an?esteuerten Zustands5„ si;;d die
Strom fiinilnirHrion'ί ^ϊΤ"" ^ Transist"r ^
dii den Γ,ί » g?» I?'* ReferetlzsPannun? 1V"
fi^ Γ ' γΪ 2 *rSchreib-Lese-Verstärker-
■ Zl^efuhrt wrd· Daher fließt in diesem
kein Mrom durch den zweiten Emitter des
WTdTrSt' $° df. d« T Stram· der durch den
vwci<.rstand /?/7, Im Schreib-Leseverstärker 5., flieL«».
Tran.ktoTr ^ de"t..,Widerstand äcr und den
iransistor 7, allein gebddet wird, wobei die Aus-
S^T*·?01^. "" AusgangsanscMuß O2 am
Transistors T5 einen niedrigen Pegel
v _
OVT ~ cc ~ a' R
cr-'r (l>
annimmt; dabei ist * der Stromverstärkungsfaktor des
rf£a"!ftOrS 7S ""* 8eerdeter Basis. Ähnlich nimmt
""" am Ausgangsanschluß O1 am Kollektor
.. * T3 eraen niedrigen Pegel an.
-- -lie Speicherzelle M in ihren angesteuerten Z*?/ Sr gebracnt wird, <L h., wenn die Span- mm* V- an, Anschluß C1 auf einen hohen Pegel wird, fließt kern Strom durch den An-1, da die Kollektorspannung Fc, am Trans niedriger als die Referenzspannung VREF ist, SiÄ-Ti* KoDe*°^S VC1 SamÄTran- ^lstor Ji hoher als die Referenzspannung VREF, so tmT S°? 7« ^1"* den Anschluß 2 fließt Der so verursachte Strom IR ist üh wesentlichen gleich der iJifferenz zwischen dem Kollektorstrom L· und dem
-- -lie Speicherzelle M in ihren angesteuerten Z*?/ Sr gebracnt wird, <L h., wenn die Span- mm* V- an, Anschluß C1 auf einen hohen Pegel wird, fließt kern Strom durch den An-1, da die Kollektorspannung Fc, am Trans niedriger als die Referenzspannung VREF ist, SiÄ-Ti* KoDe*°^S VC1 SamÄTran- ^lstor Ji hoher als die Referenzspannung VREF, so tmT S°? 7« ^1"* den Anschluß 2 fließt Der so verursachte Strom IR ist üh wesentlichen gleich der iJifferenz zwischen dem Kollektorstrom L· und dem
Emitterstrom 1E in dem Transistor T2. Wenn der letztere Bauelemente das Schaltimpedanzelement ZC2
StromIK durch den Widerstand RPK fließt, wird der in Fig. 1 bilden. Ein hochohmiger Widerstand RPP
Strom durch den Widerstand RCR verringert, um die bildet das Impedanzelement ZPE in Fig.). Ein
Ausgangsspannung V()UT am Ausgangsanschluß O2 Widerstand RCs entspricht dem Koppelimpedanz-
zu i'-höhen. Infolgedessen wird eine Information »1« 5 element Z(:c zur Verhinderung der Sättigung in
gelesen. Da andererseits der Transistor T1 gesperrt Fig. 3. Der Widerstand RCa kann jedoch weggelassen
bleibt, bleibt die Ausgangsspannung V0UT am Aus- werden.
fangsanschluß O1 des Verstärkers S1 auf einem nied- In dieser Schaltung werden die Kollektorspannung
flgen Pegel bei einer Änderung der Kollektorspan- Va:, die Emitterspannung VPP, die Widerstandswerte
Bung Vcc. xo der WiderständeRCv RC2, RCt und RKn und die
Im nicht angesteuerten Zustand Sn der Speicher- Diodenkennlinien der Dioden D11 und D12 so geeelle
zeigen die Schaltimpedanzelemente Zf j und Z,-2 wählt, daß im nicht angesteuerten Zustand der
hohe Impedanzwerte (einschließlich dem Fall Speicherzelle die Dioden Dn und D12 gesperrt oder
ZCl — ZC2), um den KollektorstromlST auf einen nahezu gesperrt sind, d.h. die Spannungen an den
•ehr niedrigen Pegel zu begrenzen, so daß die 15 Dioden D11 und D12 unterhalb der Schwellenspan-Leistungsaufnahme
klein gemacht wird. nung liegen, während im angesteuerten Zustand ent-
Andererseits ist im angesteuerten Zustand Sr die weder eine der Dioden D11 und D12 oder beide Strom
Impedanz der Schaltimpedanzelemente Zc , und Zc „ führen, d. h. die Spannung an entweder der einen
■iedrig, so daß der Pegel des Lesestroms /s sehr hoch oder beiden Dioden D11 und D12 über der Schwellengemacht
wird. Dabei kann die Speicherzelle eine hohe ao spannung liegt. Damit wird im nicht angesteuerten
Speichergeschwindigkeit gewährleisten. Im allgemei- Zustand der Kollektorstrom IST auf einem niedrigen
Ben können die Schaltimpedanzelemente Z0, und Pegel gehalten, der durch die hochohmigen Wider-Zc2
verschiedene Impedanzwerte zeigen, wenn die stände/?Cl, jRC2 und REP bestimmt ist, während im
Speicherzelle gespeicherte Information erhält, d. h., angesteuerten Zustand ein großer Lesestrom IR entwenn
die Speicherzelle eine Quellenspannung emp- as sprechend der Vorwärtskennlinie der Dioden D11 und
fängt. Da der Impedanzwert der Schaltimpedanz- D12 und dem niederohmigen Widerstand RC2 in die
elemente Zc , und ZC2 bei Ansteuerung der Speicher- Schaltung fließt.
ielle verringert wird, kann die Schaltgeschwindigkeit Die Spannungs- und Stromverläufe im nicht ange-
des Übergangs zwischen dem angesteuerten Zustand steuerten und angesteuerten Zustand der Speicher-
wnd dem nicht angesteuerten Zustand erhöht werden. 30 zelle sind grundsätzlich dieselben wie in Fig. 2a
Zusammenfassend ist also zu sagen, daß der Betrieb und 2 h gezeigt.
der Speicherzelle hinsichtlich Leistungsaufnahme und F i g. 6 zeigt ein weiteres Ausführungsbeispiel der
Betriebsgeschwindigkeit beträchtlich verbessert wird. Erfindung. In dieser Schaltung ersetzt ein Mehrin
der Grundschaltung der erfindungsgemäßen emitter-Transistor T31 die Dioden D11 und D1,
Speicherzelle von Fig. 1 werden die Impedanzwerte 35 des vorhergehenden Ausführungsbeispiels gemäß
der Schaltimpedanzelemente, die an die Kollektoren F i g. 5. Eine Steuerspannung, die an einem Basisder
Transistoren T1 und T2 angeschlossen sind, zwi- anschluß 3 des Transistors T31 angelegt ist, besorgt
sehen dem nicht angesteuerten Zustand und dem an- das Schalten zwischen dem hochohmigen Widerstand
gesteuerten Zustand geschaltet. Rq 1 und dem niederohmigen Widerstand Rc 2 für den
F i g. 3 zeigt ein anderes Ausführungsbeispiel der 4» nicht angesteuerten und den angesteuerten Zustand,
erfindungsgemäßen Speicherzelle, wobei ein Koppel- Die am Basisanschluß 3 angelegte Steuerspannung ist
impedanzelementZa zwischen die Kollektoren der daher so bemessen, daß der Transistor T31 während
Transistoren T1 und T2 geschaltet ist, um eine Sätti- des nicht angesteuerten Zustands gesperrt ist und
gung der Transistoren zu verhindern und die Ampli- während des angesteuerten Zustands Strom führt. Die
tude des Adressenimpulses zu verringern. 45 am Kollektoranschluß C1 angelegte Kollektorspan-
Der Impedanzwert des Koppelimpedanzelements nung Vcr kann entweder fest oder variabel sein.
Zcc kann fest oder variabel sein. Wenn sie variabel ist, kann der Kollektoranschluß C1
F i g. 4 zeigt ein weiteres Ausführungsbeispiel der mit dem Basisanschluß 3 verbunden sein. In diesem
erfindungsgemäßen Speicherzelle, wobei Schottky- Fall ist der Kollektor des Transistors T31 mit einer
Sperrschicht-Dioden D1 und D. zwischen den KoI- 50 gesonderten Gleichstromversorgang verbanden. Der
lektor und die Basis der Transistoren T1 bzw. T2 ge- Mehremitter-Transistor T31 in diesem Ausführungs-
schaltet sind. Obwohl diese Schaltung verhältnis- beispiel kann an Stelle der Dioden D11 und D1, in
mäßig schwierig zu realisieren ist, verhindert sie wirk- F i g. 5 verwendet werden.
sam eine Sättigung der Transistoren T1 und T2. Sie F i g. 7 zeigt ein weiteres Ausführungsbeispiel gearbeitet
ansonsten nach denselben Prinzipien wie die 55 maß der Erfindung. In diesem Ausführungsbeispiel
Schaltung von F i g. 1. bildet eine Serienschaltung aus einem hochohmigen
Fig.5 zeigt ein weiteres Ausführungsbeispiel ge- Widerstand RCs und einem niederohmigen Wider-
mäß der Erfindung. In Fig. 5 und in den Fig. 6 bis 9 stand RCe mit einer parallel zum Widerstand RCs
sind Bauelemente, die Bauelementen in Fig. 1 ent- liegenden DiodeD15 das Schaltimpedanzelement als
sprechen, mit ähnlichen Bezugszeichen versehen. In 6b die KoUektorlast des Transistors T1, während eine
dieser Schaltung ist ein hochohnriger Widerstand RCl andere Serienschaltung von ähnlichen Bauelementen
parallel zu einer Serienschaltung einer Diode D11 und und einer Diode D16 parallel zum Widerstand Rc.
eines niederohmigen Widerstands RCs geschaltet, das Schaltimpedanzelement ab die Kollektorlast des
wobei diese Bauelemente das Schaltimpedanzelement Transistors T2 bildet
ZCl in Fig. 1 bilden, während ein anderer hoch- 65 Die Schaltungsparameter dieser Schaltungen sind
ohmiger Widerstand RCl parallel zq einer Serien- so gewählt, daß im nicht angesteuerten Zustand die
schaltung einer Diode D12 und eines anderen nieder- Dioden D15 und D16 gesperrt oder nahezu gesperrt
ohmigen Widerstandes RCi geschaltet ist, wobei sind, während im angesteuerten Zustand entweder
9 10
eine oder beide der Dioden D15 und Dle Strom den Vorteil einer geringen Leistungsaufnahme, was
führen. Auf diese Weise wird der Strom im nicht an- mit Speicherzellen eines ähnlichen Typs nur erreicht
gesteuerten Zustand durch RCs + RCtsiRCli (wegen werden kann durch das Anlegen von Adressenimpul-
^cs^^cb) bestimmt, während der Strom im ange- sen an der Emitterverbindung,
steuerten Zusta.id durch die Dioden D15 und D10 und 5 F i g. 10 zeigt eine Speicherzellenmatrix, die den den niederohmigsn Widerstand/?Ce festgelegt wird. Vorteil geringer Leistungsaufnahme hat. Die Matrix Die Speicherzelle dieses Ausführungsbeispiels arbeitet besteht aus Speicherzellen M11... M22; im allgemeidaher in derselben Weise wie die Speicherzellen in nen sind η·/η Speicherzellen in einer Matrix vorhanden vorhergehenden Ausführungsbeispielen. den, wobei jedoch der Übersichtlichkeit wegen hier
steuerten Zusta.id durch die Dioden D15 und D10 und 5 F i g. 10 zeigt eine Speicherzellenmatrix, die den den niederohmigsn Widerstand/?Ce festgelegt wird. Vorteil geringer Leistungsaufnahme hat. Die Matrix Die Speicherzelle dieses Ausführungsbeispiels arbeitet besteht aus Speicherzellen M11... M22; im allgemeidaher in derselben Weise wie die Speicherzellen in nen sind η·/η Speicherzellen in einer Matrix vorhanden vorhergehenden Ausführungsbeispielen. den, wobei jedoch der Übersichtlichkeit wegen hier
Fig. 8 und 9 zeigen weitere Ausführungsbeispiele io nur vier Speicherzellen abgebildet sind. Die Speicherder
Erfindung. Im Ausführungsbeispiel von Fig. 8 zellen dieser Matrix sind eine Abwandlung der Speiist
eine Schaltung, bestehend aus parallelen Wider- cherzelle von Fig. 6. Es versteht sich, daß auch anständen
RCl und RC1 sowie mehreren Dioden D11, dere Speicherzellen verwendet werden können. Be-D12...
D1n, die verteilt zwischen den parallelen zugszeichen /(D1 und AD2 bezeichnen X- Adressi.n-Widerständen
Rn , und RCl angeordnet sind, als das »5 leitungen, Bezugszeichen D01, D.., D02 und D12 Zif-Schaltimpedanzelement
in Form der Kollektorlast des ferleitungen und schließlich Bezugszeichen /00 und Z01
Transistors T1 vorgesehen, während eine ähnliche Stromquellen zur Abgabe des Lese- oder Schreib-Schaltung,
die aus ähnlichen parallelen Widerständen ansteuerstroms IR.
RCi und RC7 und mehreren Dioden D21, D22... D2,, Die Zifferleitungen Dn,, D11, D02 und D12 werden
besteht, das Schaltimpedanzelement als die Kollektor- a° angesteuert durch Transistoren T40, T41, T4, und T43,
last des Transistors T2 darstellt. Die Widerstände Rc. deren Basis an zugehörige Y-Adressenanschlüsse ansind
an einem Ende mit dem Kollektor der ent- geschlossen ist, an denen eine Y-Adressenanstcuersprechenden
Transistoren T1 bzw. T2 und dem an- spannung angelegt wird. Die Speicherzellen M11, M1.,,
deren Ende mit den entsprechenden Dioden Dn bzw. M21 und M .,., werden angesteuert, wenn die Anstcuef-D12
verbunden. . *5 spannung "an den entsprechenden Paaren der
In dieser Schaltung sind die Widerstandswerte, die X-Adressenleitungen AD, und AD und an enfpre-
Diodenkennlinien und die Pegel der angelegten Span- chenden Paaren der Y-Anschlüsse Y, und Y, auftritt.
nungen so gewählt, daß im nicht angesteuerten Zu- Der Referenzpeeel der Y-Adressenansteuerspannung,
stand der Speicherzelle die meisten der Dioden D11, die an den Basfeanschlüssen Y. und Y2 für die cnt-
D12... D1n sowie D21, D22... D2n gesperrt oder 30 sprechenden Paare von Y-Adressentransistoren T1n,
nahezu gesperrt sind, während im angesteuerten Zu- Tn, T4,, T41 angelegt wird, wird durch die Snan-
stand mindestens eine der Dioden, die dem Kollektor- nung Vm bestimmt, die in die Basis eines Zweicmit-
anschluß C1 am nächsten liegen, d. h. eine oder beide ter-Transistors T44 eingespeist wird, von dem ein
Dioden D1 und D2 Strom| fuhren Emitter mit dcnA-mitter der Transistoren T10 und
Im Ausfuhrungsbeispiel von Fig. 9 werden die 35 T42 und der andere Emitter mit dem Emitter der
rransistoren T11, T12.. .T1n und T21, T22. T2n an Transistoren T41 und T4, verbunden ist. Die beiden
Stelle der Dioden L D11 D sowie D21, D2, Emitter des Transistors T44 sind auch .nit den ont-
. D im vorhergehenden Ausfuhrungsbeispiel von sprechenden Emittern von Transistoren T4, und T46
Fig 8 verwendet. Diese Transistoren s.nd mit ihren verbunden. Die Transistoren T15 u"d Tla dienen da-Kollektoren
an entsprechende Anschlüsse 4 und 5 an- 40 zu, den Strom IR daran zu hindern, von der Stromgeschlossen die entweder mit dem Anschluß C1 oder quelle /„„ oder Z01 in eine der ausgewählten Ziffereiner
gesonderten Konstantspannungsquelle verbun- leitungen paarweise in Abhängigkeit davonzufliegen,
den sein können. oh dip Raciccnonn,™». 1/ j τ,, -r „„
Das Schaltimpedanzelement, das Dioden wie in Store, T'S dT8^SS "de"kle'ef" Se
Fig. 8 oder Transistoren wie in Fig. 9 hat, die ver- 4S Y-Adresseliansteue^annung S die am Y-idre,-
f. Speicberzde JM^ Z
die durch ein KoUektoransteuerangsverfahren an- 55 die Spannung hohen Pesels
steuerbar sind, gebildet werfen kann Wenn die Emit- AuJ^^^
terverbindung über das Impedanzelement ZFF mit M gesnerrf wM»„ "
dem En^ JorspannungsÄ E1 verbunden ist, &^Α3£ϊ d?
dem En^ JorspannungsÄ E1 verbunden ist, &^Α3£ϊ d?
tanTd» Metallfflmleiterbahn zwischen dem Emitterverbindungspunkt
und dem Emitterverspatmungsansciluß
verringert oder weggelassen werden, so daß
der Grad der Integration der integrierten Schaltnng
erhöhtwircLwasoffensichtlichvoridlhaftist. ^
der Grad der Integration der integrierten Schaltnng
erhöhtwircLwasoffensichtlichvoridlhaftist. ^
Ein Speicher mit den oben beschriebenen Spei- b^^
cherzelleS: die Schalflasthnpedanzelemente JSL, findun?
die durch Konektoransteuerung ansteuerbar sind, hat Zra nifht
cherzelleS: die Schalflasthnpedanzelemente JSL, findun?
die durch Konektoransteuerung ansteuerbar sind, hat Zra nifht
11 12
maß Fig. 10 für jede Spalte in der Matrix vorzu- Obwohl in den vorhergehenden Ausführungsbeisehen.
Es ist also ersichtlich, daß die der Speicher- spielen geeignete Schaltungskombinationen von
zellenmatrix zugeordnete Schallung vereinfacht und Widerständen und Dioden oder 1 ransistoren als
die Leistungsaufnahme des Speichers verringert wer- Schaltimpedanzelemente dienen, ist es ersichtlich,
den kann. 5 daß andere Halbleiterbauelemente wie ein Zweipol-Zur
Verringerung der Kollektorimpedanz im an- Schaltimpedanzelement, z. B. ein PNP-Element oder
gesteuerten Zustand einer Speicherzelle, die aus zwei ein Feldeffekttransistor, das Schaltimpedanzelement
Mehremittcr-Transistoren besteht, kann in Erwägung bilden können.
gezogen werden, Dioden zwischen dem Kollektor- Wie aus der vorangegangenen Beschreibung eransteuerspannungsanschluß
und die entsprechenden io sichtlich ist, wird erfindungsgemäß der Impedanz-Kollektoren
in der Zelle zu schalten. Auf diese Weise wert der Kollektorlasten der Flip-Flop-Transistoren
wird die Sättigung der Flip-Flop-Transistoren ver- in der Speicherzelle für den nicht angesteuerten Zuhindert.
In einem derartigen Fall, wenn beide mit stand und den angesteuerten Zustand umschaltbar
den entsprechenden Kollektoren verbundene Dioden gemacht, so daß es möglich ist, die Leistungsaufleitend
werden, werden die Kollektorpotentiale an 15 nähme der Speicherzelle während des nicht angebeiden
Seiten des Flip-Flops im wesentlichen gleich, steuerten Zustands sehr stark zu verringern und die
so daß der Speicherinhalt offensichtlich zerstört wird. Arbeitsgeschwindigkeit durch Erhöhen des Lese-Bei
der Erfindung sind die Impedanzschaltdioden Stroms während des angesteuerten Zustands zu er-
oder -transistoren der Kollektor! »stimpedanzen in der höhen. Daher zeigt ein aus den erfindungsgemäßen
Speicherzelle so angeordnet, daß die Kollektorlast- ao Speicherzellen aufgebauter Halbleiterspeicher beimpedanzen
von Null verschiedene Werte annehmen, trächtlich verbesserte Betriebseigenschaften,
wenn beide Dioden oder Transistoren bei Ansteue- In den obigen Ausführungsbeispielen ist davon ausrung der Zelle getriggert sind. Zum Beispiel wird ein gegangen worden, daß die Kollektorvorspannung Vcc niederohmiger Widerstand in Serie mit der Diode lediglich von einem niedrigen Pegel auf einen hohen oder dTn Emitter des Transistors in der Kollektor- a$ Pegel und umgekehrt geschaltet wird, was aber auch last geschaltet. Dieses Merkmal ermöglicht eine Er- so verstanden werden kann, daß ein Adressensignal höhung des Stromverhältnisses IrHst um mehr als mit hohem und niedrigem Pegel der Kollektorvordas zehnfache gegenüber bisher. spannung mit konstantem Pegel überlagert wird.
wenn beide Dioden oder Transistoren bei Ansteue- In den obigen Ausführungsbeispielen ist davon ausrung der Zelle getriggert sind. Zum Beispiel wird ein gegangen worden, daß die Kollektorvorspannung Vcc niederohmiger Widerstand in Serie mit der Diode lediglich von einem niedrigen Pegel auf einen hohen oder dTn Emitter des Transistors in der Kollektor- a$ Pegel und umgekehrt geschaltet wird, was aber auch last geschaltet. Dieses Merkmal ermöglicht eine Er- so verstanden werden kann, daß ein Adressensignal höhung des Stromverhältnisses IrHst um mehr als mit hohem und niedrigem Pegel der Kollektorvordas zehnfache gegenüber bisher. spannung mit konstantem Pegel überlagert wird.
Hierzu 2 Blatt Zeichnungen
Claims (1)
1. Halbleiterspeicher rait
a) mindestens einer Speicherzelle einschließlich (1) zweier Doppelemitter-Transistoren, die
jeweils einen Kollektor, eine Basis und einen ersten und zweiten Emitter aufweisen, wobei
der Kollektor bzw. die Basis des einen der beiden Transistoren jeweils mit der Basis
bzw. dem Kollektor des anderen der beiden Transistoren verbunden sind und wobei die
ersten Emitter der beiden Transistoren miteinander verbunden sind; (2) eines Emitterimpedanzelements,
das mit seinem einen Anschluß an die untereinander verbundenen ersten Emitter der beiden Transistoren angeschlossen
ist; (3) zweier Kollektorlasten, die jeweils im Kollektorkreis der beiden Transistoren liegen, und (4) eines mit den
Kollektorlasten verbundenen Kollektorvor-Spannungsanschlusses, der jeweils eine Kollektorvorspannung
über die Kollektorlasten an die Kollektoren der be;den Transistoren
anlegt;
b) zwei Zifferleitungen, die jeweils mit den zweiten Emittern der beiden Transistoren
verbunder sind;
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP45050256A JPS5240171B1 (de) | 1970-06-12 | 1970-06-12 | |
JP45083850A JPS5240172B1 (de) | 1970-09-25 | 1970-09-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2129166A1 DE2129166A1 (de) | 1971-12-16 |
DE2129166B2 true DE2129166B2 (de) | 1974-03-28 |
Family
ID=26390706
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2129166A Withdrawn DE2129166B2 (de) | 1970-06-12 | 1971-06-11 | Halbleiterspeicher |
DE19712147833 Pending DE2147833B2 (de) | 1970-06-12 | 1971-09-24 | Bistabile speicherzelle und halbleiterspeicher aus einer vielzahl derartiger speicherzellen |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712147833 Pending DE2147833B2 (de) | 1970-06-12 | 1971-09-24 | Bistabile speicherzelle und halbleiterspeicher aus einer vielzahl derartiger speicherzellen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3745540A (de) |
DE (2) | DE2129166B2 (de) |
FR (1) | FR2107981B1 (de) |
GB (1) | GB1365727A (de) |
NL (2) | NL7108048A (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7309453A (nl) * | 1973-07-06 | 1975-01-08 | Philips Nv | Geheugenmatrix. |
JPS5327107B2 (de) * | 1973-09-28 | 1978-08-05 | ||
DE2460146C3 (de) * | 1974-12-19 | 1981-11-05 | Ibm Deutschland Gmbh, 7000 Stuttgart | Bipolare Leseschaltung für integrierte Speichermatrix |
JPS5375828A (en) * | 1976-12-17 | 1978-07-05 | Hitachi Ltd | Semiconductor circuit |
DE2738187C2 (de) * | 1977-08-24 | 1979-02-15 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung für mehrere auf einem Bipolar-Baustein angeordnete Speicherzellen mit einer Regelschaltung zur Kennlinien-Anpassung der Speicherzellen |
JPS594787B2 (ja) * | 1979-12-28 | 1984-01-31 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 低インピ−ダンス感知増幅器を有し読取専用メモリ及び読取一書込メモリに共用可能なメモリ装置 |
JPS6047665B2 (ja) * | 1981-01-29 | 1985-10-23 | 富士通株式会社 | スタティック半導体メモリ |
US4578779A (en) * | 1984-06-25 | 1986-03-25 | International Business Machines Corporation | Voltage mode operation scheme for bipolar arrays |
ATE58027T1 (de) * | 1985-08-21 | 1990-11-15 | Siemens Ag | Bipolare speicherzelle mit externer kapazitaet. |
GB2189954B (en) * | 1986-04-30 | 1989-12-20 | Plessey Co Plc | Improvements relating to memory cell devices |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE539365A (de) * | 1954-06-29 | |||
DE1524873B2 (de) * | 1967-10-05 | 1970-12-23 | Ibm Deutschland | Monolithische integrierte Speicherzelle mit kleiner Ruheleistung |
US3537078A (en) * | 1968-07-11 | 1970-10-27 | Ibm | Memory cell with a non-linear collector load |
DE1817498C3 (de) * | 1968-12-30 | 1979-11-22 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte Speicherzelle |
-
1971
- 1971-06-11 DE DE2129166A patent/DE2129166B2/de not_active Withdrawn
- 1971-06-11 NL NL7108048A patent/NL7108048A/xx unknown
- 1971-09-24 DE DE19712147833 patent/DE2147833B2/de active Pending
- 1971-09-24 US US00183375A patent/US3745540A/en not_active Expired - Lifetime
- 1971-09-24 NL NL7113168A patent/NL7113168A/xx unknown
- 1971-09-24 FR FR7134398A patent/FR2107981B1/fr not_active Expired
- 1971-09-27 GB GB4495671A patent/GB1365727A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2107981B1 (de) | 1974-09-27 |
FR2107981A1 (de) | 1972-05-12 |
NL7108048A (de) | 1971-12-14 |
DE2129166A1 (de) | 1971-12-16 |
US3745540A (en) | 1973-07-10 |
GB1365727A (en) | 1974-09-04 |
DE2147833A1 (de) | 1972-06-22 |
NL7113168A (de) | 1972-03-28 |
DE2147833B2 (de) | 1976-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2932019A1 (de) | Speicheranordnung | |
DE2303409A1 (de) | Monolithisch integrierbare speicheranordnung | |
DE1499843B2 (de) | Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren | |
DE2460225C3 (de) | Schreib-Lese-Verstärker | |
DE2460146C3 (de) | Bipolare Leseschaltung für integrierte Speichermatrix | |
DE2901538A1 (de) | Speicherschaltung und variabler widerstand zur verwendung in derselben | |
DE2457921C2 (de) | Verfahren und schaltungsanordnung zur erhoehung der schreibgeschwindigkeit in integrierten datenspeichern | |
DE2129166B2 (de) | Halbleiterspeicher | |
DE1910777A1 (de) | Impulsgespeister monolithischer Datenspeicher | |
DE2646653C3 (de) | ||
DE2302137A1 (de) | Leseschaltung zum zerstoerungsfreien auslesen dynamischer ladungs-speicherzellen | |
DE2851518A1 (de) | Flipflop-speicherzelle mit verbesserten lese-/schreibeigenschaften | |
DE2008065A1 (de) | Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren | |
DE2031038B2 (de) | ||
DE2152706C3 (de) | Monolithischer integrierter Halbleiterspeicher für binäre Daten | |
DE3311186A1 (de) | Halbleiterspeicher | |
DE3853182T2 (de) | Speicherzelle mit gesättigtem schnellem Schreiben. | |
DE2740353C2 (de) | ECL-kompatibler Registerbaustein mit bipolaren Speicherzellen | |
DE2246756C3 (de) | Elektronischer Datenspeicher | |
DE1774928B2 (de) | Lese- und schreibschaltung fuer einen matrixspeicher | |
DE2209426C3 (de) | Speichereinrichtung willkürlicher Zugriffsmöglichkeit | |
DE1499744A1 (de) | Elektronisches Speicherelement | |
DE1474409C (de) | Speichervorrichtung mit mindestens einem steuerbaren Halbleitergleichrichter | |
DE2060406A1 (de) | Zweipegel-Halbleiterspeicherschaltung mit traegheitsarmem Worttreiber | |
DE2458117C3 (de) | Halbleiterspeichere le ment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHN | Withdrawal |