DE2901538A1

DE2901538A1 - Speicherschaltung und variabler widerstand zur verwendung in derselben

Info

Publication number: DE2901538A1
Application number: DE19792901538
Authority: DE
Inventors: Atsuo Hotta; Yukio Kato
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1978-01-25
Filing date: 1979-01-16
Publication date: 1979-07-26
Also published as: JPS54100273A; JPS6057707B2; US4480319A

Description

BESCHREIBUNG

Die Erfindung bezieht sich auf eine Speicherschaltung. Sie richtet sich insbesondere auf eine Speicherschaltung, die für eine integrierte Halbleiterschaltung geeignet ist.

Als Speicherzelle, die bipolare Transistoren verwendet, ist eine Anordnung, wie sie in Fig. 1 gezeigt ist, bekannt. Die in der Figur gezeigte Speicherzelle ist vom Stromschalttyp und besteht aus Transistoren Q- und Qq für das Auslesen, deren Emitter ent;.;precnend mit zwei Daten!eitungen LD-j und LDq verbunden sind, aus Transistoren Q-i ' und Qg' für das Halten von Information, Lastwiderständen RC-j und RCq, einer Konstantstromschaltung 5, welche das Fließen eines Informationshaltestroms IST bewirkt, und Schottky-Dioden oder herkömmlichen pn-Dioden D- und D„ zur Geschwindigkeitserhöhung, die entsprechend zwischen einer Wortleitung X^ und den Kollektoren der Transistoren Qq und Q-| angeschlossen sind. Der gemeinsame Punkt der Widerstände RC- und RCq und der Dioden D- und D_Q der Speicherzelle ist über die Wortleitung X-J mit einem Transistor QX- zum Treiben der Wortleitung verbunden, während der gemeinsame Punkt der Transistoren Q-j' und Qq ' mit der Konstantstromschaltung 5 für den Haltestrom IST verbunden ist. Mit den entsprechenden Datenleitungen LD-] und LDq sind Konstantstromquellenschaltungen 3 und 4, die einen Auslesestrom IR bewirken, und Treiberschaltungen (Transistor QS-], Widerstand R-j und Transistor QSq, Widerstand Rq), die eine Spannung VREF erhalten, verbunden.

Bei obiger Schaltung wird die Information auf eine solche Weise gehalten, daß entweder der Informationshaltetransistor Q-j " oder der Informationshaltetransistor Q₀ ¹ im EIN-Zustand ist. Die Konstantstromschaltung 5 liefert den

8Q9830/0680

ORIGINAL INSPECTED

Haltestrom IST an den Transistor Q₁ ¹ bzw. Qq'· Während der Informationshaltedaiier wird das Potential der Wortleitung X-) durch den Transistor QX₁ auf niedrigem Pegel gehalten, wobei die Basispotentiale der Transistoren Q-j und Qq niedriger als diejenigen der Transistoren QS- und QSq der Treiberschaltungen sind. Als Folge davon sind die Transistoren Q-] und Qq im AÜS-Zustand.

Für das Auslesen der Information wird das Potential der Wortleitung X-j auf hohen Pegel gebracht, damit das Basispotential des im EIN-Zustand befindlichen Transistors Q-]¹ bzw. Q₀ ¹ der Speicherzelle höher wird als das Basispotential der Transistoren QS·] und QSq der Treiberschaltungen und damit das Basispotential des im AÜS-Zustand befindlichen Transistors Qq¹ bzw. Q₁ ¹ niedriger wird als diejenigen der Transistoren QS-j und QSq. Als Folge davon nimmt entweder der Transistor Q-] oder der Transistor Qq der Speicherzelle den EIN-Zustand an. Der Strom IR der Konstantstromschaltung 3 fließt in den Transistor QS-j oder den Transistor Q₁, entsprechend dem Speicherinhalt der Speicherzelle. Ähnlich fließt der Strom der Konstantstromschaltung 4 in den Transistor Q₀ oder den Transistor QSq. Als Folge davon erscheint eine Spannung gemäß dem Speicherinhalt der Speicherzelle über dem Kollektorwiderstand R₁ bzw. Rq des Transistors QS₁ bzw. QSq.

Beim Schreiben der Information wird eine Potentialdifferenz zwischen den Basispotentialen der Transistoren QS-] und QS₀ gemäß der einzuschreibenden Information gesetzt. Aufgrund der Potentialdifferenz fließt der Strom IR der Konstantstromschaltung 3 bzw. 4 in den Transistor Q-j bzw. Qq und bringt ihn zwangsweise in den EIN-Zustand.

Eine solche Speicherzelle ist insofern vorteilhaft als der Auslesestrom IR groß gemacht werden kann, da die Dioden D₀ und D₁ die Kollektorpotentiale der Transistoren

Θ09830/0680

Q-] und Qq verklammern, so daß das Lesen und Schreiben mit hoher Geschwindigkeit möglich ist, und insofern als wegen der Durchführung des Auslesens über die Emitter der Transistoren der Speicherzelle die Abfühlung als Schaltung des Stromschalttyps konstruiert sein kann, so daß die Anpaßbarkeit an eine ECL-Schaltung (emittergekoppelte Logik) gut ist. Deshalb wird sie gegenwärtig in weitem Maße als Speicherzelle für bipolare RAMs (Random-Access-Speicher) verwendet.

ο Bei den meisten der Hochgeschwindigkeits-Bipolarspexcher, die gegenwärtig breite Anwendung finden, beträgt der Integrationsgrad pro Chip 1024 Bits oder weniger. Da jedoch die Kapazitäten von Speichervorrichtungen von Computern groß geworden sind, hat die Notwendigkeit von bipolaren Speichern mit 4096 Bits pro Chip oder mehr zugenommen. Bei Verwendung der in Fig. 1 gezeigten bekannten Speicherzelle für Speicher mit 4096 Bits oder mehr ergibt sich das unten aufgeführte Problem. Beim Steigern des Integrationsgrads pro Chip bei einer integrierten Halbleiterschaltung (IC) ist es allgemeine Praxis·, daß der Integrationsgrad so angehoben wird, daß die Energiebelastung pro Chip unberührt bleibt (üblicherweise beispielsweise ungefähr 500 mW/Chip). Der Grund liegt darin, daß die zulässige Energiebelastung pro Chip begrenzt ist, weil ein IC-Baustein zur Aufnahme eines Chip üblicherweise ein Baustein ist, welcher 14 bis 18 Dual-in-line-Stifte hat.

Beim Erhöhen des Integrationsgrads wird dementsprechend die Energiebelastung als Ganzes üblicherweise im wesentlichen beim alten Wert belassen. Deshalb muß die Energiebelastung pro Bit der Speicherschaltung erniedrigt werden. Wenn die Speicherzelle der Fig. 1 für einen Speicher von 1 kBits (1024 Bits) /Chip verwendet wird, wird der Haltestrom IST zu beispielsweise 25 μΑ - 50 μΑ/Bit gemacht, was einen

909830/0680

Wert von ungefähr 25 mA - 50 inA für alle 1024 Bits zusammen ergibt. Wenn ein Speicher von 4096 Bits/Chip verwirklicht werden soll, ohne daß sich dieser Wert ändert, muß der Haltestrom pro Bit 6 μΑ - 12 μΑ oder weniger sein. Im Falle einer Verminderung des Haltestroms auf diese Weise ist es notwendig, wenn die Transistoren Q.,' und Qq¹ der Speicherzelle mit den richtigen Halte-Arbeitspotentialen versehen werden sollen, die Widerstandswerte der Kollektorwiderstände RC-] und RCq hoch, beispielsweise zu ungefähr 100 k-Q. , zu machen.

Beabsichtigt man jedoch für die vorstehende Schaltung einen hohen Integrationsgrad durch Verminderung des Haltestroms in der oben beschriebenen Weise zu erreichen, wird das Auslesen der Information schwierig, wie im folgenden erläutert wird.

Es sei als Beispiel angenommen, daß der Transistor Qq¹ der Speicherzelle im EIN-Zustand ist, während sich der Transistor Q-] ' im AUS-Zustand befindet, und daß die Information über den Transistor Q₀ ausgelesen wird. Unter der Annahme, daß der Auslesestrom IR 0,5 mA und die Stromverstärkung h_FE des Transistors Q₀ dabei 50 ist, wird der Basisstrom des Transistors Qq 10 μΑ (= 0,5 itiA/50) . Dieser Basisstrom bewirkt über dem Kollektorwiderstand RC-j von 100 klieinen Spannungsabfall, der zu einer Absenkung des Basispotentials des Transistors Qq führt. Bei Abwesenheit der Diode D-] entsteht über dem Widerstand RC-] ein Spannungsabfall von 1 Volt. Wegen des Vorhandenseins der Diode D-] tritt jedoch ein Spannungsabfall von 0,8 V auf, welcher mit der Vorwärtsspannung der Diode übereinstimmt. Dementsprechend wird das Potential des Knotenpunkts VC-:

VC₁ = VX₁ - 0,8 (V)

909830/0680

ORIGINAL INSPECTED

Andererseits wird das Kollektorpotential VCq des im EIN-Zustand befindlichen Transistors Qq durch die Diode Dq verklammert und wird daher zu:

VC₀ = VX₁ - 0,8 (V)

so daß VC₁ = VCq. Angenommen, daß der Transistor Q_Q in den EIN-Zustand gebracht wird, heißt dies, daß auch der Transistor Q₁ in den EIN-Zustand gebracht wird. Es ist folglich unmöglich, die Speicherzelle so aufzubauen, daß der Auslesestrom IR voll vom Transistor Q_Q her fließen kann, ohne daß der Inhalt der Speicherzelle zerstört wird. Im Falle des 1 kBit-Speichers beträgt der Wert des Widerstands RC₁ ungefähr 15k J?_ , weshalb:

VC₁ = VX₁ - 0,15 (V)

VC₀ = VX₁ - 0,8 (V)

Da VC₁ > VCq, ist ein normales Auslesen möglich.

Es ergibt sich also aus dem vorstehenden, daß trotz der Vorteile der in Fig. 1 dargestellten bekannten Speicherzelle im Hinblick darauf, daß die Ausleseströme wegen der Funktion der Klammerdioden D_Q und D₁ groß gemacht werden können, sie den Nachteil hat, daß die großen Ausleseströme unmöglich sind, wenn eine Speicherzelle großer Bit-Kapazität so ausgelegt wird, daß die Halteströme unter einen bestimmten Wert gedrückt werden.

Aufgabe der Erfindung ist daher die Schaffung einer Speicherzelle, welche die Ausleseströme auf einen großen Wert selbst dann einstellen kann, wenn die Halteströme klein und die Kollektorwiderstände groß gemacht werden.

909830/0680

Ferner schafft die Erfindung ein Element"variablen Widerstands in Form einer integrierten Schaltung zur Verwendung in Speicherschaltungen.

Im folgenden wird die Erfindung anhand bevorzugter Ausführungsformen in Verbindung mit der beigefügten Zeichnung erläutert. Auf dieser ist bzw. sind

Fig. 1 ein Schaltbild einer bekannten Speicherschaltung,

Fign. 2 Schaltbilder von Ausführungsformen der erfindungs^un gemäßen Speicherschaltung,

Fig. 4A ein Schaltbild einer Schaltung, welche eine Hälfte

der Speicherschaltung der Fig. 1 bildet, 15

Fig. 4B eine Schnittansicht eines IC, in dem die Schaltung der Fig. 4A verwirklicht ist,

Fig. 5A ein Schaltbild einer Schaltung, welche eine Hälfte der Speicherschaltung der Fig. 2 bzw. 3 bildet,

Fig. 5B eine Schnittansicht eines IC, in dem die Schaltung der Fig. 5A verwirklicht ist,

Fig. 6 eine Schnittansicht des IC der Fig. 5B in einem bestimmten Herstellungsstadium,

Fign. 7A Draufsichten zur Erläuterung eines eines Speicher^{bls 7D} schaltung bildenden IC,
30

Fig. 8 ein Schaltbild einer Speicherschaltung gemäß einer weiteren Ausführungsform der Erfindung,

909830/0680

ORIGINAL· INSPECTED

23Ü1538

Fign. 9, Schnittansichten von ICs, in denen die Schaltung 10 und 11 _{der Fig 8 verwirklicht ist/}

Fig. 12A ein Schaltbild einer Schaltung variabler Impedanz, 5

Fig. 12B eine Schnittansicht eines IC, in dem die Schaltung der Fig. 12A verwirklicht ist,

Fig. 12C ein Kenndiagramm zur Schaltung der Fig. 12A, 10

Fig. 13 ein Schaltbild eines Teils einer Speicherschaltung,

Fig. 14 ein Schaltbild einer Speicherschaltung gemäß einer weiteren Ausführungsform der Erfindung,

Fig. 15 eine Schnittansicht eines IC, in dem die Schaltung der Fig. 14 verwirklicht ist,

Fig. 16 ein Schaltbild einer Speicherschaltung gemäß einer

weiteren Ausführungsform der Erfindung, und

Fign. 17 Schaltbilder von Ausführungsformen von Stromschalt-^{1111(1 18} Schaltungen.

Im folgenden wird nun die Erfindung unter Bezug auf die Figuren im einzelnen erläutert. Eine Speicherzellenschaltung gemäß der Erfindung ist in Fig. 2 gezeigt. Die Speicherzellenschaltung der Fig. 2 unterscheidet sich von der bekannten Speicherzelle der Fig. 1 dadurch, daß parallel zu den Kollektorwiderständen RCo und RCi zusätzliche pnp-Transistoren Q2 und Q₃ vorgesehen sind. Durch das Hinzufügen der pnp-Transistoren wird es möglich, eine Speicherzelle mit niedrigen Halte-

90983 0/0680

ORIGINAL INSPECTED

strömen und hohen Ausleseströmen zu konstruieren. Der Grund dafür wird im folgenden angegeben.

Sei nun angenommen, daß der Transistor Qq eingeschaltet ist und der Auslesestrom IR vom Transistor Qq auf die Datenleitung LD _Q fließt. Da in diesem Fall sowohl der Kollektorwiderstand RC₀ als auch der Auslesestrom IR groß sind, trachtet die Potentialdifferenz zwischen den beiden Anschlüssen des Kollektorwiderstands RCq die Vorwärtsspannung der Klammerdiode Dq, beispielsweise 0,8 V, zu übersteigen. Als Folge davon tritt die Klammerdiode Dq in Tätigkeit und führt den Verklammerungsvorgang aus, so daß VX-] - VCq = 0,8 V hergestellt wird. Andererseits nimmt der Transistor Q3 den EIN-Zustand an, weil seine Basis-Emitterspannung gleich der Klemmenspannung von 0,8 V des Widerstands RCq wird. Der Kollektorstrom des Transistors Q3 fließt dabei parallel zum Widerstand RC,. Dementsprechend wird ein dem Transistor Qq zuzuführender Basisstrom gleich der Summe aus dem Strom, der durch den Widerstand RC-] fließt, und dem Kollektorstrom des Transistors Q3, wobei die Potentiäldifferenz über dem Widerstand RC-1 merklich abnimmt. Selbst wenn der Auslesestrom IR auf einen hohen Wert eingestellt ist, kann also die Potentialdifferenz (MX-j - VC-]) klein gemacht und damit das angestrebte Ziel erreicht werden.

Bei der Speicherzellenschaltung der Fig. 2 sind die Vorwärtsrichtung der Diode D-] und die Vorwärtsrichtung des Basis-Emitterwegs des Transistors Q₂ identisch. In gleicher Weise sind die Vorwärtsrichtungen der Diode Dq und des Basis-Emitterwegs des Transistors Q3 identisch. Dementsprechend ist es möglich, die Klammerdioden D_Q und D-, aus der Schaltung der Fig. 2 zu entfernen. Bei der Speicherzellenschaltung der Fig. 3 werden keine eigenen Klammerdioden verwendet. In Fig. 3 werden die Funktionen der Klammerdioden Dq und D-aus Fig. 2 durch die Emitter-Basis-PN-Übergänge der Transistoren Q₃ und Q₂ wahrgenommen.

909830/0680

Würde man die Widerstände RCq und RC-] bei der Speicherzellenschaltung der Fig. 3 weglassen, so würden sich bei der praktischen Anwendung einer solchen Speicherzelle Schwierigkeiten ergeben, und zwar deshalb, weil ihre Eigenschaften durch die Geerdeteitiitter-StromverStärkungen h_FE der Transistoren stark beeinflußt würden, weshalb eine solche Speicherschaltung hier nicht näher in Betracht gezogen wird.

Da die Kollektorwiderstände RCq und RC-] in der Speicherzellenschaltung der Fig. 3 vorhanden sind, ist ein stabiles Arbeiten erreicht.

Bei als integrierte Halbleiterschältungen ausgeführten Speichern ergibt sich eine Zunahme in der Chip-Größe und ein Anstieg der Herstellungskosten, wenn die Anzahl der Elemente in einer Speicherzellenschaltung durch die Integration einer großen Anzahl von Bits auf einem einzigen Chip und die durch die Elemente im Chip eingenommene Fläche groß werden. Die Speicherzellenschaltungen der Fign. 2 und 3 haben einen Aufbau, bei welchem die pnp-Transistoren der Speicherzellenschaltung der Fig. 1 hizugefügt sind, diese pnp-Transistoren können jedoch als mit den Widerständen RC₀ und RC-j integrale Strukturen ausgebildet werden, wie im folgenden erläutert wird. Infolgedessen läßt sich die durch die Speicherzellenschaltungen der Fign. 2 und 3 eingenommene Fläche ungefähr gleich derjenigen der bekannten Speicherzelle der Fig. 1 machen.

In Fig. 4A ist eine Schaltung gezeigt, die einer Hälfte der in Fig. 1 dargestellten bekannten Speicherzelle entspricht. Durch Verbinden der Anschlüsse C und B zweier solcher Schaltungen und Koppeln der Anschlüsse X und der An-Schlüsse EST miteinander ergibt sich die komplette in Fig. 1 gezeigte Speicherzelle. Fig. 4B zeigt eine Schnittansicht für den Fall, wo die Schaltung der Fig. 4A als integrierte Halbleiterschaltung (im folgenden als "IC" abgekürzt) des

909830/0680

Oxidfilm-Isolationstyps ausgebildet ist. N⁺BL bezeichnet eine N-leitende begrabene Schicht, welche die Kollektoren der Transistoren Qg und Qq' zusammen mit einer N-leitenden epitaxialen Schicht (N-EP) bildet. Eine P⁺-Schicht in der Umgebung der zwei Emitter EST und ER wirkt als die Basen der Transistoren Q₀ und Q₀ ¹, wobei eine Ausleitpforte der Basen bei B angegeben ist. Der Teil der P⁺-Schicht zwischen dem Anschluß B und dem Anschluß X wirkt als der Kollektorwiderstand RC.J. Als Diode D„ wird eine zwischen der P⁺- Schicht und der N-leitenden epitaxialen Schicht unterhalb des Anschlusses X gebildete Diode verwendet. Durch Ausbilden der konstituierenden Elemente der Speicherzelle in dieser Weise als integrale Struktur läßt sich die von der Speicherzelle eingenommene Fläche klein machen. Der Kollektoranschluß C ist in Fig. 4B nicht gezeigt, er wird jedoch auf der Oberfläche des Chips durch eine hochdotierte N-leitende Schicht, welche mit der N⁺BL-Schicht verbunden ist, ausgeleitet.

Die Fign. 5A bis 7D beziehen sich auf einen IC für die in Fig. 2 bzw. 3 gezeigte Speicherzellenschaltung. Ein Einheitsblock der Fig. 5B, welche einen Schnitt längs Linie a-a¹ in Fig. 7D zeigt, enthält eine Hälfte der konstituierenden Elemente der Speicherzellenschaltung der Fig. 2 bzw. 3, wie sie in Fig. 5A dargestellt ist.

Gemäß Fig. 5B bilden eine begrabene N-Schicht N⁺BL niedrigen spezifischen Widerstands und eine epitaxiale N-Schicht N-EP hohen spezifischen Widerstands die Kollektoren der Transistoren Qq und Qq' und wirken auch als Basis des PNP-Transistors Qo. Ein an den Anschluß X angrenzender P -Bereich und ein an den Anschluß B angrenzender P⁺-Bereich sind durch einen P~-Bereich verbunden, welcher den hohen Widerstand RCi bildet. Die an den Anschluß X und den Anschluß B angrenzenden P⁺-Bereiche wirken als Emitter bzw. Kollektor des PNP-Transistors Qg. Die Diode D_Q

309830/0680

wird durch den an den Anschluß X angrenzenden P⁺-Bereich und den N-EP-Bereich gebildet und ist im wesentlichen aus dem Basis-Emitterübergang des Transistors Q3 aufgebaut.

Fig. 6 zeigt einen Schnitt durch den IC in einem bestimmten Stadium des Herstellungsverfahrens.

Die Fign. 7A bis 7D sind Musteransichten eines IC, in welchem eine Anzahl von Speicherzellen, von denen jede aus einem Paar von Einheitsblöcken besteht, angeordnet ist. Einheitsblöcke U., -j Q und U-iii bilden ein Paar. Ebenso bilden Einheitsblöcke U-^o ^unc^ ^U121r U210 ^un^ U2111 und Ü220 ^un<^ ^U221 jeweils ein Paar.

In der Draufsicht der Fig. 7A ist nur das Halbleiterübergangsmuster jedes der Einheitsblöcke durch durchgezogene Linien angedeutet. In der Figur bezeichnen die gleichen Symbole wie in Fig. 5B die gleichen Halbleiterbereiche.

In der teilweise entwickelten Draufsicht der Fig. 7B ist das Muster der Kontaktlöcher, welche in einem dünnen Oxidfilm 4', der über den Halbleiterbereichen jedes der Einheitsblöcke liegt, durch ausgezogene Linien angedeutet. Im einzelnen sind Kontaktlöcher 13 bis 17 für die Elektroden EST, ER, B, X und C in Fig. 5B vorgesehen. In Fig. 7B ist ein dicker Oxidfilm auf einer Seite eines Kollektorbereichs 7 vorgesehen, wie auch aus Fig. 5B ersichtlich ist, wobei dieser auch bestehen bleibt, wenn die Kontaktlöcher im dünnen Oxidfilm ausgebildet werden. Deshalb kann ein Abschnitt des Kontaktloches 17 vorhanden sein, welcher jenseits des Kollektorbereichs 7 liegt, wie dies in Fig. 7B gezeigt ist. Das Muster der Halbleiterbereiche in Fig. 7A ist durch unterbrochene Linien oben in Fig. 7B und durch ausgezogene Linien im entwickelten Teil rechts unten in Fig. 7B angedeutet.

Die teilweise entwickelte Draufsicht der Fig. 7C zeigt das Muster von Verbindungsleitungen und das Muster von durchgängigen Löchern, die in einem Oxidfilm 11 vorgesehen sind, der die Elektroden abdeckt. Strichpunktierte Linien oben in

909830/0680

Fig. 7C und ausgezogene Linien im entwickelten Teil rechts unten in Fig. 7C geben das Verbindungsmuster an, während ausgezogene Linien oben die Kontaktlöcher andeuten. Die Elektroden B, X und C des Einheitsblocks U-]20 ^un<* ^ie Elektroden C, X und B des Einheitsblocks U-^₁ sind durch die jeweiligen Verbxndungsleitungen entsprechend verbunden. Ähnlich sind die Einheitsblöcke Ü220 ^un(^ ^221 ^mit^ei^nanä^erverbunden. Die Elektroden ER der Einheitsblöcke der U₁ 21 sind mit den Verbxndungsleitungen LD -j 2 verbunden und ähnlich sind die Elektroden der Einheitsblöcke U-^g ^un(^ U22O mit den Verbxndungsleitungen LDq2 verbunden.

Die teilweise entwickelte Draufsicht der Fig. 7D zeigt das Muster von Verbxndungsleitungen an der zweiten Schicht. Eine Verbindungsleitung VX₁ ist über ein Durchgangsloch 20 mit den Elektroden X der Einheitsblöcke U-] 20 ^{und U}121 ^ver~ bunden. Eine Verbindungsleitung 12 ist über Durchgangslöcher 18 und 19 mit den Elektroden EST der Einheitsblöcke U120 ^un(^ U-i 2-i verbunden.

Die aus den Einheitsblöcken U₁₁Q und U₁₁₁ aufgebaute Speicherzelle und die aus den Einheitsblöcken U-120 ^un(^· ^121 aufgebaute Speicherzelle sind in der gleichen Reihe angeordnet, während die aus den Einheitsblöcken U-^q und U^₁ aufgebaute Speicherzelle und die aus den Einheitsblöcken U220 ^unt^ ^221 aufgebaute Speicherzelle in der gleichen Spalte angeordnet sind. Die Speicherzellen in der gleichen Reihe sind gemeinsam mit der Wortleitung VX₁ verbunden, während die Speicherzellen in der gleichen Spalte gemeinsam mit den Datenleitungen LD₁- und LDq2 verbunden sind. Wie oben schon erwähnt, wird der IC obiger Ausführungsform nach der Oxidfilm-Isolationstechnik hergestellt.

Bei der Herstellung wird zunächst ein P-Silizium-Einkristallsubstrat 1 hergestellt und Antimon in einen ausgewählten Bereich der Oberfläche des Substrats als N-Fremd-

909830/0680

stoff eindiffundiert, um eine begrabene N-Schicht niedrigen spezifischen Widerstands auszubilden. Nachfolgend wird die epitaxiale Siliziumschicht auf der gesamten Oberfläche der begrabenen Schicht ausgebildet. Eine oxidationsresxstente Maske aus SX3N4 wird auf einem ausgewählten Bereich der epitaxialen Schicht ausgebildet. Durch Erwärmen des sich so ergebenden Substrats in einer oxidierenden Atmosphäre wird durch selektive Oxidation der dicke Oxidationsfilm ausgebildet. Nach Entfernen der oxidatxonsresxstenten Maske wird der dünne Oxidfilm auf der freigelegten Oberfläche der epitaxialen Schicht durch thermische Oxidation ausgebildet. Ein Photoresist-Film, welcher öffnungen an Abschnitten hat, in welchen die P-Bereiche 5 und 6 (Fig. 5B) ausgebildet werden sollen, wird auf dem Substrat einschließlich der epitaxialen Schicht ausgebildet und als Maske für die Ionenimplantationen eines Fremdstoffes benutzt. Bor wird von den Öffnungen des Photoresist-Films durch den dünnen Oxidfilm in die epitaxiale Schicht ionenimplantiert.

Der Resist-Film wird entfernt und es werden Bor-Ionen in die gesamte Oberfläche des Substrats mit niedriger Konzentration implantiert. Dabei wird der Hochwiderstandsbereich 10 anschließend an die P-Bereiche 5 und 6 in der Oberfläche der epitaxialen Schicht zwisehen den Bereichen 5 und 6 ausgebildet.

Ein Siliziumoxidfilm wird auf der gesamten Oberfläche des Substrats durch Gasphasenabscheidung ausgebildet, wonach der Oxidfilm, der über einer epitaxialen Schicht 7¹, die als Kollektorkontaktbereich verwendet werden soll, durch Photoätzen entfernt wird. In die Schicht 7 * wird Phosphor als N-Fremdstoff eindiffundiert.

Der Oxidfilm, der über Abschnitten liegt, in denen Emitterjereiche 8 und 9 (Fig. 5B; Fig. 7A) ausgebildet werden sollen, wird selektiv entfernt und Arsen von den öffnungen in die Oberfläche des P-Basis-Bereichs 5 eindiffundiert, wo-

9 0 9830/0680

ΙΟ -

durch sich die Emitterbereiche 8 und 9 ergeben.

Die Kontaktlöcher 13 bis 17 (Fig. 7B) werden in dem Oxidfilm vorgesehen und die Aluminium-Verbindungsleitungen und -elektroden mit einer Dicke von 1 μπι ausgebildet (Fig. 7C) Der Siliziumoxidfilm 11 wird durch Gasphasenabscheidung auf der gesamten Oberfläche des Substrats einschließlich der Elektroden ausgebildet, und Kontaktlöcher 18 und 19 (Fig. 7C) werden im Oxidfilm 11 ausgebildet.

Die Aluminium-Verbindungsleitungen VX₁, VX 2 und 12 an der zweiten Schicht werden ausgebildet (Fig. 7D). Damit ist der IC vollständig.

Wie aus Fig. 5B ersichtlich, können der hohe Widerstand RCi, der PNP-Transistor Q₃ und die Diode Dq als integrale Struktur ausgebildet werden. Es ist offensichtlich, daß die eingenommene Fläche, verglichen mit derjenigen des hohen Widerstands RC₁ und der Diode D_Q der Fig. 4A nicht zunimmt. Auf diese Weise hat die Speicherzellenschaltung gemäß der Erfindung den Vorteil, daß ihre Eigenschaften besser als diejenigen der bekannten Speicherzellenschaltung sind, wobei aber gleichzeitig die eingenommene Fläche ungefähr dieselbe ist.

Fig. 8 zeigt ein Schaltbild einer weiteren Ausführungsform der Speicherschaltung gemäß der Erfindung. Diese Ausführungsform ist derart, daß in der Speicherschaltung der Fig. 2 noch Kondensatoren C₂ und Co zwischen die Basen und Emitter der Transistoren Q2 und Q3 gelegt sind. Durch dieses Dazwischenlegen der Kondensatoren C2 und C3 kommt das Kollektorpotential VCq bzw. VC-j in die Lage, auf eine schnelle Schwankung auf der Wortleitung VX₁ anzusprechen, wodurch sich eine Vergrößerung der Arbeitsgeschwindigkeit der Schaltung und eine Ausweitung der Arbeitsbereichsgrenzen der Speicherzelle erwarten lassen. Schnittansichten von Ausführungsformen dieser Speicherschaltung als integrierte Halbleiterschaltungen sind in den Fign. 9 bis 11 gezeigt.

909830/0680

In jedem dieser Fälle sind die Kondensatoren C₂ und C3 als Basis-Emitterübergangskapazitäten der PNP-Transistoren Q₂ und Q3 ausgebildet und so aufgebaut, daß sich große Obergangskapazitäten, ergeben.

Die Ausführungsform der Fig. 9 ist mit Schichten N⁺BL (-| j und N⁺BL(2) ^a3-^s begrabene Schichten des N-Leitungstyps versehen. Arsen (As) oder Antimon (Sb), die kleine Diffusionskoeffizientenhaben, wird als der den Leitungstyp bestimmende Fremdstoff zur Ausbildung der Schicht N⁺BL,*, verwendet, während Phosphor (P), der einen großen Diffusionskoeffizienten hat, für die Schicht N⁺BLi₂) verwendet wird. Wegen dieser Unterschiede der Fremdstoffe wird der Phosphor der Schicht N⁺BL,2) schneller in das Siliziumsubstrat und die epitaxiale Schicht durch eine nachfolgende Wärmebehandlung bei der selektiven Oxidation, der Emitterdiffusion oder dergleichen diffundiert. Als Folge davon kommt die Schicht N BLj₂^ in Berührung mit der an den Anschluß X angrenzenden P⁺-Schicht, und die hohe übergangskapazität C3 wird zwischen der Schicht N⁺BL^₂) und der P⁺-Schicht 6 ausgebildet.

Bei der Ausführungsform der Fig. 10 wird die an den Anschluß X angrenzende P⁺-Schicht 6 mit einer übergangstiefe gebildet, die größer als diejenige der an den Anschluß B angrenzenden P⁺-Schicht ist, und mit der N BL-Schicht in Berührung gehalten.

Die Ausführungsform der Fig. 11 ist mit einer weiteren P⁺-Schicht P⁺(2) ^zur Bildung eines Kondensators versehen. Indem sie so ausgebildet wird, daß sie mit der N⁺BL-Schicht und der an den Anschluß X angrenzenden P⁺-Schicht in Berührung steht, wird der Kondensator ausgebildet.

Im folgenden wird nun ein zweiter wesentlicher Punkt der Erfindung beschrieben. Fig. 12 greift heraus und zeigt den Teil des hohen Widerstands RC-j und des Transistors Q3 der Speicherzelle der Fig. 5A. Fig. 12A zeigt ein Schaltbild, während Fig. 12B eine integrierte Ausbildung der Schal-

909830/0680

tung der Fig. 12A zeigt. Der hohe Widerstand und der Transistor sind in eine integrale Struktur gebracht und in einer kleinen Belegfläche aufgebaut. Der integrale Aufbau bildet den zweiten wesentlichen Punkt der Erfindung. Ein Ersatzwiderstand zwischen E und C des in Fig. 12A dargestellten Elements hat einen Widerstand R_Q in einem Fall, wo keine Ladungsträger vom Emitter oder Kollektor des Transistors Qq injiziert werden. Er wird jedoch zu einem deutlich niedrigen Widerstand, wenn beispielsweise die Ladungsträgerinjektion vom Emitter her durchgeführt wird. Dies ist in Fig. 12C dargestellt. Das heißt, die Halbleitervorrichtung der Fig. 12B kann als veränderbarer Widerstand verwendet werden. Darüber hinaus ist sie wegen der kleinen eingenommenen Fläche als integrierte Halbleiterschaltung geeignet.

Anwendungsbeispiele für die Vorrichtung variablen Widerstands werden im folgenden nun beschrieben.

Fig. 13 zeigt einen Teil einer Speicherschaltung. Transistoren Q5 bis Q3 bilden eine Treiberschaltung für eine Speicherzellenreihe. Wenn beide Eingangssignale Ig und I-j auf niedrigem Pegel sind, nimmt der gemeinsame Kollektorpunkt X-j der Transistoren Q5 und Qg hohen Pegel an, und der Transistor Qg treibt und wählt die Speicherzellenreihe aus. Wenn eines der Signale oder beide Signale Iq und I-j auf hohem Pegel ist bzw. sind, liegt das Potential des Punktes X^ auf niedrigem Pegel, und der Transistor Qg hält die Speicherzellenreihe auf niedrigem Pegel und damit in nicht-ausgewähltem Zustand. Das heißt, die Transistoren Q5, Qg und Q-j dekodieren die Eingangssignale Iq und I-j . Wenn die Speicherschaltung eine große Anzahl von integrierten Bits aufweist, fließt ein Strom n-ICELL (ICELL bezeichnet den Strom der durch eine Speicherzelle fließen soll), derdurch η-Zellen fließen soll, durch den Treiber Qg. Mit h_FE als der Vorwärts-Stromverstärkung des Transistors Qg

909830/0680

fließt ein Strom von n*ICELL/h_FE zur Basis des Transistors Qg. Da der Basisstrom durch einen verhältnismäßig hohen Widerstand R-j fließt, entsteht eine Potentialdifferenz am Widerstand R-] , deren Wert groß ist. Diese Potentialdifferenz zerstreut sich abhängig von hpg des Transistors Qg/ was zu einer Zerstreuung des Potentials am Punkt X-] führt. Als Folge davon engen sich die Arbeitsbereichsgrenzen der Speicherschaltung ein.

Als Gegenmaßnahme ist eine Treiberschaltung gemäß Fig.

vorgesehen. Ein PNP-Transistor Qg ist parallel zum Widerstand R-j angeschlossen, und seine Basis wird durch einen Widerstand R2 und den Kollektor des Transistors Q7 getrieben bzw. angesteuert. Wenn daher der Punkt X-] den hohen Pegel angenommen hat, fließt ein Strom I-j durch den Transistor Q7 und bringt das Potential des Punktes A^ auf niedrigen Pegel, und der Transistor Qg kann in den EIN-Zustand gebracht werden, indem man vorher die Werte von R2 und I-1 in geeigneter Weise auswählt. Dann wird der Strom statt alleine durch den Widerstand R-j zu fließen, durch den Transistor Qg nebengeschlossen, die über dem Widerstand R-| gesehene Ersatz impedanz wird merklich klein und der Potentialabfall des hohen Pegels des Punktes X-, der auf dem Basisstrom des Transistors Q3 basiert, wird klein.

Die Treiberschaltung der Fig. 14 kann hinsichtlich der von ihr eingenommenen Fläche klein gehalten werden und sie ist für einen hohen Integrationsgrad geeignet, wenn die Elemente Q7, R., und Qg als integrale Struktur wie in Fig. ausgebildet werden.

Fig. 16 stellt eine Abwandlung der in Fig. 14 gezeigten Treiberschaltung dar. Ein PNP-Transistor Q-jq ist parallel zum Widerstand R2 zum Treiben der Basis des Transistors Q9 angeordnet. Wenn der Punkt A von niedrigem nach hohem Pegel übergeht, werden in der Basis des Transistors Qg gespeicherte Ladungen über den Transistor Q-jq zusätzlich zum Widerstand

909830/0680

^R2 abgeführt, so daß ein schnelles Schalten erwartet werden kann. Wenn bei der Schaltung der Fig. 16 das Potential des Punktes X₁ abfällt, fällt es wegen der Wirkung der Basis-Emitterdiode des Transistors Q-jQ als Klammerdiode nicht unter ungefähr 0,8 Volt ab, so daß die Amplitude des Potentials am Punkt X-] einer Begrenzung unterworfen ist.

Die Schaltungen der Fign. 14 und 16 sind zwar Beispiele für Treiber von Speicherzellenschaltungen, aber natürlich läßt sich die Erfindung in breitem Maße auch für gewöhnliche Stromschalt-Logikschaltungen verwenden. Ein Beispiel ist in Fig. 17 gezeigt.

Aus der bisherigen Beschreibung ist offensichtlich, daß hier Elemente R90I/ Q903 ^unc^ Ö902 ^O(^^er Elemente Rgo2' QgQ4 und QgQ-I als integrale Struktur ausgebildet werden können.

In Fig. 18 ist eine Abwandlung der Schaltung der Fig. gezeigt. Sie entspricht einem extremen Fall, wo die Emitterstromverstärkungen der Transistoren Qqqt und Q gg^ klein gemacht sind und die Transistoren Q903 und Q904 nicht als solche arbeiten, sondern zu Dioden D-jqq-j und D-|qq2 werden. Bei dieser Schaltung sind die über den Widerständen R-jqqi und R-] QQ2 gesehenen Impedanzen nicht veränderlich, aber der Klammereffekt der Dioden D-jqq-i und D-|qq2 verhindert die Sättigung der Transistoren Q-] qq·] und Q-|oq2 ^un& macht ein schnelles Schalten möglich. Auch bei dieser Schaltung können die Elemente ^R-i 00I ' ^D1001 ^un<^ ^1002 ^^zw· ⁰^i e- Elemente R-|oo2' D-JQQ2 und Q-i qq-] als integrale Strukturen ausgebildet werden.

Ki/fg

909830/0680

Leerseite

Claims

PATENTi NV/ALTE

SCHIFF ν. rÜNER STREHL SCH Ü EEIL-H OPF EBSINf=HAUS FlNCK

MARIAHILFPLATZ 2 & 3, MDNCHEN 9O POSTADRESSE: POSTFACH 95 O1 6O₁ D-8000 MÜNCHEN 95

HITACHI, LTD. 16. Januar 1979

DEA-5782

Speicherschaltung und variabler Widerstand zur Verwendung in derselben

PATENTANSPRÜCHE

/1., Speicherschaltung, bei welcher für ein Transisrorpaar jeweils die Basis des einen Transistors mit dem Kollektor des anderen Transistors kreuzgekoppelt ist und Lasteinrichtungen zwischen den Kollektoren der Transistoren und einer Spannungsquelle vorgesehen sind, dadurch gekennzeichnet , daß jede der Lasteinrichtungen ein Element veränderbarer Impedanz ist, das einen Steueranschluß aufweist, dessen Impedanz abhängig von einem an den Steueranschluß angelegten Signalpegel

909830/0680

ORIGINAL INSPECTED

variiert und dessen Maximalimpedanz beschränkt ist, und daß die Steueranschlüsse mit den Kollektoren.der Transistoren (Q₀, Q..) kreuzgekoppelt sind.
2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Lasteinrichtungen aus einem Widerstand (RCq; RC^) und einem Transistor (Q,; Q3) bestehen, dessen Emitter und Kollektor mit den Enden des Widerstands verbunden sind, wobei eine Basis des Transistors den Steueranschluß bildet.
3. Speicherschaltung nach Anspruch 2, wobei die Speicherschaltung in Form einer integrierten Halbleiterschaltung ausgebildet ist, dadurch gekennzeichnet, daß die Basis des ersten Transistors (Q₀) des Transistorpaares und der Widerstand (RC,) der mit dem Kollektor des zweiten Transistors (Q₁) des Transistorpaares verbundenen Lasteinrichtung aus einer gemeinsamen Fremdstoffschicht gebildet sind, daß der Kollektor des ersten Transistors (Qq) und die Basis des Steuertransistors (Q3) der Lasteinrichtung für den zweiten Transistor (Q-) aus einer gemeinsamen Fremdstoffschicht (N BL, N-EP) aufgebaut sind, daß die Basis des zweiten Transistors (Q₁) und der Widerstand (RC_Q) der Lasteinrichtung für den ersten Transistor aus einer gemeinsamen Fremdstoffschicht aufgebaut

909830/0680 ORIGINAL INSPECTED

sind, und daß der Kollektor des zweiten Transistors (Q^) und die Basis des Steuertransistors (Q2) der Lasteinrichtung für den ersten Transistor aus einer gemeinsamen

Fremdstoffschicht aufgebaut sind.
5
4. Variables Widerstandselement, dadurch gekennzeichnet , daß zwei Fremdstoffschichten identischen Leitungstyps Emitter bzw. Kollektor eines Transistors bilden, daß eine Fremdstoffschicht mit gegenüber den beiden erstgenannten Fremdstoffschichten entgegengesetztem Leitungstyp, welche an diese beiden Fremdstoff schichten angrenzt, eine Basis des Transistors bildet, daß die Fremdstoffschichten für Emitter und Kollektor durch einen Widerstand aus einer Freirdstoffschicht des gleichen Leitungstyps wie die beiden Fremdstoffschichten verbunden sind, und daß die Basis des Transistors als Steueranschluß dient, während sein Emitter und Kollektor als die beiden Anschlüsse des Widerstands dienen.
5. Schalt-Schaltung, dadurch gekennzeichnet, daß ein variables Widerstandselement gemäß Anspruch 4 als Last verwendet wird, welche mit dem Kollektor des Transistors einer Stromschalt-Schaltung verbunden ist und daß der Steueranschluß durch den Kollektor des Tran-

sistors auf der gegenüberliegenden Seite gesteuert wird.

©0983070680

. ORIGINAL INSPECTED
6. Schaltung nach Anspruch 5, dadurch gekennzeichnet , daß die Basis des variablen Widerstandselements durch eine Fremdstoffschicht gebildet ist, welche mit dem Kollektor des Transistors auf der gegenüberliegenden Seite gemeinsam ist.
7. Schaltung nach Anspruch 6, dadurch gekennzeichnet , dal? eine Emitterstromverstärkung des Steuertransistors der Lasteinrichtung Null ist.

909830/0680