DE2950906A1 - Speicherzelle fuer einen statischen speicher und eine derartige zelle enthaltender statischer speicher - Google Patents
Speicherzelle fuer einen statischen speicher und eine derartige zelle enthaltender statischer speicherInfo
- Publication number
- DE2950906A1 DE2950906A1 DE19792950906 DE2950906A DE2950906A1 DE 2950906 A1 DE2950906 A1 DE 2950906A1 DE 19792950906 DE19792950906 DE 19792950906 DE 2950906 A DE2950906 A DE 2950906A DE 2950906 A1 DE2950906 A1 DE 2950906A1
- Authority
- DE
- Germany
- Prior art keywords
- collector
- transistors
- regions
- memory cell
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/10—SRAM devices comprising bipolar components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Description
Speicherzelle für einen statischen Speicher und eine derartige Zelle enthaltender statischer Speicher
Die Erfindung bezieht sich auf eine statische Speicherzelle, die insbesondere dazu bestimmt ist, in einer grossen
Anzahl in einem statischen Speicher integriert zu werden, und die einen Halbleiterkörper mit zwei Transistoren mit
S kreuzweise gekoppelten Basis- und Kollektorgebieten enthält, wobei die Kollektorgebiete mit einem eine Diode enthaltenden
Belastungselement verbunden sind. Die Erfindung bezieht sich weiterhin auf einen statischen Speicher mit
einer derartigen Speicherzelle.
Die Speicherzellen können z.B. durch allgemein bekannte Flipflopschaltungen gebildet werden, wobei die
Kollektoren über die Belastungselemente mit einer gemeinsamen
Leitung (z.B. der Speiseleitung) verbunden werden können und wobei erste Emittergebiete gemeinsam mit z.B.
einer Stromquelle und zweite Emittergebiete mit Lese/Schreibleitungen
verbunden sind.
Für ein stabiles Flipflop ist es erforderlich, dass
im metastabilen Punkt die Schleifenverstärkung grosser als 1 ist. Ausgehend von einer Strom-Spannungskennlinie
vQvbe/
des Emitter-Basis-Ubergangs i =1 exp —rr;—, kann fest-
C O K X
gestellt werden, dass aus dieser Bedingung folgt, dass die
kT Impedanz R der Belastungselemente grosser als —r sein
muss, wobei k die Boltzmann-Konstante, T die absolute Temperatur, q die elementare Ladungsmenge und i den Strom
25 darstellen.
Beim Betrieb wird zum Auslesen der Zelle im Zusammenhang
mit der Zugriffszeit ein verhältnismässig grossei" Lesestrom, von z.B. 1 mA, verwendet. Bei diesen grossen
Lesestrtfmen könnte ein Belastungselement mit einem verhältnismässig
kleinen Widerstand verwendet werden. Im 'Wartezustand ("sLand-by"), in dem die Zelle nicht atisgelesen
wird, aber in dem wohl die Information erhalten bleiben soll, wird aus Verlustleistungserwrigungen ein möglichst
030028/0682
8.10.1979 ? L PHN 931 ^
kleiner Strom durch die Zelle geschickt. Dem Belastungselement werden damit zwei zueinander im Widerspruch stehende
Anforderungen gestellt, und zwar eine niedrige Impedanz im
Zusammenhang mit den verhältnismässig grossen Leseströmen und eine hohe Impedanz im Zusammenhang mit den verhältnismässig
kleinen Merkströmen. In der Praxis kann die Impedanz des Belastungselements derart gewählt werden, dass ein
Verhältnis Lesestrom/Merkstrom von etwa 5 bei Anwendung
linearer Widerstände erhalten werden kann.
Grössere Werte für diese Verhältnisse sind aus deutlichen
Gründen zwar erwünscht, aber gewöhnlich bei Anwendung eines linearen Widerstandes als Belastungselement
nicht realisierbar, insbesondere weil sich sehr grosse Widerstände technologisch schwer genau herstellen lassen
und u.a. weil bei grossen Widerständen die Leseströme durch die verfügbaren gebräuchlichen Speisespannungen beschränkt
werden.
' Im Aufsatz "A 1024 - Bit ECL RAM with 15-ns Access
Time" von Ronald Rathbone et al in I.E.E.E. International
Solid State Circuits Conference 1976, S. I88/I89 ist eine
Speicherzelle mit einem nichtlinearen Belastungselement, und zwar einem Widerstand mit einer parallelgeschalteten
Diode, angegeben. Der Haltestrom kann einen verhältnismässig niedrigen Wert (15/uA) aufweisen (Stand-by current).
Beim Auslesen der Zelle kann nämlich der grösste Teil des Stromes durch die Diode geführt werden, wodurch für den
Widerstand ein höherer Wert und damit für den Haltestrom ein niedrigerer Wert als beim Fehlen der Diode gewählt
werden kann. Im Aufsatz von A.Hotter et al "A high-speed low-power 4O96 χ 1-bit bipolar RAM" in I.E.E.E. International
Solid State Circuits Conference 1978, Digest of Technical Papers, S. 98/99 ist angegeben, dass durch Anwendung
eines derartigen Belastungselements ein Verhältnis Lesestrom/Haltestrom von etwa 10 erhalten werden kann.
In diesem Aufsatz ist ausserdem angegeben, dass, indem
über dem Belastungseleinent ein npn-Transistor geschaltet
wird, unter Beibehaltung der kurzen Zugriffszeit eine weitere Herabsetzung des Haltestroms (4 /uA) und damit der
030028/06 8 2
8·10·1979 '■■'■» T350906
Verlsutleistung erhalten werden kann, wodurch es u.a.
möglich wird, die Anzahl von Speicherzellen In einem Halbleiterkörper
erheblich zu erhöhen ohne das Auftreten nachteiliger Folgen einer entsprechenden Erhöhung der Verlust-S
leistung.
Wegen der obengenannten Stabilitätsbedingung kann auch in diesen bekannten Zellen das Verhältnis Lesestrom/-Haltestrom
nicht beliebig gross gewählt werden.
Widerstandselemente weisen weiter den Nachteil auf, dass sie in dem Halbleiterkörper verhältnismässig viel Raum
beanspruchen, umso mehr je nachdem der Widerstandswert höher ist. Verkleinerung der Widerstandselemente ist oft
schwierig im Zusammenhang mit den elektrischen Eigenschaften
anderer Schaltungselemente oder macht das Verfahren zur Herstellung der Speicherelemente zusätzlich kompliziert.
In der US-PS 3 585 ^12 ist eine Flipflopschaltung mit in
der Sperrichtung geschalteten Schottky-Dioden als Belas-"tungselernenten
beschrieben, die sich als Widerstände verhalten, aber gegenüber gebräuchlichen Widerstandselementen
^O wenig Raum in Anspruch nehmen. Diese Dioden weisen aber
die obenerwähnten Nachteile linearer Widerstandselemente
• , auf. Ausserdem wird durch das Anbringen einer Schottky-Diode
mit der gewünschten Sperrspannungskennlinie der Herstellungsvorgang der Anordnung im allgemeinen erheblich
verwickelter.
Die Erfindung hat die Aufgabe,' eine Speicherzelle
eingangs beschriebener Art anzugeben, in der das Verhältnis Lesestrom/Haltestrom grosser als in bekannten Zellen
dieses Typs sein kann.
Weiter hat die Erfindung die Aufgabe, eine Speicherzelle
zu schaffen, die einen kompakten Aufbau aufweist und zugleich mit Hilfe üblicher Verfahrensschritte hergestellt
werden kann.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass ein grosses Verhältnis Lesestrom/Haltestrom erhalten
werden kann, wenn pro Zweig der Speicherzelle die Spannungsverstärkung - wenigstens innerhalb des Strom-Spannungsbereiches,
in dem die Anordnung betrieben werden soll, "
030028/06 8 2
8.10.1979 X Λ PHN
!$§0906
völlig oder wenigstens praktisch völlig von der Grosse
des elektrischen Stromes unabhängig ist. Der Erfindung liegt weiter u.a. die Erkenntnis zugrunde, dass eine derartige
stromunabhängige Spannungsverstärkung durch Anwendung S eines gleichrichtenden Übergangs als Belastungselement
erhalten werden kann, dessen Strom-Spannungskennlinie in der Durchlassrichtung einen Faktor exp. (qV/mkT) enthält,
wobei m ) 1 ist,
Eine Speicherzelle nach der Erfindung ist dadurch gekennzeichnet, dass das Belastungselement ein pn-Diode
enthält, von der wenigstens eines der Anode- und Kathodengebiete aus polykristallinem Silizium besteht, wobei die
Kollektorgebiete der Transistoren leitend mit denjenigen Gebieten der Dioden verbunden sind, die den gleichen Lei-IS
tungstyp wie die Kollektorgebeite aufweisen.
Aus Versuchen hat sich ergeben, dass pn-Diöden, die völlig oder teilweise aus polykristallinem Material be-•stehen,
in ihrer Durchlasskennlinie einen exponentiellen Faktor qV/mkT enthalten, wobei m grosser als 1 ist.
Diese Grosse m ist ein Nichtidealitätsfaktor, der
die Abweichung von Dioden dieses Typs in bezug auf übliche einkristalline Dioden darstellt. Infolge wahrscheinlich
u.a. der kurzen Lebensdauer von Minoritätsladungsträgern ist m (der in einkristallinen Dioden nahezu gleich 1 gesetzt
werden kann) grosser als 1 und kann durch die Weise der Herstellung innerhalb eines bestimmten Bereiches um
m = 2 herum geändert werden. Auf einfache Weise kann festgestellt werden, dass bei Anwendung einer derartigen
ce Diode als Belastungselement die Spannungsverstärkung ——
dVbe praktisch gleich m und daher praktisch stromunabhängig
ist. Dadurch, dass sich der Bereich, innerhalb dessen dies zutrifft, über eine grosse Anzahl von Dekaden erstreckt,
kann für den Haltestrom ein sehr niedriger - Wert gewählt werden, während dennoch die Stabilitätsbedingung erfüllt
wird. Die Verlustleistung in der Zelle kann dadurch sehr klein gehalten werden.
Dadurch, dass Widerstände nicht erforderlich sind, können die Abmessungen jeder Zelle sehr klein gemächt werden,
030028/0682
8.ΊΟ.1979 β ft PHN 9312*
wodurch die Zelle insbesondere dazu geeignet ist, in einer grossen Anzahl in einem Speicher integriert zu werden.
Ausserdem können die Dioden, wie aus der nachstehenden Figurbeschreibung noch hervorgehen wird, mit Hilfe in der
Halbleitertechnik üblicher Verfahrensschritte hergesteltt werden.
Für den Spannungsunterschied Av zwischen den Kollektoren
der Transistoren gilt im stabilen Zustand annähernd, dass Av= ^- lnfc (wenigstens im üblichen Falle, in dem
fo ^. 10 und m
> 1 ,5 ist), wobei (!>
die Stromverstärkung der Transistoren darstellt. Der Faktor m der Dioden soll derart
gross sein, dass Δ V genügend gross ist, um bei einer vorgegebenen
Grosse möglicher Störungen die Stabilität der Zelle aufrechtzuerhalten. In einer günstigen Ausführungsform
werden daher Dioden als Belastungselemente verwendet, wobei zwischen den Kollektoren der Transistoren ein Spannungsunterschied
von mindestens 150 mV und vorzugsweise 'zwischen 200 mV und 400 mV auftritt.Grosse Spannungsunterschiede von z.B. 500 bis 600 mV werden vorzugsweise
vermieden, weil in diesem Falle der leitende Transistor (sehr tief) in Sättigung gebracht wird, wodurch infolge
von Ladungsspeicherung die Schreibgeschwindigkeit der Zelle herabgesetzt wird. Sehr günstige Ergebnisse wurden
bei einer Ausführi'ng mit Dioden erzielt, bei der Δ V etwa
25Ο mV betrug. Bei üblichen Transistoren, bei denen der
Stromverstärkungsfaktor ß> zwischen etwa 10 und 100 liegt,
werden Dioden mit einem m-Faktor verwendet, der etwa gleich 2 1st. Dioden, bei denen m kleiner als 1,5 ist, werden
vorzugsweise vermieden, weil dann der Spannungsunterschied zwischen den Kollektoren und damit der logische Hub zwischen
den zwei stabilen Zuständen in vielen Fällen zu klein wird.
In einer wichtigen Ausführungsform bestehen die
Dioden zu beiden Seiten des pn-Ubergangs aus polykristallinem Siliziummaterial. Wie aus der Figurbeschreibung noch
hervorgehen wird, können die Dioden dabei zugleich mit der Erzeugung aktiver Zonen im einkristallinen Halbleiterkörper
über eine vorher angewachsene polykristalline Siliziumschicht von einem dem der genannten aktiven Zonen
030028/0682
8.10.1979
PHN
entgegengesetzten Leitungstyp hergestellt werden. In einer anderen Ausführungsform, die praktisch völlig mit Hilfe
von Standardtechniken hergestellt werden kann, wird nur eines der Anoden- und Kathodengebiete der Dioden durch
polykristallines Siliziummaterial gebildet, während das andere Gebiet wenigstens im wesentlichen durch einen einkristallinen
Teil des Halbleiterkörpers gebildet wird, der eine höhere Dotierungskonzentration, z.B. zehnmal höher,
als der polykristalline Teil der Diode aufweist. Die Eigenschäften
dieser Dioden weichen nicht viel von denen polykristalliner Dioden ab, weil der grösste Teil der injizierten
Ladungsträger infolge des Konzentrationsunterschiedes in Dotierung von dem einkristallinen Teil der Diode in den
polykristallinen Teil injiziert wird, in dem die Rekombinationsgeschwindigkeit verhältnismässig hoch ist. Mit Vorteil kann die Rekombinationsgeschwindigkeit noch dadurch
erhöht werden, dass über dem pn-Ubergang eine Metallschicht •angebracht wird.
Eine erste besondere Ausführungsform einer Speicherzelle
nach der Erfindung ist dadurch gekennzeichnet, dass die Transistoren zwei mit einer Speiseleitung verbundene
Emittergebiete und zwei mit Lese/Schreibleitungen verbundene Emittergebiete enthalten, wobei die Kollektorgebiete über
die genannten pn-Ubergänge miteinander verbunden sind. Diese Zelle, die u.a. den Vorteil aufweist, dass sie sehr
einfach betrieben werden kann, benötigt grundsätzlich vier Leitungen, und zwar zwei Speiseleitungen oder Vortleitungen
und zwei Lese/Schreibleitungen.
Eine zweite besondere Ausführungsform einer Speicherzelle
nach der Erfindung, die in bezug auf die vorgenannte Ausführungsform auf eine .etwas verwickeitere Weise betrieben
wird, aber den Vorteil aufweist, dass grundsätzlich nur drei Leitungen pro Zelle erforderlich sind, ist dadurch
gekennzeichnet, dass die Transistoren je nur ein Emittergebiet enthalten, das mit dem Emittergebiet des anderen
Transistors verbunden ist, und dass die Kollektorgebiete über die genannten als Belastungselemente wirkenden pn-Dioden
mit einzelnen Lese/Schreibleitungen verbunden sind.
030028/0682
8.10.1979 71
Ein Halbleiterspeicher mit einem Halbleiterkörper mit einer an einer Oberfläche liegenden Matrix in Zeilen und Spalten
angeordneter Speicherzellen dieser Art ist dadurch gekennzeichnet, dass die Oberfläche mit einem System sich kreuzender
Leiterbahnen versehen ist, die die genannten Lese/-Schreibleitungen bilden, die mit pn-Ubergängen in den
Zeilen bzw. Spalten von Speicherzellen verbunden sind.
Eine besonders kompakte Integration wegen der Tatsache, dass die Emittergebiete pro Zelle gemeinsam sind,
kann bei einer bevorzugten Ausführungsform erhalten werden,
die dadurch gekennzeichnet ist, dass die Transistoren durch invertierte Transistoren gebildet werden, wobei, auf die
Oberfläche gesehen, das Basisgebiet unter dem Kollektorgebiet und das Emittergebiet unter dem Basisgebiet jedes
Transistors liegt, und wobei der Halbleiterkörper eine Anzahl nebeneinander liegender voneinander"getrennter
streifenförmiger Gebiete vom ersten Leitungstyp enthält,
die sich parallel zu den Zeilen oder Spalten in dem Halbleiterkörper erstrecken und gemeinsame Emittergebiete der
zu derselben Zelle oder Spalte gehörigen Transistoren bilden. Eine weitere günstige Ausführungsform, die wesentliche
Vorteile bietet, sowohl weil die Transistoren selber 'sehr klein sein können als auch weil die pn-Ubergänge keine
zusätzlichen Verfahrensschritte erfordern, ist dadurch gekennzeichnet, dass die Oberfläche des Halbleiterkörpers
mit einer Isolierschicht versehen ist, die an den Stellen der Transistoren Fenster aufweist, die die Basisgebiete
der Transistoren definieren und die von einer Schicht aus polykristallinem Silizium geschlossen sind, das in den
Fenstern und auf der Isolierschicht niedergeschlagen ist und denselben Leitungstyp wie die Basisgebiete aufweist,
wobei die Kollektorgebiete unter umdotierten Teilen der polykristallinen Siliziumschicht liegen, die sich über die
Isolierschicht erstrecken und dort mit nicht umdotierten Teilen die genannten Übergänge bilden.
Einige Ausführungsformen der Erfindung sind in der
Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
030028/0682
8.10.1979 ^ h€\
PHN
Fig. 1 ein Schaltbild einer bekannten Flipflopspeicherzelle,
Fig. 2 ein Schaltbild einer Flipflopspeicherzelle nach der Erfindung,
Fig. 3 eine Draufsicht auf einen Teil einer Speichermatrix nach der Erfindung,
Fig. k einen Querschnitt durch die Anordnung nach
Fig. 3 längs der Linie IV-IV,
Fig. 5 eine Draufsicht auf einen Teil einer anderen Ausführungsform der Speichermatrix nach der Erfindung,
Fig. 6 einen Schnitt durch diese Anordnung längs der Linie VI-VI,
Fig. 7 ein elektrisches Schaltbild eines Teiles
eines Speichers nach einer anderen Ausführungsform der
Erfindung,
Fig. 8 eine Draufsicht auf einen Teil eines Speichers nach dem Schaltbild der Fig. 7,
* Fig. 9 einen Schnitt längs der Linie IX-IX in Fig. 8, Fig. 10 einen Schnitt längs der Linie X-X in Fig. 8, Fig. 11 bis 13 einen Schnitt durch einen in dem
* Fig. 9 einen Schnitt längs der Linie IX-IX in Fig. 8, Fig. 10 einen Schnitt längs der Linie X-X in Fig. 8, Fig. 11 bis 13 einen Schnitt durch einen in dem
Speicher nach Fig. 8 verwendeten Transistor während einiger Stufen seiner Herstellung, und
' ' Fig. 14 eine Draufsicht auf eine Weiterbildung einer Speicherzelle nach der Erfindung.
' ' Fig. 14 eine Draufsicht auf eine Weiterbildung einer Speicherzelle nach der Erfindung.
Es sei bemerkt, dass die Figuren schematisch sind und nicht masstäblich gezeichnet sind.
Fig. 1 zeigt das Schaltbild einer statischen Speicherzelle von einem bekannten Typ mit zwei Transistoren T1 und
T2, deren Basis- und Kollektorgebiete 1 bzw. 2 kreuzweise miteinander verbunden sind. Die Kollektoren 2 sind über
Belastungselemente 3 mit einer Speiseleitung k verbunden, die im Falle eines Speichers als Wortleitung verwendet wird.
Die Transistoren enthalten je zwei Emittergebiete 5 und 6, wobei die Emittergebiete 5 zusammen mit der (Wort)Leitung 7
und die Emittergebiete 6 mit den Schreib/Leseleitungen 8 und 9 verbunden sind. Die Belastungselemente 3 bestehen in
den gebräuchlichsten bekannten Ausführungen einfach aus Widerständen.
030028/06 8 2
8.10.1979 # A"b
PHN
Beim Betrieb werden zum Auslesen ein verhältnismässig grosser Strom i im Zusammenhang mit einer gewünschten Lesegeschwindigkeit
und ein kleinerer Strom im Merkzustand (Stand-by) zur Beschränkung der Verlustleistung durch die
Zelle geschickt. Diese verschiedenen Stromwerte führen zu verschiedenen gewünschten Werten für die Impedanzen 3» wie
nachstehend noch erläutert werden wird. Es wird von der Anforderung ausgegangen, dass im
metastabilen Punkt pro Zweig für eine stabile Flipflop-
dV
dVO(1
schaltung für den Verstärkungsfaktor » gelten muss:
dVbe
ST* > ι
<"·
be
wobei dV und dV. Spanriungsänderungen an den Kollektor-
bzw. den Basisgebieten darstellen. Für den Emitter-Basis-Übergang der Transistoren T1, T2 gilt annähernd die Diodengleichung:
• JT * bei , ολ
ic = Io exp -^g— (2),
wobei i den Kollektorstrom, q die elementare Ladungsmenge, V. die Durchlasspannung über dem Emitter-Basis-Ubergang,
k die Boltzmannkonstante und T die absolute Temperatur darstellen. Aus der Gleichung (2) lässt sich ableiten, dass
bei einer Spannungsänderung ΔV. für die Stromänderung i
gilt:
Für den Fall, dass die Elemente 3 einfach aus Widerständen
mit einem Widerstandswert R bestehen, folgt aus den Gleichungen (i) und (3)>
dass:
Der Mindestwert von R ist daher stromabhängig, und zwar in dem Sinne, dass bei einem grossen Strom ein kleiner Widerstand
genügt, während bei einem kleinen i der Widerstand R gross sein soll.
Dadurch, dass weiter in der Praxis der Spannungsunterschied
zwischen den Kollektoren der Transistoren meistens vorzugsweise mindestens 100 bis 150 mV beträgt,
wird das Verhältnis zwischen dem Lesestrom und dem Haltestroin
gewöhnlich nur niedrig (kleiner als 10) sein.
030028/068 2
8.10.1979 K5 PHN 931 ^
Es ist bekannt, dass die Verlustleistung dadurch herabgesetzt werden kann, dass, wie in der Einleitung
bereits erörtert wurde, ein nichtlineares Widerstandselement verwendet wird, das z.B. dadurch erhalten werden kann, dass
parallel über dem Widerstand eine Diode geschaltet wird, wie in Fig. 1 jnit gestrichelten Linien angegeben ist.
Mit.einem derartigen nichtlinearen Widerstandselement, bei
dem der Differentialwiderstand bei zunehmender Grosse des Stromes abnimmt, kann eine erhebliche Verbesserung im
Verhältnis Lesestrom/Haltestrom bewirkt werden. Oft wäre aber eine weitere Vergrösserung des Verhältnisses Lesestrom/-Haltestrom
erwünscht.
Vom Gesichtspunkt der Packungsdichte sind weiter Widerstandselemente mit grossen Widerstandswerten bedenklich
wegen des verhältnismässig grossen Raumes, den sie gewöhnlich in dem Halbleiterkörper beanspruchen.
Fig. 2 zeigt ein Schaltbild einer Flipflopzelle nach 'der Erfindung. Statt Widerstände 3 enthält die Zelle Belastungselemente,
die im wesentlichen aus Dioden 11 bestehen, deren Kathoden mit den Kollektorgebieten 2 der Transistoren
ΤΊ und T2 und deren Anoden mit der Wortleitung h verbunden
sind, so dass beim Betrieb die Dioden in der Durchlassrichtung vorgespannt werden. Zum Erhalten einer genügend
grossen Impedanz - die auf Grund der in der Gleichung (i) gestellten Stabilitätsbedingung grosser als die des Emitter-Basis-Ubergangs
sein soll - ist wenigstens eines der Anoden- und Kathodengebiete der Dioden 11 in polykristallinem Silizium
ausgeführt. Dieser Diodentyp weist eine Strom-Spannungskennlinie auf, die (innerhalb eines gewissen Gebietes) beschrieben
werden kann durch:
1Ci ■Io
wobei m >1 ist. Auf einfache Weise kann festgestellt werden,
dass in diesem Falle für die Verstärkung aus der Gleichung (1) gilt:
^ =m
be
Innerhalb des Strom-Spannungsbereiches, in dem die Dioden-C-Ieichung (5) gilt, ist die Spannungsverstärkung —-
Innerhalb des Strom-Spannungsbereiches, in dem die Dioden-C-Ieichung (5) gilt, ist die Spannungsverstärkung —-
+* be
030028/068 2
8.10.1979 V*^ ~""~ii
PHN 9314
praktisch stromunabhängig und grosser als 1, so dass die
Stabilitätsbedingung, dass im metastabilen Punkt die Schleifenverstärkung grosser als 1 sein muss, erfüllt ist.
Da das Gebiet", innerhalb dessen dies zutrifft, im allgemeinen sehr gross ist (5 bis 6 Dekaden), kann der Strom
über einen grossen Bereich geändert werden, was bedeutet, dass der Auslesestrom sehr gross (1 mA) und der Haltestrom
sehr klein, sogar in der Grössenordnung von 1 nA, gewählt
werden kann, während dennoch die Zelle stabil bleibt.
Wenn durch den leitenden Transistor ein Strom i geführt wird und die Stromverstärkung fb der Transistoren
einen üblichen Wert (z.B. mindestens 2O) aufweist, fliesst
durch die Diode 11, die mit dem nichtleitenden Transistor verbunden ist, ein Strom von nahezu i//S , der den Basisstrom
für den leitenden Transistor bildet. Aus der Gleichung (5) lässt sich ableiten, dass der Spannungsunterschied
^V zwischen den Kollektorgebieten 2 der Transis-
•toren gleich lnß>
und daher (wenigstens in 1°-0rd-
nung) praktisch nicht stromabhängig ist. Der Spannungsunterschied Δν soll derart gross sein, dass bei einer
bestimmten Höhe des Rauschpegels die Zelle dennoch stabil bleibt. Bei einer vorgegebenen Grbsse des Stromverstärkungsfaktors ft werden daher Dioden 11 mit einem derartigen
Faktor m verwendet, dass AV mindestens etwa I50 mV und
vorzugsweise mindestens etwa 200 nV beträgt. Eine obere Grenze bevorzugter Werte der Grosse m wird u.a. durch die
Geschwindigkeit der Speicherzelle bestimmt. Der leitende Transistor, der sich im Sättigungszustand befindet, kann
bei einem grossen Spannungsunterschied, z.B. bei einem Spannungsunterschied von 5OO bis 6OO mV, in tiefe Sättigung
(Bottoming) geraten, wodurch die Schreibgeschwindigkeit herabgesetzt wird. Daher weist vorzugsweise der m-Faktor
der Dioden 11 höchstens einen derartigen Wert auf, dass - bei einem vorgegebenen Wert von & - der Spannun&sunterschied
Δ V zwischen den Kollektorgebieten 2 höchstens 5OO mV beträgt. Günstige Ergebnisse wurden in praktischen
Ausführungen mit Dioden mit einem m-Faktor von mindestens 1,3 und etwa gleich 2 bei Transistoren mit einem fc in der
030028/06 8 2
8.10.1979 V* PHN
It PHN »906
Grössenordnung zwischen 30 und 100 erzielt, viodur <±i ein
Spannungsunterschied ΔV von etwa 150 bis 250 mV aufgebaut
wurde.
In den Fig. 3 u*>d ^ ist eine Draufsicht bzw. im Querschnitt
ein Teil einer praktischen Ausführungsform eines Speichers nach der Erfindung dargestellt. Die Anordnung
enthält einen Halbleiterkörper 12 einer üblichen Bauart, der aus einem p-leitenden Substrat 13 und einer n-leitenden
epitaktiechen Schicht 14 besteht, die an die obere Fläche
grenzt. In der epitaktischen Schicht sind eine Anzahl von Inseln gebildet, die in Gruppen von zwei gruppiert sind,
die die Transistoren einer Speicherzelle enthalten. Die Inseln 16 werden innerhalb der epitaktischen Schicht von
Isoliergebieten 17 begrenzt, die hier durch in der Schicht Ik erzeugte p-leitende Zonen gebildet werden, aber naturgemäss
auch aus Isoliermaterial, z.B. aus durch örtliche Oxidation der epitaktischen Schicht 14 erhaltenem in den
Halbleiterkörper versenktem Siliciumoxid, bestehen können. Die Inseln 16 selber bilden mit den hochdotierten vergrabenen
η-leitenden Schichten 18 an der Grenzfläche zwischen der epitaktischen Schicht und dem Substrat und mit
der hochdotierten η-leitenden Kollektorkontaktzone 19 die Kollektorgebiete der Transistoren. Auf übliche Weise
sind in den Inseln 16 durch Diffusion oder Ionenimplantation
die Basisgebiete in Form der p-leitenden Oberflächenzonen und der Emittergebiete in Form der η-leitenden Oberflächenzoneii
21 und 22 erzeugt. Die Oberfläche 15 ist mit einer Isolierschicht 23 überzogen, die mit Fenstern zum Anbringen
von Kontakten mit den Emitter-, Basis- und Kollektorgebieten der Transistoren versehen ist.
Es sei bemerkt, dass in Fig. 3 die Transistoren nur
sehr schejnatisch dargestellt sind. So sind z.B. die vergrabenen Schichten 18 und auch die Umfange der Emittergebiete
21 und 22 und der Kollektorzonen 20, die praktisch mit den Umfangen der Kontakte zwischen diesen Gebieten
und den Wortleitungen und den Lese/Schreibleitungen zusammunfallen,
nicht dargestellt.
Auf der Oxidschicht 23 ist ein Muster von Leiter-
030028/0682
8.10.1979 VJ
bahnen Zk aus p-leitendem polykristallinen! Silizium gebildet,
die in Kollektorverbindungen 26 aus n-leitendem polykristallinen! Silizium über die pn-Ubergänge 25 übergehen,
die die Belastungselemente der Flipflopzellen bilden, wie an Hand der Fig. 2 beschrieben ist. Die Bahnen Zk bilden
eine der Vortleitungen des Speichers, die der Leitung k in Fig. 2 entspricht. Die Wortleitungen, die den Leitungen
in Fig. 2 entsprechen, werden durch die Leiterbahnen 27 gebildet, die mit den Emittergebieten 22 verbunden sind und,
wie die Kollektorverbindungen 26, in η-leitendem polykristallinem
Silizium ausgeführt sein können. Die Emittergebiete 21 sind mit Lese/Schreibleitungen 28, 29 verbunden, die sich
in der Spaltenrichtung erstrecken. Diese Leitungen können in Form einer zweiten Verdrahtungsschicht, z.B. aus Al,
die gegen die Leitungen Zk, 27 elektrisch durch eine zwischenliegende
Oxidschicht isoliert ist, ausgeführt sein. In dieser Verdrahtungsschicht können auch die Kreuzverbindungen
30 zwischen den Basisgebieten 20 und den Kollektorgebieten 16 der Transistoren hergestellt werden.
Das polykristalline Siliziummaterial der Vortleitungen Zk und 27 ist auf an sich bekannte Weise durch Zersetzung
von SiHj, bei niedrigem Druck (etwa 0,7 mbar) bei einer
Temperatur von etwa 64o°C gebildet. Die Anwachsgeschwindigkeit betrug etwa 10 nm/min. Unter diesen Bedingungen wurde
polykrist.allines Siliziummaterial erhalten, dessen Faktor m etwa gleich 2 war. Die Verfahrensbedingungen können aber
derart geändert werden, dass das polykristalline Material mehr oder weniger von einkristallinem Silizium abweicht,
dadurch, dass z.B. die Anwachsgeschwindigkeit geändert wird, wodurch die Korngrösse und die Konzentration von
Einfangzentren und damit auch der m-Faktor geändert werden. Xm allgemeinen lässt sich sagen, dass die verschiedenen
Verfahrensparameter vom Fachmann auf einfache Weise derart
gewählt werden können, dass Dioden mit den für eine bestimmte Anwendung günstigsten Eigenschaften erhalten werden.
Eine Abwandlung der obenbeschriebenen Speichermatrix ist in Draufsicht bzw. im Querschnitt in den Fig. 5 und
dargestellt. In diesen Figuren wird nur eine Speicherzelle
030028/0682
..,ο.,979 ι* PHN F950906
der Matrix dargestellt, aber es dürfte einleuchten, dass
auf gleiche Weise wie im vorhergehenden Ausführungsbeispiel eine Speichermatrix von Speicherzellen nach Fig. 5 erhalten
werden kann. Ferner sind für entsprechende Teile in diesen Figuren dieselben Bezugsziffern wie im vorhergehenden Ausführungsbeispiel
verwendet.
Im Gegensatz zu dem vorhergehenden Ausführungebeispiel ist nun nur eines der Anoden- und Kathodengebiete
aus polykristallinem Silizium gebildet, während das andere Gebiet wenigstens im wesentlichen durch einen einkristallinen
Teil des Halbleiterkörpers gebildet wird. Dazu sind die polykristallinen Wortleitungen 2k direkt über den
Kollektorgebieten 16 gelegen und grenzen an den Stellen
von Fenstern in der Oxidschicht 23 an die Kollektorgebiete
16 der Transistoren. Die polykristallinen Bahnen 2k, die,
wie im vorhergehenden Ausführungsbeispiel, vom p-Leitungstyp sind, bilden praktisch an der Stelle der Grenzfläche
zwischen dem polykristallinen und einkristallinen Material die pn-Ubergänge 31 mit den Kollektorgebieten 16. Diese
pn-Ubergänge bilden, wie die pn-Dioden 11 im vorhergehenden Ausführungsbeispiel, die Belastungselemente der Speicherzellen.
Zum Erhalten einer geeigneten Verstärkung wird dazu die Dotierungskonzentration auf der einkristallinen Kathodenseite
der Diode höher, z.B. mindestens zehnmal höher, 2*>
als auf der polykristallinen Anodenseite gewählt. Es zeigt sich, dass die Kennlinien derartiger Dioden wenigstens
für den Zweck, für den sie hier angewandt werden, praktisch dieselben Eigenschaften wie die der Dioden aufweisen, die
sowohl eine Anode als auch eine Kathode aus polykristallinem Silizium enthalten. Dies lässt sich daraus erklären, dass
bei dem gegebenen Konzentrationsunterschied zwischen der Anode und der Kathode der grösste Teil (z.B. 90$) des
Stromes über der Diode durch Ladungsträger (Elektronen) gebildet wird, die aus dem Kollektor 16 in die polykristallinen
Bahnen 2k injiziert werden und dort insbesondere infolge der in verhältnismässig grossem Masse vorhandenen
Rekombinationszentren durch Rekombination wieder verschwinden. Der gewünschte Konzentrationsunterschied lässt sich
0 3 0028/0682
β.,ο.,979 »
auf sehr einfache Veise dadurch erhalten, dass an den
Stellen der pn-Dioden 31 eine in üblichen Schaltungen gebräuchliche hochdotierte niederohmige Kollektorkontakt-
20 21 zone 19 mit einer Dotierungskonzentration von 10 bis 10
Atomen/cm3 erzeugt und die Dotierungskonzentration der
polykristallinen Bahnen 2k zwischen etwa 10 und 10 Atomen/cm3 gewählt wird.
Dadurch, dass die Vortleitungen 2k direkt über den
Kollektorkontaktfenstern in der Oxidschicht angebracht sind, können die Abmessungen der Zelle besonders klein sein.
In jenen Fällen, in denen es wichtig ist, dass der Widerstand in den Wortleitungen niedrig gehalten wird,
kann auf den polykristallinen Bahnen Zk eine Schicht aus einem gut leitenden Material, z.B. Aluminium, erzeugt werden.
Die Wortleitungen können aber auch praktisch völlig aus Aluminium bestehen und nur örtlich auch Streifen aus polykristallinem
Silizium, in denen der pn-Ubergang gebildet "ist, enthalten. Fig. \k zeigt eine schematische Draufsicht
auf eine derartige Abwandlung. Die Wortleitungen sind schematisch durch eine Linie WL angedeutet und werden durch
Bahnen aus Al gebildet, die sich von links nach rechts über dem Halbleiterkörper erstrecken. Die pn-Dioden 25 sind
in Streifen 2k, 26 aus polykristallinem Silizium gebildet, die sich nur zwischen den Kollektorkontakten 19 erstrecken.
Diese Streifen enthalten einen p-leitenden Teil 2k, der
mit dem Al-Streifen WL kontaktiert ist, und einen n-leitenden Teil 26, der mit der Kollektorkontaktzone 19 verbunden
und durch eine Isolierschicht aus z.B. Siliziumoxid gegen die Wortleitung WL isoliert ist.
In der bisher beschriebenen Speicheranordnung enthält
Jede Zelle mindestens vier Adressenleitungen, und zwar zwei Bit/Leseleitungen und zwei Wortleitungon, die zugleich
die Speisung der Zelle versorgen. Das folgende Ausrührungsbeispiel betrifft einen Speicher, in dem die Speisung der
" Speicherzellen wenigstens teilweise von einer der Hitleitungen
versorgt wird, wodurch statt vier nur drei Leitungen pro Zelle genügend sind und damit eine weitere Verkleinerung
des von dem Speicher in dem Halbleiterkörper
0 3 0028/0682
so : - ■ .;
β.,ο.,97» * PHNf^0906
beanspruchten Raumes erhalten werden kann.
Bekannte Speicherzellen dieses Typs mit nur drei Adressenleitungen sind u.a. in dem Aufsatz "A four device
bipolar memory cell" von Raymond A. Heald in I.£.£.£. International
Solid State Circuits Conference 1978, S.102-103
beschrieben. Diese bekannten Speicherzellen enthalten als Belastungselemente in den Kollektorstrecken der kreuzweise
gekoppelten Invertertransistoren, die vom npn-Typ sind, komplementäre Transistoren, die somit vom pnp-Typ sind.
Nach der Erfindung werden als Belastungselemente Poly-Poly-pn-Dioden oder Poly-Mono-pn-Dioden verwendet,
deren Durchlasskennlinie einen Faktor exp (qV/mkT) mit m grosser als 1 enthält, wodurch wieder eine besonders
einfache und kompakte Konfiguration erhalten werden kann.
Ein Schaltbild eines Teiles einer Matrixkonfiguration ist in Fig. 7 dargestellt. Die Transistoren T1- T8 enthalten,
weil die Speiseleitungen wenigstens teilweise auch die Funktion von Bitleitungen erfüllen, je nur einen einzigen
Emitter. Die Speiseleitungen Xl , Xl2 usw. verbinden die
Emitter der Zellen eines Wortes mit Stromquellen 40, Die Wortleitungen Xn , X„ verbinden die Anoden der Dioden
1, D„, D_, D7 mit Spannungsquellen V
• j j / X <
eitungen Y Y usw verbinden auf gle
Leitungen Y-, Y„ usw. verbinden auf gleiche Weise die
Zellen spaltenweise mit Spannungsquellen Vv , Vv usw.
1I *2
Die Y-Leitungen sind ausserdem mit Auslesemitteln 42, verbunden, die der Einfachheit halber durch Strommesser
dargestellt sind.
Die Anordnung kann z.B. auf folgende Weise betrieben werden:
Halten:
Halten:
In der Ruhelage werden die Spannungen νχ und VY als
einander gleich vorausgesetzt. Die Zellen befinden sich in einem der zwei stabilen Zustände. Wenn z.B. die Zelle mit
don Transintoren T1 und T2 und den Dioden D1 und Dy als
Beispiel gewählt wird, fliesst durch die Diode D- viel
oder wenig Strom, je nach dieser Lage, und zwar ein Basisstrom (zu T2) oder ein Kollektorstrorn (zu Ti).
Schreiben:
030028/06 8 2
8.10.1979 V7
PHN '9312^
Venn angenommen wird, dass sich die Zelle in Jener Lage befindet, in der der Transistor T1 stromführend ist,
kann die Zelle dadurch in die andere Lage versetzt werden, dass Vx erhöht und zugleich Vy herabgesetzt wird, wodurch
■ der Kollektorstrom durch T1 erhöht bzw. der Basisstrom
zu T1 herabgesetzt wird. Bei einer bestimmten Spannungsänderung wird der Basisstrom zu T1 derart klein, dass der
Transistor T1 infolge ungenügender Verstärkung geschlossen wird. Der Transistor T2 wird dann leitend werden. Für die
M rechte benachbarte Zelle (T„, T^) ist nur νχ und für die
benachbarte Zelle (T_, Tg) nur Vy erhöht. Diese Halbselektion
ist bei passender Wahl der Spannungsänderung ungenügend, um diese Zellen umzuschalten. Es ist nicht
erforderlich, beim Schreiben die Ströme Ιχ , Ιχ usw. zu
J5 erhöhen, aber die Schreibgeschwindigkeit kann wohl dadurch
erhöht werden.
Lesen;
* Da beim Lesen einer bestimmten Zelle die anderen Zellen in derselben Spalte auch einen Beitrag zu dom Gesamtstrom
durch die Y-Leitungen liefern, ist es vorteilhaft, die selektierte Zeile mittels der Stromquellen ko, U1, usw.
mit viel mehr Strom als die anderen Zeilen zu versorgen. Die Information kann dann dadurch ausgelesen werden, dass
mit Hilfe der Mittel ^2 geprüft wird, ob ein verhältnismassig
niedriger Basisstrom durch die betreffende Y-Leitung oder ein höherer Kollektorstrom durch diese Leitung fliesst.
Dieser Unterschied kann noch zusätzlich dadurch betont
werden, dass V höher als V gemacht wird. χ y
Grundsätzlich wird eine ganze Zeile zugleich ausgelesen, aber mittels einer Nachselektion kann dafür gesorgt
werden, dass nur die Information einer einzigen Zelle erscheint.
Der Spannungsunterschied Δν, der zum Schreiben der
Information in einer bestimmten Zelle zwischen den zugehörigen X- und Y-Leitungen angelegt werden muss, wird
sowohl von dem Faktor m als auch von |j abhängen. In der
nachstehenden Tabelle sind für verschiedene Werte von ß>
und m = 2 die zugehörigen aus Computernachbildungen erhaltenen
030028/0 6 82
«δ
β.ιο.,979 η
ΡΗΝ|3 9'§0906
AV(mV | |
1000 | 144 |
100 | 82 |
30 | 52 |
20 | 40 |
10 | 24. |
Es stellt sich heraus, dass diese Werte praktisch der analytisch zu bestimmenden allgemeinen Gleichung entsprechen:
kT
Δ V = -££ In fs - -
In 2.
Für einen spezifischen Wert von /b von etwa 30 beträgt
diese Spannung etwa 52 mV. Für das Schreiben, wobei jeweils
der Zustand einer einzigen Zelle umgeklappt werden darf, '5 wird eine Spannung _+ AV an die X- und Y-Leitung angelegt.
Für diese Δ V kann z.B. 4θ mV gewählt werden. Das Schreiben
kann daher auf folgende Weise stattfinden.:
Schreibe "1" V = +40 mV, Vv = -40 mV—y· T0 leitend
X1 Y1 2
Schreibe "0" Vv = -4θ mV, Vv = +40 mV—>-T, leitend.
x! Y1 1
Fig. 8 und Fig, 9 und 10 zeigen in Draufsicht bzw. im Querschnitt einen Teil einer Halbleiteranordnung mit
einer Matrix der obenbeschriebenen Speicherzellen. Die
Anordnung enthält einen Halbleiterkörper 45 der üblichen
Zusammensetzung mit einem Substrat 46 aus p-leitendem Silizium und einer darauf niedergeschlagenen Schicht 47
aus η-leitendem Silizium. In dieser epitaktischen Schicht sind eine Anzahl durch p-leitende Zonen 48 voneinander
getrennter Inseln 49 gebildet, die sich in der Draufsicht nach Fig. 8 von links nach rechts erstrecken. Zwischen
den Inseln 49 und dem Substrat 46 sind hochdotierte vergrabene
η-leitende Zonen 50 erzeugt, die den Adressenleitungen
X1 , XT usw. der -invers zu betreibenden-
1 ?
Transistoren der Speicherzellen entsprechen. In den nleitenden Inseln sind die p-leitenden Zonen 51 erzeugt, die die Basiszonen der Transistoren T-, T„, T_ usw. bilden, während in den p-leitenden Zonen 51 die n~leitenden Oberflächenzonen 52 erzeugt sind, die die Kollektoren der
Transistoren der Speicherzellen entsprechen. In den nleitenden Inseln sind die p-leitenden Zonen 51 erzeugt, die die Basiszonen der Transistoren T-, T„, T_ usw. bilden, während in den p-leitenden Zonen 51 die n~leitenden Oberflächenzonen 52 erzeugt sind, die die Kollektoren der
030028/0682
β.,ο.,979 ν* ΡΗΝ
?^0906
Transistoren bilden. Es sei bemerkt, dass die Transistoren der Speicherzellen, die zu einer gemeinsamen Wortleitung X,
gehören, in einer gemeinsamen Insel angebracht sind, infolge der Tatsache, dass die Transistoren invers betrieben werden,
vobei das untere η-leitende Gebiet 50 als Emitter- und das
obere η-leitende Gebiet 52 als Kollektorgebiet wirken. Ausser wichtigen anderen Vorteilen ermöglicht diese Umkehr
einen besonders kompakten Aufbau der Speichermatrix, weil nun nicht, wie in den vorhergehenden Axisführungsbeispielen,
W alle Transistoren in einer besonderen Insel angebracht werden. In den Inseln 4°- sind weiter, wie in den Schnitten
nach den Fig. 9 und 10 angegeben ist, hochdotierte n-leitendc Zonen 70 erzeugt, die die Basiszonen 51 umgeben und sich
beispielsweise von der Oberfläche bis zu den vergrabenen Zonen 50 erstrecken. Auf an sich bekannte Weise kann mit
Hilfe dieser Zonen die Stromverstärkung der inversen Transistoren verbessert werden, während ausserdem parasitäre
laterale pnp-Wirkung zwischen den Basisgebieten vermieden
werden kann.
W Die vergrabenen Zonen (50, XT) können am Rande der
Inseln h$ ausserhalb des in den Figuren gezeigten Teiles
der Halbleiteranordnung auf an sich bekannte Weise kontaktiert werden, was in Fig. 8 schemätisch durch die Anschlussdrähte
53 angedeutet ist.
*5 Abgesehen von den Kontakten 53 für die Emittergebiete
50, enthalten die Transistoren T1, T2, T„ usw. nur ein
Fenster in der Oxidschicht 5h, die die epitaktische Schicht
47 bedeckt. Über diese Öffnung, die in Fig. 8 mit 55
bezeichnet ist, sind sowohl die Basiszonen 51 als auch die
3" Kollektorzonen 52 mit einem elektrischen Anschluss versehen.
Diese Anschlüsse sind mit 56 bzw. 57 bezeichnet und werden durch in den Fenstern 55 und auf der Oxidschicht
$k niedergeschlagene Schichten aus p- bzw. n-leitende:n
Silizium gebildet. Die Weise, in der dieser Typ Transis-
toren hergestellt werden kann, wird nachstehend noch beschrieben.
Die Kollektoranschlüsse 57 gohen über die pn-Uber-58
in p-leitendo Siliziuinbahnen 59 übor. Die n-.1o.ittm-
030028/0682
8.10.1979 20 PHN 931^
den Siliziumanschlüsse 57, wenigstens sofern sie nicht in den Fenstern 55 in der Oxidschicht $h direkt über den
Kollektorgebieten 57 liegen, und die p-leitenden Siliziumbahnen 59 weisen wieder eine polykristalline Struktur auf,
wodurch die pn-Ubergänge 58, die den Dioden D im Schaltbild nach Fig. 7 entsprechen, eine Kennlinie aufweisen,
die sie dazu geeignet macht, ohne weiteres als Kollektorbelastungselement zu wirken.
Die polykristallinen Bahnen 57> 59 sind mit einer
Isolierschicht 60 bedeckt, die durch Ablagerung aus der Gasphase oder durch teilweise Oxidation des polykristallinen
Siliziummaterials gebildet wird. Auf der Oxidschicht 60 sind Leiterbahnen 61 erzeugt, die sich in der Spaltenrichtung
der Matrix erstrecken und über Fenster 62 mit den p-leitenden Siliziumbahnen 59 einer der Dioden in jeder
Zelle verbunden sind. Die Bahnen 61, die dön Y-Leitungen im Schaltbild nach Fig. 7 entsprechen und in der Draufsieht
nur schematisch dargestellt sind, können z.B. aus Al bestehen. Auf gleiche Weise sind die p-leitenden Bahnen 59»
die als Anode zu den anderen Dioden in den Zellen gehören, durch Al-Bahnen 63 miteinander verbunden, die sich in
der Zeilenrichtung quer zu der Spaltenrichtung der Matrix erstrecken. Diese Bahnen, die den X-Leitungen in Fig. 7
entsprechen und in Fig. 8 auch nur schematisch dargestellt sind, kreuzen die Y-Leitungen 61 und können gegen diese
durch eine zwischenliegende Schicht 64 aus z.B. Siliziumoxid oder Aluminiumoxid oder einem anderen geeigneten
Dielektrikum elektrisch isoliert sein.
* In Fig. 8 sind die Kontakte zwischen den XT-Leitungen
L·
und dem p-leitenden polykristallinen Siliziummaterial 59 durch Punkte dargestellt.
Das polykristalline Silizium kann auch zur Bildung der Kreuzverbindungen zwischen den Kollektor- und Basisgebieten
der zwei Transistoren in einer Zelle verwendet werden. Da das polykristalline Silizium 57 über dem Kollektorgebiet
des einen Transistors η-leitend und das Silizium 56 über dem Basisgebiet des anderen Transistors p-leitend
ist, so dass - falls diese beiden polykristallinen Schichten
030028/06 8 2
8.10.1979 Χ PHN
56, 57 aneinander grenzen - diese Schichten einen parasitären
pn-Ubergang 65 (siehe die Figur) bilden, ist auf dem polykristallinen
Silizium eine Metallverbindungsleitung 66, z.B. aus Al, gebildet, die beide Teile 56, 57 verschiedenen
Leitungstyps miteinander verbindet und ^ im vorliegenden Ausführungsbeispiel - die parasitären pn-Ubergänge kurzschliesst.
Zur Herstellung der Halbleiterstruktur können praktisch völlig allgemein bekannte Techniken benutzt werden,
die hier nicht weiter beschrieben zu werden brauchen. Zur Herstellung der Transistoren sei insbesondere auf die
DE-OS 27 49 607 der Anmelderin verwiesen; (deren Inhalt
als Referenz in die vorliegende Anmeldung aufzunehmen ist). Fig. 11 bis 13 zeigen einige Stufen der Herstellung eines
IB derartigen Transistors. Fig. 11 zeigt im Schnitt einen Teil
des Halbleiterkörpers, in dem der Transistor gebildet werden wird, nachdem auf dem p-leitenden Substrat 46 die n-leitende
"epitaktische Schicht 47 mit zwischen dem Substrat und der
Schicht 47 der vergrabenen η-leitenden Schicht 50 und der
in der Zeichnung nicht dargestellten Inselisolierung angebracht ist. In der Oxidschicht 54 auf der Oberfläche des
Halbleiterkörpers wird die Öffnung 55 mit an sich bekannten
photolithographischen Techniken gebildet. Die Öffnung 55» die die Basiszone des Transistors definiert, wird dann
mittels der Schicht 67 aus Silizium wieder geschlossen, die auf der Oberfläche der epitaktischen Schicht 47 eine
ein- oder polykristalline Struktur und auf der Oxidschicht 54 eine p'olykristalline Struktur aufweist. Aus der Siliziunischicht
67 können Bahnen oder Spuren gebildet werden, die dem polykristallinen Leitermuster 56, 57 entsprechen, das
in der Draufsicht nach Fig. 8 angegeben ist. Die übrigen Teile der Siliziumschicht können durch Atzen entfernt oder
durch Oxidieren in Siliziumoxid umgewandelt werden.
Anschliessend kann die verbleibende Siliziumschicht 67 mit Hilfe von Diffusions- oder Ionenimplantations- .
techniken mit einer p-Typ Verunreinigung, z.B. Bor, dotiert werden. An den Stellen der Of finnigen 55 in dor Oxidschicht
dxvLngt das Bor auch in die epitaktische Schicht 47 ein und
0 3 0028/0682
8.10.1979 22 PHN 9314
bildet dort die p-leitende Basiszone (Fig. 12). Die Siliziumschicht
67 wird dann teilweise mit einer Maskierungsschicht 68 überzogen, die sich teilweise in der Öffnung 55
und weiter über denjenigen Teilen der Schicht 67 erstreckt, die die p-leitenden polykristallinen Bahnen 59 bilden werden.
Danach wird der freiliegende Teil der polykristallinen Schicht 67 durch Implantation mit einer η-Typ Verunreinigung
z.B. Phosphor, dotiert. An der Stelle des Fensters 55 in
der Oxidschicht diffundiert die Verunreinigung in den HaIbleiterkörper
ein und bildet dort die η-leitende Kollektorzone 52 (Fig. I3)· Der pn-Ubergang 69 zwischen der Basiszone
51 und dem Kollektor 52 erstreckt sich bis in die
Schicht 67 und unterteilt diese Schicht in einen n-leitenden Teil 57 und einen p-leitenden Teil 56, die einen Kollektoranschluss
bzw. einen Basisanschluss bilden. Zugleich mit dem pn—Übergang 69 werden die als Belastungselemente wirken—
den pn-Ubergänge 58 zwischen den η-leitenden Kollektoran-•schlüssen
57 und den p-leitenden Streifen 59 gebildet.
Durch Ablagerung aus der Gasphase oder durch Oxidation der polykristallinen Siliziumstreifen kann dann die Oxidschicht
60 erzeugt werden, wonach auf übliche Weise die Al-Bahnen X und Y gebildet werden können.
Es leuchtet ein, dass die Erfindung nicht auf die beschriebenen Ausführungsformen beschränkt ist, sondern
dass im Rahmen der Erfindung für den Fachmann noch viele Abwandlungen möglich sind.
So können die Leitungstypen der unterschiedlichen Zonen und Gebiete umgekehrt werden, wobei statt npn-Transistoren
pnp-Transistoren verwendet werden.
Um eine höhere Packungsdichte zu erhalten, könnten im letzten Beispiel alle Emittergebiete an eine gemeinsame
Stromquelle angeschlossen werden. Beim Schreiben ändert sich nicht viel. Beim Lesen ist aber der Gesamtstörungsbeitrag
viel grosser als das Signal. Um dennoch lesen zu können, kann ein dynamischer Leseverstärker vei'wcndet werden.
Die Wirkungsweise wird dann folgende: Wenn alle X-Leitungen konstant gehalten werden, ist der Störungsbeitrag unbekannt,
jedoch wohl konstant. Durch Erhöhung von V um eine gewisse
Λ1
030028/0 6 82
β.,ο.,979 » PHNf9 i450906
Spannung - zu gering, um den Zustand der angeschlossenen Zellen zu ändern--- wird eine Stromvergrösserung in Y sichtbar
sein, wenn T2 leitend ist ("1")» während keine Stromänderung
sichtbar ist, wenn T1 leitend ist ("0"). Der Leseverstärker soll also für kleine Änderungen empfindlich
sein, die einem - unbekannten - grossen Gleichstrom überlagert sind.
Das Auslesen der Zellen im ersten Ausführungsbeispiel kann auf an sich bekannte Weise auch über eine mit dem
Kollektor jedes der Transistoren verbundenen Diode erfolgen.
0 3 0028/0682
Leerseite
Claims (1)
- 8.10.1979 1 PHN 93UPATENTANSPRÜCHESpeicherzelle, die insbesondere dazu bestimmt ist, in einer grossen Anzahl in einem statischen Speicher integriert zu werden, und die einen Halbleiterkörper mit zwei Transistoren mit kreuzweise gekoppelten Basis- und Kollektorgebieten enthält, wobei die Kollektorgebiete mit einem eine Diode enthaltenden Belastungselement verbunden sind, dadurch gekennzeichnet, dass das Belastungselement eine pn-Oiode enthält, von der wenigstens eines der Anoden- und Kathodengebiete aus polykristallinem Silizium besteht, wobei die Kollektorgebiete der Transistoren leitend mit denjenigen Gebieten der Dioden verbunden sind, die den gleichen Leitungstyp wie die Kollektorgebiete aufweisen. • 2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, dass die Strom-Spannungskennlinie der Dioden einen expo-^ nentiellen Term exp (* ) enthält, wobei q die elementareDlKi X. Ladungsmenge, V die Spannung, k die Boltzmannkonstante und T die absolute Temperatur darstellen, und wobei m derart ist, dass bei Zimmertemperatur beim Betrieb zwischen den Kollektoren ein Spannungsunterschied von mindestens*0 150 mV vorhanden ist.^. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, dass Dioden verwendet werden, wobei der Spannungsunterschied zwischen den Kollektoren zwischen I50 und 5OO mV liegt.k. Speicherzelle nach Anspruch 2 oder 3» dadurch gekennzeichnet, dass m mindestens etwa 1,3 beträgt. 5. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, dass die Grosse m mindestens etwa 1,5 und vorzugsweise mindestens etwa 2 beträgt.6. Speicherzelle nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dioden zu beiden Seiten des pn-Ubergangs aus polykristallinem Siliziummaterial bestehen.030028/0682 ORIGINAL INSPECTSD8.10.1979 2 PHN 931^7. Speicherzelle nach einem oder mehreren der Ansprüche 1 bis 3» dadurch gekennzeichnet, dass nur eines der Anoden- und Kathodengebiete aus polykristallinem Siliziummaterial besteht, während das andere Gebiet wenigstens im wesent-S liehen durch einen einkristallinen Teil des Halbleiterkörpers gebildet wird, wobei die Dotierungskonzentration im genannten anderen einkristallinen Gebiet der Diode höher als die Dotierungskonzentration im polykristallinen Gebiet der Diode ist.8. Speicherzelle nach Anspruch 7» dadurch gekennzeichnet, dass die Dotierungskonzentration im einkristallinen Gebiet der Diode mindestens etwa zehnmal höher als im polykristallinen Gebiet ist.9. Speicherzelle nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kollektoren der Transistoren über die als Belastungselemente wirkenden Dioden mit einer ersten Speiseleitung und die •Emittergebiete mit einer zweiten Speiseleitung verbunden sind.10. Speicherzelle nach Anspruch 9, dadurch gekennzeichnet, dass die Transistoren je ein zweites Emittergebiet enthalten, das mit einer Lese/Schreibleitung verbunden ist. 11. Halbleiteranordnung mit einem Matrixsystem von Speicherzellen nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass der Halbleiterkörper für jede Speicherzelle zwei nebeneinander liegende gegeneinander isolierte an eine Oberfläche grenzende inseiförmige Gebiete vom einen Leitungstyp enthält, die auf der Unterseite von einem Substrat vom zweiten Leitungstyp begrenzt werden, wobei die inseiförmigen Gebiete, die je ein Kollektorgebiet eines Transistors bilden, mit einer Oberflächenzone vom zweiten Leitungstyp versehen sind, die das Basisgebiet des zugehörigen Transistors bildet und wieder mit einer Oberflächenzone vom einen Leitungstyp versehen ist, die das genannte Emittergebiet des Transistors bildet, und wobei die Oberfläche des Halbleiterkörpers mit einer Isolierschicht bedeckt ist, die mit einer Bahn aus polykristallinem Silizium vom zweiten Leitungstyp versehen ist,030028/06828.10.1979 3 PHNdie Über die genannten pn-Ubergänge und über Fenster in der Isolierschicht mit den Kollektorgebieten der Transistoren verbunden ist.
12. Halbleiteranordnung nach Anspruch 11, dadurch ge-S kennzeichnet, dass die Bahn aus polykristallinen! Silizium über den Kontaktfenstern der Kollektorgebiete liegt und mit den Kollektorgebeiten einen Übergang zwischen polykristallinem und einkristallinem Siliziummaterial bildet, der praktisch mit dem genannten pn-Ubergang zusammenfällt.13· Halbleiteranordnung nach Anspruch 12, dadurch gekennzeichnet, dass die Kollektorgebiete an den Stellen der Kontaktfenster mit einer hochdotierten Oberflächenzone vom einen Leitungstyp versehen sind, die eine höhere Dotierungskonzentration als der diese Zone umgebende Teil der Kollektorgebiete aufweist.14. Halbleiteranordnung nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass auf dem polykristallinen Silizium "Metallbahnen über wenigstens den Kontaktfenstern der Kollektorgebiete erzeugt sind.15· Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet, dass die Kollektorgebiete der Transistoren an den Stellen der Kontaktfenster in der Isolierschicht leitend mit Teilen der Bahn aus polykristallinem Silizium vom einen Leitungstyp verbunden sind, die über die genannten pn-Ubergänge in neben den Kontaktfenstern liegende Teile vom zweiten Leitungstyp übergehen."16. Speicherzelle nach einem oder mehreren der Ansprüche 1 bis 8,-dadurch gekennzeichnet, dass die Transistoren je nur ein Emittergebiet enthalten, das mit dem Emittergebiet des anderen Transistors verbunden ist, und dass die Kolloktorgebiete über die genannten als Belastungselemente wirkenden pn-Dioden mit besonderen Lese/Schreibleitungen verbunden sind.
17· Halbleiterspeicher mit einem Halbleiterkörper mit einer an einer Oberfläche liegenden Matrix in Zeilen und Spalten angeordneter Speicherzellen nach Anspruch 16, dadurch gekennzeichnet, dass die Oberfläche mit einem System sich kreuzender Leiterbahnen versehen ist, die die030028/06828.10.1979 k PHN 9314genannten Lese/Schrelbleitungen bilden, die mit pn-Ubergängen in den Zeilen bzw. Spalten von Speicherzellen verbunden sind.18. Halbleiteranordnung nach Anspruch 17, dadurch gekennzeichnet, dass die Transistoren durch invertierte Transistoren gebildet werden, wobei, auf die Oberfläche gesehen, das Basisgebiet unter dem Kollektorgebiet und das Emittergebiet unter dem Basisgebiet jedes Transistors liegt, und wobei der Halbleiterkörper eine Anzahl nebeneinander liegender, voneinander getrennter streifenförmiger Gebiete vom ersten Leitungstyp enthält, die sich parallel zu den Zeilen oder Spalten im Halbleiterkörper erstrecken und gemeinsame Emittergebiete der zu derselben Zeile oder Spalte gehörigen Transistoren bilden.19· Halbleiteranordnung nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass die Oberfläche des Halbleiterkörpers mit einer Isolierschicht versehen ist, die an den Stellen •der Transistoren Fenster aufweist, die die Basisgebiete der Transistoren definieren und die mittels einer Schicht aus polykristallinem Silizium geschlossen sind, das in den Fenstern und auf der Isolierschicht niedergeschlagen ist und denselben Leitungstyp wie die Basisgebiete aufweist, wobei sich die Kollektorgebiete, die unter umdotierten Teilen liegen, über die Isolierschicht erstrecken und dort mit nicht umdotierten Teilen die genannten pn-Ubergänge bilden.20. Halbleiteranordnung nach Anspruch 19» dadurch gekennzeichnet, dass die Kreuzverbindungen zwischen den Kollektor- und den Basisgebieten in jeder Speicherzelle ebenfalls durch Teile der polykristallinen Siliziumschicht gebildet werden, in denen pn-Ubergänge liegen, die durch eine oberliegende Metallschicht kurzgeschlossen sind.030028/0682
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NLAANVRAGE7812463,A NL188721C (nl) | 1978-12-22 | 1978-12-22 | Halfgeleidergeheugenschakeling voor een statisch geheugen. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2950906A1 true DE2950906A1 (de) | 1980-07-10 |
DE2950906C2 DE2950906C2 (de) | 1986-04-03 |
Family
ID=19832117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2950906A Expired DE2950906C2 (de) | 1978-12-22 | 1979-12-18 | Speicherzelle für einen statischen Halbleiterspeicher und aus solchen Speicherzellen aufgebauter Halbleiterspeicher |
Country Status (10)
Country | Link |
---|---|
US (1) | US4322821A (de) |
JP (1) | JPS5840341B2 (de) |
AU (1) | AU530153B2 (de) |
CA (1) | CA1152646A (de) |
DE (1) | DE2950906C2 (de) |
FR (1) | FR2444992A1 (de) |
GB (1) | GB2038091B (de) |
IT (1) | IT1193349B (de) |
NL (1) | NL188721C (de) |
SE (1) | SE438569B (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4622575A (en) * | 1981-10-27 | 1986-11-11 | Fairchild Semiconductor Corporation | Integrated circuit bipolar memory cell |
US4488350A (en) * | 1981-10-27 | 1984-12-18 | Fairchild Camera & Instrument Corp. | Method of making an integrated circuit bipolar memory cell |
US4624863A (en) * | 1982-05-20 | 1986-11-25 | Fairchild Semiconductor Corporation | Method of fabricating Schottky diodes and electrical interconnections in semiconductor structures |
US4543595A (en) * | 1982-05-20 | 1985-09-24 | Fairchild Camera And Instrument Corporation | Bipolar memory cell |
US4551070A (en) * | 1983-12-23 | 1985-11-05 | The Nash Engineering Company | Noise control for conically ported liquid ring pumps |
US4737836A (en) * | 1983-12-30 | 1988-04-12 | International Business Machines Corporation | VLSI integrated circuit having parallel bonding areas |
EP0167599A4 (de) * | 1984-01-12 | 1988-02-08 | Advanced Micro Devices Inc | Nichtlineares lastelement für speicherzelle. |
JPH0418798Y2 (de) * | 1985-06-08 | 1992-04-27 | ||
US5087956A (en) * | 1985-10-25 | 1992-02-11 | Hitachi, Ltd. | Semiconductor memory device |
JPS6295843U (de) * | 1985-12-03 | 1987-06-18 | ||
JPS62218022A (ja) * | 1986-03-19 | 1987-09-25 | Inoue Japax Res Inc | 放電加工装置 |
JPS6379373A (ja) * | 1986-09-24 | 1988-04-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
US4864539A (en) * | 1987-01-15 | 1989-09-05 | International Business Machines Corporation | Radiation hardened bipolar static RAM cell |
US5151387A (en) * | 1990-04-30 | 1992-09-29 | Sgs-Thomson Microelectronics, Inc. | Polycrystalline silicon contact structure |
DE69324864T2 (de) * | 1992-08-21 | 1999-10-07 | Stmicroelectronics, Inc. | Verfahren zur Herstellung einer Halbleiter-Speicherstruktur vom vertikalen Typ und nach dem Verfahren hergestellte Struktur |
JP5269428B2 (ja) | 2008-02-01 | 2013-08-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
TWI758077B (zh) * | 2021-01-21 | 2022-03-11 | 凌北卿 | 具有pn二極體之非揮發性記憶體元件 |
US20240063212A1 (en) * | 2022-08-18 | 2024-02-22 | Globalfoundries U.S. Inc. | Integrated circuit structure with diode over lateral bipolar transistor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3505573A (en) * | 1967-10-05 | 1970-04-07 | Ibm | Low standby power memory cell |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1574651C3 (de) * | 1968-03-01 | 1976-01-02 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte Flip-Flop-Speicherzelle |
US3585412A (en) * | 1968-08-27 | 1971-06-15 | Bell Telephone Labor Inc | Schottky barrier diodes as impedance elements |
US3573758A (en) * | 1969-02-27 | 1971-04-06 | Ibm | Non-linear impedance means for transistors connected to each other and to a common power source |
US3626390A (en) * | 1969-11-13 | 1971-12-07 | Ibm | Minimemory cell with epitaxial layer resistors and diode isolation |
DE2041507A1 (de) * | 1970-08-21 | 1972-02-24 | Horst Henn | Festkoerperspeicher fuer Binaerinformation |
US3849675A (en) * | 1973-01-05 | 1974-11-19 | Bell Telephone Labor Inc | Low power flip-flop circuits |
US3886531A (en) * | 1974-02-11 | 1975-05-27 | Texas Instruments Inc | Schottky loaded emitter coupled memory cell for random access memory |
JPS53108776A (en) * | 1977-03-04 | 1978-09-21 | Nec Corp | Semiconductor device |
-
1978
- 1978-12-22 NL NLAANVRAGE7812463,A patent/NL188721C/xx not_active IP Right Cessation
-
1979
- 1979-09-28 FR FR7924263A patent/FR2444992A1/fr active Granted
- 1979-12-18 DE DE2950906A patent/DE2950906C2/de not_active Expired
- 1979-12-19 US US06/105,357 patent/US4322821A/en not_active Expired - Lifetime
- 1979-12-19 SE SE7910457A patent/SE438569B/sv not_active Application Discontinuation
- 1979-12-19 GB GB7943741A patent/GB2038091B/en not_active Expired
- 1979-12-19 IT IT28197/79A patent/IT1193349B/it active
- 1979-12-19 JP JP54165466A patent/JPS5840341B2/ja not_active Expired
- 1979-12-20 AU AU54040/79A patent/AU530153B2/en not_active Ceased
- 1979-12-20 CA CA000342353A patent/CA1152646A/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3505573A (en) * | 1967-10-05 | 1970-04-07 | Ibm | Low standby power memory cell |
Also Published As
Publication number | Publication date |
---|---|
NL188721B (nl) | 1992-04-01 |
SE438569B (sv) | 1985-04-22 |
DE2950906C2 (de) | 1986-04-03 |
IT1193349B (it) | 1988-06-15 |
NL7812463A (nl) | 1980-06-24 |
JPS5587385A (en) | 1980-07-02 |
FR2444992B1 (de) | 1983-11-25 |
US4322821A (en) | 1982-03-30 |
JPS5840341B2 (ja) | 1983-09-05 |
GB2038091A (en) | 1980-07-16 |
GB2038091B (en) | 1983-07-20 |
IT7928197A0 (it) | 1979-12-19 |
AU530153B2 (en) | 1983-07-07 |
FR2444992A1 (fr) | 1980-07-18 |
AU5404079A (en) | 1980-06-26 |
CA1152646A (en) | 1983-08-23 |
NL188721C (nl) | 1992-09-01 |
SE7910457L (sv) | 1980-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2653724C3 (de) | Schaltung mit einem speichernden Halbleiter-Bauelement | |
DE2950906A1 (de) | Speicherzelle fuer einen statischen speicher und eine derartige zelle enthaltender statischer speicher | |
DE3136682C2 (de) | ||
DE2235801B2 (de) | Monolithischer Festwertspeicher und Verfahren zur Herstellung | |
DE3203417A1 (de) | Statischer speicher | |
DE2708126A1 (de) | Speicherschaltung mit dynamischen speicherzellen | |
DE3023851A1 (de) | Halbleiterspeicher | |
DE2901538A1 (de) | Speicherschaltung und variabler widerstand zur verwendung in derselben | |
DE2621136A1 (de) | Informationsspeichersystem mit kapazitiven mehrfachbit-speicherzellen | |
DE2556668C3 (de) | Halbleiter-Speichervorrichtung | |
DE2460150A1 (de) | Speicheranordnung | |
DE1942559B2 (de) | Speichereinrichtung fur Binann formation | |
DE69021915T2 (de) | MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom. | |
DE1959744A1 (de) | Monolithische Halbleiteranordnung | |
DE3650186T2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung. | |
DE2850864A1 (de) | Halbleiteranordnung mit einem festwertspeicher und verfahren zur herstellung einer derartigen halbleiteranordnung | |
DE2839549A1 (de) | Statische i hoch 2 l-speicherzelle mit vier bipolartransistoren | |
DE2309616C2 (de) | Halbleiterspeicherschaltung | |
DE2854994A1 (de) | Halbleiteranordnung | |
DE2228931C2 (de) | Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb | |
DE2904254A1 (de) | Halbleiteranordnung | |
DE2700587A1 (de) | Monolithisch integrierte i hoch 2 l-speicherzelle | |
DE2055232C3 (de) | Integrierte Halbleiterschaltung zur Speicherung einer Binärzahl | |
DE3033731C2 (de) | Statische bipolare Speicherzelle und aus solchen Zellen aufgebauter Speicher | |
DE2612666A1 (de) | Hochintegrierte, invertierende logische schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8339 | Ceased/non-payment of the annual fee |