SE438569B - Halvledaranordning innefattande en minnescell med tva transistorer, der belastningselementet innefattar en pn-diod - Google Patents
Halvledaranordning innefattande en minnescell med tva transistorer, der belastningselementet innefattar en pn-diodInfo
- Publication number
- SE438569B SE438569B SE7910457A SE7910457A SE438569B SE 438569 B SE438569 B SE 438569B SE 7910457 A SE7910457 A SE 7910457A SE 7910457 A SE7910457 A SE 7910457A SE 438569 B SE438569 B SE 438569B
- Authority
- SE
- Sweden
- Prior art keywords
- zones
- semiconductor device
- zone
- transistors
- collector
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/10—SRAM devices comprising bipolar components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Description
7910457-6 stridiga krav lägges på belastningselementet, nämligen en låg impedans i samband med de relativt stora läsströmmarna och en hög impedans i samband med de relativt små "stand-by" eller viloströmmarna. I praktiken kan belastningselementets impedans väl- jas så att ett förhållande läsström/vilo-ström på ungefär 5 kan erhållas då linjära motstånd användes.
Stora värden på detta förhållande önskas av uppenbara skäl men vanligen kan de ej realiseras då ett linjärt motstånd användes såsom belastningselement, i synnerhet emedan mycket stora motstånd är teknologiskt svåra att framställa noggrant och bl.a. emedan läsströmmarna vid stora motstånd begränsas genom de tillgängliga matnings- spänningarna.
En minnescell med ett olinjärt belastningselement, nämligen ett motstånd med en parallellkopplad diod, är beskriven i artikeln "A 1024 - Bit ECL RAM with 15-ns Access Time" av Ronald Rathbone et al., vilken är publicerad i IEEE International Solid State Circuits Conference 1976, sid 188/189. "Stand-by" strömmen eller vilo- strömmen kan ha ett relativt lågt värde (15/uA). Vid avläsning av cellen kan stör- re delen av strömmen ledas genom dioden så att ett högre värde kan väljas på mot- ståndet och sâledes ett lägre värde på viloströmmen än i frånvaro av dioden. I ar- tikeln av A.Hotter et al “A high-speed low-power 4096 x 1-bit bipolar RAM" vilken publicerats på IEEE International Solid State Circuits Conference 1978, Digest of Technical Papers, sid 98/99, konstateras att ett förhållande läsström/viloström på ungefär l0 kan erhållas med användning av ett sådant belastningselement. Det kon- stateras vidare i denna artikel att en ytterligare minskning av viloströmmen (4/UA) och således effektförbrukningen kan erhållas genom att ansluta en pnp-tran- sistor över_belastningselementet med upprätthållande av den korta accesstiden, vari- genom det bI.a. är möjligt att väsentligt öka antalet minnesceller i en halvledar- kropp utan menliga följder genom en motsvarande ökning av energiförbrukningen.
Till följd av det ovan nämnda stabilitetsvillkoret kan förhållandet läs- ström/viloström i dessa celler ej heller väljas godtyckligt stort. g En annan nackdel med motståndselement är att de upptar relativt mycket utrymme i halvledarkroppen och detta desto mera allteftersom motståndsvärdet blir högre. Att minska motståndselementen är ofta svårt i samband med de andra kopplingselementens elektriska egenskaper eller det gör tillverkningsförloppet vid framställning av min- nesanordningen mera komplicerat. US patentet 3 585 412 beskriver en vippkrets vilken som belastningselement använder Schottky-dioder som är anslutna i omkastad riktning, vilka uppför sig som motstånd men upptar mycket litet utrymme jämfört med vanliga motståndselement. Dessa dioder uppvisar emellertid de ovan beskrivna nackdelarna för linjära motstândselement. Till följd av anbringandet av en Schottky-diod med den' önskade omkastade spänningskarakteristiken blir dessutom framställningsförloppet för anordningen vanligen avsevärt mera komplicerat. 7910457-6 Ett ändamål med uppfinningen är att åstadkomma en minnescell av inledningsvis beskrivet slag, i vilken förhållandet läsström/viloström kan vara större än i kända celler av denna typ.
Ett annat ändamål med uppfinningen är att åstadkomma en minnescell som har en kompakt konstruktion och kan framställas samtidigt medelst de vanliga processtegen.
Uppfinningen är bl.a. baserad på insikten om det faktum att ett stort förhål- lande läsström/viloström kan erhållas om för varje gren i minnescellen spänningsför- stärkningen dVce/dvbe, åtminstone inom det ström-spänningsområde inom vilket det skall vara möjligt att driva anordningen, är fullständigt eller åtminstone i huvud- sak fullständigt oberoende av den elektriska strömmens värde. Uppfinningen är vidare bl.a. baserad på insikten om det faktum att en sådan strömoberoerde spänningsför- stärkning kan erhållas med användning av en likriktande övergång såsom belastnings- element, vars ström-spänningskarakteristik i framriktningen innefattar en faktor exp (qV/mkT), där m > 1.
En minnescell enligt uppfinningen kännetecknas därav att belastningselementet innefattar en p-n diod i vilken åtminstone en av anod- och katodzonerna är av poly- kristallinskt kisel och i vilken transistorernas kollektorzoner är ledande förbundna med de zoner av dioderna, vilka är av samma ledningsförmågetyp som kollektorzonerna.
Experiment har visat att p-n dioder som helt eller delvis består av poly- kristallinskt material har en exponentialfaktor qV/mkT i sin framvägskarakteristik, där m är större än 1. ßenna storhet m är en ej-idealitetsfaktor som representerar avvikelsen av denna typ av dioder i förhållande till vanliga monokristallina dioder. Sannolikt bl.a. till följd av den korta livslängden hos minoritetsladdningsbärare är m (som i mono- kristallina dioder kan antas i huvudsak lika med 1) större än 1 och kan variera om- kring m = 2 inom ett givet område genom sättet för dess framställning. Det kan på enkelt sätt bevisas att då en sådan diod användes såsom ett belastningselement spän- ningsförstärkningen dVCe/dVbe är i huvudsak lika med m och således huvudsakligen oberoende av strömmen. Emedan det område inom vilket detta gäller sträcker sig över ett stort antal dekader kan ett mycket lågt värde väljas på viloströmmen varvid trots detta stabilitetsvillkoret är uppfyllt. Till följd härav kan energiförbruk- ningen i cellen hållas mycket låg.
Medan motstånd inte är nödvändiga kan dimensionerna hos varje cell göras mycket små så att cellen blir särskilt lämpad att integreras i ett minne i stora antal.
Såsom kommer att framgå av figurbeskrivningen kan dioderna vidare framställas me- delst processteg som konventionellt användes inom halvledartekniken.
För spänningsskillnadenlå V mellan transistorernas kollektorer gäller det i det stabila tillståndet i en approximation attlä V = mkT/q lnfl)(åtminstone i det van- 7910457-6 liga fallet dåfl7§2l0 och n1j> 1,5), där/Ü är transistorernas strömförstärkning. Dio- dernas faktor m skall vara så stor attlß V är tillräckligf'stor för att upprätthålla stabiliteten i cellen vid ett givet värde på möjliga störningar. I en fördelaktig utföringsform användes därför dioder såsom belastningselement, i vilka en spännings- skíllnad mellan transistorernas kollektorer på minst 150 mV och företrädesvis mellan 200 mV och 400 mV råder. Stora spänningsskillnader på t.ex. 500 - 600 mV undvikes företrädesvis emedan i detta fall den ledande transistorn mättas (bottnas), så att till följd av laddningsupplagring inskrivningshastigheten i cellen reduceras. Mycket gynnsamma resultat har erhållits i en konstruktion med dioder, i vilkalfi V var unge- fär 250 mV. I vanliga transistorer i vilka strömförstärkningsfaktorn [åligger mellan ungefär 10 och 100 användes dioder med en m-faktor som är ungefär lika med 2. Dioder i vilka m är mindre än 1,5 undvikes företrädesvis emedan spänningsskillnaden mellan kollektorerna och således skillnaden i logiska nivåer mellan de båda stabila till- stånden då blir alltför liten i många fall.
I en viktig utföringsfonn består dioderna på vardera sidan om pn-övergången av polykristallinskt kiselmaterial. Såsom kommer att framgå av figurbeskrivningcn kan dioderna framställas samtidigt med anbringandet av aktiva zoner i den monokristal- lina halvledarkroppen genom ett i förväg tillväxt polykristallinskt kiselskikt av en ledningsförmågetyp som är motsatt den hos nämnda aktiva zoner. I en annan utförings- form, som kan framställas i huvudsak fullständigt genom standardmetoder, bildas bara en av diodernas anod- och katodzoner av polykristallinskt kiselmaterial, medan den andra :encn bildas åtminstone huvudsakligen av en monokristallinsk del av halvledar- kroppen som har högre dopningskoncentration, t.ex. tio gånger högre, än den poly- kristallina delen av dioden. Dessa dioders egenskaper skiljer sig inte mycket från egenskaperna hos polykristallina dioder, emedan den större delen av de injicerade laddningsbärarna är injicerade, genom den monokristallina delen av dioden, in i den polykristallina delen där rekombineringshastigheten är relativt hög till följd av koncentrationsskillnaden i dopning. Rekombinationshastigheten kan med fördel ökas genom att anbringa ett metallskikt över pn~övergången.
En första viktig utföringsfonn av minnescell enligt uppfinningen kännetecknas därav att transistorerna innefattar tvâ emitterzoner som är anslutna till en mat- ningsledning och två emitterzoner som är anslutna till läs-skrivledningar och i vil- ka kollektorzonerna är sammanbundna genom nämnda pn-övergångar. Denna cell som bl.a. har den fördelen att sättet för dess drivning är mycket enkelt kräver i princip fyra ledningar, nämligen två matningsledningar eller ordledningar och två läs-skrivled- ningar.
En andra viktig utföringsform av minnescell enligt uppfinningen, vilken jäm- fört med den ovan beskrivna konstruktionen drivs på ett något mera komplicerat sätt 7910457-6 men som har den fördelen att i princip bara tre ledningar per cell krävs, känneteck- nas därav att transistorerna var och en bara innefattar en'emitterzon som är an- sluten till den andra transistorns emitterzon medan kollektorzonerna är anslutna till separata läs/skrivledningar via nämnda pn-dioder som tjänar såsom belastnings- element. Ett halvledarminne som innefattar en halvledarkropp med en ytmatris av så- dana minnesceller anordnade i rader och kolumner kännetecknas därav att ytan har ett system av varandra korsande ledarspår som bildar nämnda läs/skrivledningar och vilka är anslutna till pn-övergångar i minnescellernas rader respektive kolumner.
En särskilt kompakt integration till följd av det faktum att emitterzonerna i varje cell är gemensamma kan uppnås i en föredragen utföringsfonn som kännetecknas därav att transistorerna bildas av inverterade transistorer i vilka, sett på ytan, baszonen ligger under kollektorzonen och emitterzonen ligger under baszonen i varje transistor och i vilken halvledarkroppen innefattar ett antal tätt intill varandra liggande inbördes åtskilda remsformade zoner av den första ledningsförmågetypen, vilka sträcker sig parallellt med raderna eller kolumnerna i halvledarkroppen och bildar gemensamma emitterzoner i transistorerna som tillhör samma rad eller kolumn.
En annan fördelaktig utföringsform som erbjuder viktiga fördelar både till följd av att transistorerna själva kan göras små och emedan pn~övergångarra inte kräver några extra processteg, kännetecknas därav att halvledarkroppens yta har ett isolerande skikt, som vid stället för transistorerna uppvisar fönster som definierar transis- torernes baszoner och som är tillslutna genom ett skikt av polykristallinskt kisel com är anoringat i fönstren och på det isolerande skiktet och uppvisar samma led- ninçsförmågetyp som baszonerna, varvid kolloktorzonerna är belägna under delar av det polykristallina kiselskiktet vilkas ledningsförmågetyp har ändrats genom dop- ning, varvid nämnda delar sträcker sig över det isolerande skiktet och därvid bildar nämnda pn-övergångar med delar vilkas ledningsförmågetyp inte har förändrats genom dopning.
Uppfinningen kommer nu att beskrivas mera detaljerat med hänvisning till några utföringsformer och bifogade ritningar, varvid figæl visar ett kopplingsschema för en känd vippminnescell,_fig_§ visar ett kopplingsschema för en vippminnescell enligt uppfinningen, fig_§ visar en planvy av en del av en minnescell enligt uppfinningen, jjg_§ visar ett tvärsnitt genom den i fig 3 visade anordningen taget längs linjen IV-IV, fig_§ visar en planvy av en del av en annan utföringsform av en minnesmatris enligt uppfinningen, jjg_§ visar ett snitt genom denna anordning taget längs linjen VI-VI, jj¿LZ_visar ett elektriskt schema för en del av ett minne enligt en annan utföringsform av uppfinningen,_fig_§ visar en planvy av en del av ett minne enligt det i fig 7 visade schemat; fig_2 visar ett snitt taget längs linjen IX-IX i fig 8, ij¿L}Q visar ett snitt taget längs linjen X~X i fig 8, jjgwllïlå visar snitt genom 7910457-6 en transistor som är använd i ett minne enligt fig 8 under nâgra framställningssteg och fig 14 visar en planvy av en annan utföringsform av minnescell enligt uppfin- ningen.
Det observeras att figurerna är schematiska och ej ritade i skala.
Fig 1 visar ett kopplingsschema för en statisk minnescell av känd typ med två transistorer T1 och T2 vilkas bas- och kollektorzoner 1 respektive 2 är korsvis sam- mankopplade. Kollektorerna 2 är via belastningselement 3 anslutna till en matnings- ledning 4 som i ett minne användes såsom ordledning. Transistorerna har var och en två emitterzoner 5 och 6, varvid emitterzonerna 5 är anslutna till (ord-)ledningen 7 och emitterzonerna 6 är anslutna till skriv/läsledningar 8 och 9. I de vanligaste kända konstruktionerna består belastningselementen 3 helt enkelt av motstånd.
Vid drift leds en relativt stor ström i genom cellen för avläsning med en öns- kad läshastighet och en mindre ström leds genom cellen i beredskaps- eller vilotill- ståndet (stand-by) för att begränsa effektförbrukningen. Dessa olika strömvärden leder till olika önskade värden på impedanserna 3, såsom kommer att framgå av det efterföljande. _ Utgångskravet är att det i den metastabila punkten för varje gren för en stabil vippkrets med avseende på förstärkningsfaktorn skall gälla att avCe/avbe i avCe/avb> 1 (1) därZšVc"öch¿ÄVb är kollektor- respektive baszonernas spänningsvariationer. För emitter-basövergången i transistorerna T1,T2 gäller diodekvationen ie "- Ia explqvbe/ki) (z) i en approximation, varvid ic är kollektorströmmen, q är elementarladdningskvanti- teten, Vbe är framvägsspänningen över emitter-basövergången, l är Boltzmanns kon- stant och T är den absoluta temperaturen. Av ekvation (2) kan man härleda att det vid en spänningsvariationlfl Vbe för strömvariationen i gäller att: Aic = qIC/kißvbe (s) För det fall då elementen 3 helt enkelt består av motstånd med motståndsvärdena R följer av ekvationerna (1) och (3) att: R > kT/qi i <4) 7910457-6 Minimivärdet hos R beror således på strömmen och detta på sådant sätt att vid en stor ström ett litet motstånd räcker till, medan vid en liten ström i motståndet R skall vara stort.
'Emedan spänningsskillnaden mellan transistorernas kollektorer vidare i prakti- ken vanligen företrädesvis är minst 100-150 mV blir förhållandet mellan läsströmmen och viloströmmen vanligen litet (mindre än 10).
Det är känt att effektförbrukningen kan reduceras, såsom redan beskrivits i inledningen, genom att använda ett olinjärt motståndselement, vilket t.ex. kan upp- nås genom att ansluta en diod parallellt över motståndet, såsom är visat genom streckade linjer i fig 1. led ett sådant olinjärt motståndselement i vilket skill- nadsmoståndet minskar då strömmens värde ökar kan en väsentlig förbättring i förhål- landet läsström/viloström åstadkommas. En ytterligare ökning av förhållandet läs- ström/viloström önskas emellertid ofta.
Ur packningstäthetssynpunkt är motståndselement med stora motståndsvärden vi- dare ej önskvärda till följd av det relativt stora utrymme de upptar i halvledar- kroppen.
Fig 2 visar ett kopplingsschema för en vippcell enligt uppfinningen. I stället för motstånd 3 har cellen belastningselement som i huvudsak består av dioder 11, vilkas katoder är anslutna till transistorernas T1 och T2 kollektorzoner 2, medan anoderna är anslutna till ordledningen 4 så att dioderna vid drift är förspända i framriktningen. För att erhålla en tillräckligt stor impedans som på basis av det e stabilíteisvillkor, som är givet genom ekvation (1), skall vara större än emit- ter-basövcrgångens impedans är åtminstone en av diodernas 11 anod- och katodzoner gjord av polykristallint kisel. Denna typ av dioder uppvisar en ström«spänningska- raktäristik vilken (inom ett givet område) kan beskrivas genom sambandet id = Io exp qV/mkT (5) där m > 1. Man kan lätt påvisa att det i detta fall enligt ekvation (1) för för- stärkningen gäller att A vce/Avbe = m (s) Inom det ström~spänningsområde där diodekvationen (5) gäller är spänningsförstärk- ningenZÄ Vce/ll Vbe huvudsakligen oberoende av strönmen och är större än 1, var- för stabilitetsvillkoret att slingförstärkningen i den metastabila punkten skall vara större än 1 är uppfyllt. Emedan det område inom vilket detta gäller generellt är mycket stort (5-6 dekader) kan strömmen varieras inom ett stort område, vilket 7910457-6 betyder att läsströmmen kan vara mycket stor ( 1 mA) och viloströmmen mycket liten och t.o.m. kan väljas i storleksordningen 1 mA varvid cellen trots detta förblir stabil.
Då en ström i leds genom den ledande transistorn och transistorernas strömför- stärkning /5 uppvisar ett vanligt värde (t.ex. minst 20) flyter en ström av ungefär i/¿Û som bildar basströmmen i den ledande transistorn genom dioden 11 som är an- sluten till den ej ledande transistorn. Av ekvation (5) kan man härleda att spän- ningsskillnaden ÄÄ V mellan transistorernas kollektorzoner 2 är lika med mkT/q ln/b och således är (åtminstone i 10 ordningen) huvudsakligen oberoende av strömmen.
Spänningsskillnaden 13 V skall vara stor att vid ett givet värde av störning eller brus cellen trots detta förblir stabil. Vid ett givet värde på strömförstärknings- faktorn/Ü användes därför dioder 11 som har en sådan faktor m attAV är åtminstone 150 mV och företrädesvis minst ungefär 200 mV. En övre gräns för föredragna värden på storheten m blir bl.a. bestämd av minnescellens snabbhet. Den ledande transistorn som är mättad kan bottnas vid en stor spänningsskillnad, t.ex. en spänningskillnad av 500-600 mV, så att inskrivningshastigheten reduceras. Därför har diodernas 11 m-faktor företrädesvis högst ett sådant värde att spänningsskillnaden [Ä V mellan kollektorzonerna 2 vid ett givet värde påfb är högst 500 mV. Gynnsamma resultat har erhållits i konstruktioner med dioder som har en m~faktor av minst 1,3 och ungefär lika med 2 i transistorer med ett/Ö av storleksordningen mellan 30 och 100, så att en spänningsskillnad ZÄ V av ungefär 150 till 250 mV bygges upp. ufig 3 och 4 visar en planvy respektive ett snitt genom en del av en praktisk utförfngsform av ett minne enligt uppfinningen. Anordningen innefattar en halvledar- kropp 12 av konventionell konstruktion och bestående av ett substrat 13 av p-typ och ett epitaxialskikt 14 av n~typ vilket ansluter sig till den övre ytan 15. Ett antal öar 16 är utbildade i epitaxialskiktet och anordnade i grupper om två vilka innefat- tar transistorerna i en minnescell. I epitaxialskiktet är öarna 16 begränsade av isolationszoner 17 som i detta fall bildas av zoner av p-typ i skiktet 14 men vilka givetvis också kan bestå av isolerande material, t.ex. kiseloxid, som är nersänkt i halvledarkroppen och alstrat genom lokal oxidation av epitaxialskiktet 14. Öarna 16 själva bildar transistorernas kollektorzoner med de kraftigt dopade nersänkta skik- ten 18 av n-typ vid gränssnittet mellan epitaxialskiktet och substratet och med den kraftigt dopade kollektorkontaktzonen 19 av n~typ. På vanligt sätt är baszonerna i fonn av ytzonerna 20 av p-typ och emitterzonerna i fonn av ytzonerna 21 och 22 av n-typ anbringade i öarna 16 genom diffusion eller jonimplantation. Ytan 15 är täckt med ett isolerande skikt 23 som har fönster för att ge kontakt med transistorernas emitter-, bas- och kollektorzoner.
Det observeras att transistorerna i fig 3 bara är visade schematiskt. De ner- 9 7910457-6 sänkta skikten 18 är t.ex. ej visade och konturerna till emitterzonerna 21 och 22 och kollektorkontaktzonerna 20, vilka 1 huvudsak sammanfaller med konturerna till kontakterna mellan nämnda zoner och ordledningarna och läs/skrivledningarna, är ej heller visade.
Ett mönster av ledarspår 24 av polykristallint kisel av p-typ är utbildat på oxidskiktet 23, vilka spår övergår i kollektoranslutningar 26 av polykristallint -kisel av n-typ via pn-övergångarna 25 som bildar vippans belastningselement, såsom har beskrivits med hänvisning till fig 2. Spåren 24 bildar en av minnets ordled~ ningar nmtsvarande ledningarna 4 i fig 2. Ordledningarna som motsvarar ledningarna 7 i fig 2 bildas av ledarspåren 27 vilka är anslutna till emitterzonerna 22 och i lik- het med kollektorförbindningen 26 kan vara utförda av polykristallint kisel av n-typ. Emitterzoncrna 22 är anslutna till läs/skrivledningar 28, 29 som sträcker sig i kolumnriktningen. Dessa ledningar kan vara utförda i ett andra skikt av tråddrag- ning, t.ex. av Al, som är elektriskt isolerat från ledningarna 24, 27 av ett mellan- oxidskikt. Korsförbindningarna 30 mellan transistorernas baszoner och kollektorkoner 16 kan också vara framställda i detta skikt av tråddragning.
Det polykristallina kiselmaterialet i ordledningarna 24 och 27 bildas på känt sätt genom sönderdelning av SiH4 vid lågt tryck (ungefär 0,5 mm Hg) vid en tempe- ratur av ungefär 64006. Tillväxthastigheten var ungefär 100 Ä/min. Under dessa omständigheter erhölls polykristallint kiselmaterial vars faktor m var ungefär lika med 2. Processförhållandena kan emellertid varieras så att det polykristallina matc- rialet skiljer sig mer eller mindre från monokristallint kisel, t.ex. genom att änd- ra tillväxthastigheten så att kornstorleken och koncentrationen av fångcentra och således även faktorn m ändrar sig. Allmänt kan sägas att de olika processparamætrar- na enkelt kan väljas av fackmannen på sådant sätt att dioder med egenskaper som är mest gynnsamma för en given applikation erhålles.
Fig 5 och 6 visar en planvy respektive ett snitt av en modifierad utföringsfcrm av ovan beskrivna minnesmatris. Bara en minnescell av matrisen är visad i dessa fi- gurer men det är uppenbart att en minnesmatris av minnesceller enligt fig 5 kan er- hålles på samma sätt som i den föregående utföringsformen. Vidare användes i dessa figurer samma hänvisningssiffror för motsvarande komponenter som i den föregående utföringsformen.
I motsats till den föregående utföringsformen är bara en av anod- och katod- zonerna av polykristallint kisel, medan den andra zonen åtminstone i huvudsak bildas av en monokristallin del av halvledarkroppen. För detta ändamål är de polykristal- lina ordledningarna 24 belägna omedelbart ovanför kollektorzonerna 16 och ansluter sig till transistorernas kollektorzoner 16 vid fönstren i oxidskiktet 23. De polykristallina banorna 24, vilka liksom i föregående utföringsform är av lednings- 7910457-6 10 föremågetyp p, bildar pn-övergångarna 31 med kollektorzonerna 16 i huvudsak vid gänssnittet mellan det polykristallina och monokristallina materialet. Dessa pn-övergångar bildar liksom pn-dioderna 11 i den föregående utföringsformen minnes- cellernas belastningselement. För att erhålla en lämplig förstärkning är dopnings- koncentrationen för detta ändamål på diodens monokristallina katodsida så vald att den är högre, företrädesvis minst 10 x högre, än på den polykristallina anodsidan. Åtminstone för det ändamål för vilket de här användes visar sig de karaktäristiska egenskaperna hos sådana dioder i huvudsak vara desamma som för de dioder som inne- håller både en anod och en katod av polykristallint kisel. En förklaring till detta är att vid den givna koncentrationsskillnaden mellan anoden och katoden större delen (t.ex. 90%) av strömmen genom dioden bildas av laddningsbärare (elektroner) som injiccras i de polykristallina banorna 24 från kollektorn 16 och, i synnerhet som resultat av rekewbinationscentra som finns där i jämförelsevis stor utsträckning, återigen försvinner genom rekombination. Den önskade koncentrationsskillnaden kan erhållas på ett mycket enkelt sätt genom att vid stället för pn~dioderna 31 anbringa en kraftigt dopad lågohmig kollektorkontaktzon 19, vilken är vanlig i konventionella kretsar och har cn dopningskoncentration av 1020-1021 atomer/cm3 och välja dopningskcncentration i de polykristallina banorna 24 att ligga mellan ungefär 1018 och 1019; _ Emedan ordledningarna 24 är belägna omedelbart ovanför kollektorkontaktfönstren i oxidskiktet kan cellens dimensioner göras synnerligen små. 1"ɧ'fall då det är viktigt att motståndet i ordledningarna hålles lågt kan ett skikt av ett bra ledande material, t.ex. aluminium, anbringas på de polykristallina banaina 24. Ordledningarna kan emellertid också i huvudsak vara av aluminium och bara lokalt även innefatta remsor av polykristallint kisel, i vilka pn-övergången är utbildad. Fig 14 visar en schematisk planvy av en sådan modifierad utföringsform.
Ordledningarna är visade schematiskt genom en linje WL och bildas av spår av Al som sträcker sig från vänster mot höger ovanför halvledarkroppen. pn-dioderna 25 är utbildade i remsor 24, 26 av polykristallint kisel, vilka bara sträcker sig mellan kollektorkontakterna 19. Dessa remsor har en del 24 av p-typ, som gör kontakt med Al-remsan WL, och en del 26 av n-typ som är ansluten till kollektorkontaktzonen 19 och är isolerad från ordledningen WL genom ett isolerande skikt, t.ex. av kiseloxid.
I den så långt beskrivna minnesanordningen innefattar varje cell minst fyra adressledningar, nänfligen två bit/läsledningar och två ordledningar vilka också åstadkommer matning av cellen. Den efterföljande utföringsformen avser ett minne i vilket matningen av minnescellerna åtminstone delvis åstadkommes av en av bitled- ningarna så att bara tre ledningar per cell räcker till i stället för fyra och således kan en ytterligare minskning av det utrymme, som minnet upptar i halvledar- n 7910457-6 kroppen, erhållas. _ Kända minnesceller av denna typ, vilka bara har tre adressledningar, är bl.a. beskrivna i artikeln “A four device bipolar memory cell" av Raymond A. Heald, publicerad i IEEE International Solid State Circuits Conference, 1978, pp 102~103.
Dessa kända minnesceller har såsom belastningselement komplementära transistorer i kollektorspåren till de korskopplade inverterartransistorerna, vilka är av npn-typ, alltså transistorer av pnp~typ.
Enligt uppfinningen användes poly-poly-pn~dioder eller poly~mono~pn~dioder såsom belastningselement vilkas framvägskaraktäristik har en faktor exp (qV/mkl) där m är större än 1, så att återigen en synnerligen enkel och kompakt konfigurflion kan erhållas.
Fig 7 visar ett koplingsschema för en del av en matriskunfiguration. Transisio- rerna T1 - T8 har var och en bara en enda emitter emedan matningsledningarna åtminstone delvis också uppfyller funktionen av bitledningar. Matningsledningcn XL1, XL2 o.s.v. förhinder cellernas emittrar med en strömkälla 40, 41. 0rd~ ledningarna XH , XH förhinder diodernas D1, D3, D5, D7 anoder med spanningsvaiini vx É vx o.s.v.. ledningarna v , Y? n.s.v. förbinder på snwma sätt celleina kolgmnvis med spänningskällor ÜY , VY o.s. v. Y«lud- ningarna är dessutom anslutna till utläsningsorgan 4%, 43; vilka för enkelhets skull är visade såsom amptromätare. fnordningen kan exempelvis drivas på följande sätt: ßersdfiteeë;Heller,ri]9till§:åedeí§ëend:Pxl1 I vilßlillßlåhdet flfltfleeß Svän- ningarna vx och VY vara lika. Cellerna befinner sig i ett av de båda stabila tillsiïnden. Om onrmpelvis cellen med transisiorerna T1 och T2 och dioderna D1 och D2 väljes såsom exempel går en hög eller låg ström genom dieden D1 beroende på tillståndet, nämligen en basström (till T2) eller en kollektorström (till fl). lnskrivnjngí Om man antar att cellen befinner sig i det tillstånd i vilket transistorn T1 leder ström så kan cellen ställas i ett annat tillstånd genom att öka VX och samtidigt minska VY , så att kollektovströmmen genom T1 ökas och bašströnmen till TI minskasl Vid en given spänningsvariation blir basströmmen till T1 så liten att transistorn T1 spärras på grund av otillräcklig förstärk- ning. Transistorn T2 blir därvid ledande. För den högra närliggande cellen (T3, T4) ökas bara Vxl och för den närliggande cellen (T5, T6) ökas bara VY . Med ett lämpligt val på spänningsvariationen är denna halva utväljning otlllräcklig för att ställa om dessa celler. Det är inte nödvändigt att öka ström- marna IX , IX o.s.v. under inskrivning men inskrivningshastigheten kan ökas genom detta. 2 ytlësningí Emedan de andra cellerna i samma kolumn vid utläsning från en given 7910457-6 12 cell också ger ett bidrag till den resulterande strömmen genom Y-ledningarna är det fördelaktigt att ge den utvalda raden mycket mera ström än de andra raderna medelst strömkällorna 40, 41 o.s.v. Informationen kan därvid läsas genom att medelst ele- mentet 42 avkänna om en relativt låg basström flyter genom den aktuella Y~ledningen eller en hög kollektorström. Denna skillnad kan ytterligare framhävas genom att göra .VX högre än Vy.
I princip avläses en hel rad samtidigt men det kan medelst för-val säkerställas att bara informationen i en cell kommer ut..
Spänningsskillnaden ZÄ V som skall anbringas mellan de tillhörande XL och y-ledningarna för inskrivning av information i en given cell beror både på faktorn m och på* /Ö . I den efterföljande tabellen är värdena på [Ä V givna vilka erhållits s genom datorsimulation för olika värden på /å och m = 2.
...AVJ/.flvl 1000 144 100 82 30 52 20 40 10 _ 24 Dessa värden uppfyller i huvudsak den allmänna ekvationen: ¿Ä v = kT/q ln /3 - 2 kT/q ln 2, vilken kan bestämmas analytiskt.
För ett specifikt värde på /3 av ungefär 30 är denna spänning ungefär 52 mv.
För inskrivning då varje gång tillståndet i en enda cell kan ställas om matas en spänning_j ZÄV till x- och y-ledningen. 40 mV kan exempelvis väljas för denna storhet A3 V. Inskrivning kan därför utföras enligt följande: Skriv "1" Vxl = +40 mV, Vyl Skriv "O" Vxl = -40 mV, Vyl -40 mV __) TZ leder +40 mV ----> Tl leder Fig 8 och figurerna 9 och 10 visar en planvy respektive snitt av en del av en halvledaranordning med en matris av ovan beskrivna minnesceller. Anordningen inne- fattar en halvledarkropp 45 av den vanliga sammansättningen med ett substrat 46 av kisel av p-typ och ett skikt 47 av kisel av n-typ anbringat därpå. Ett antal öar 49 som är åtskilda från varandra genom zoner 48 av p~typ är utbildade i nämnda epi- taxialskikt och sträcker sig i den i fig 8 visade planvyn från vänster åt höger. 13 7910457-6 Kraftigt dopade nersänkta zoner av n-typ 50 svarande mot adressledningarna XLI, XL2 o.s.v. till minnescellernas transistorer vilka skall drivas inverst är anord- nade mellan öarna 49 och substratet 46. Zoner 51 av p-typ är anordnade i öarna av n-typ och bildar transistorernas Tl, T2, T3 o.s.v. baszoner och ytzoner 52 av n~typ är anordnade i zonerna 51 av p-typ och bildar transistorernas kollektorer. Det observeras att transistorerna i de minnesceller som är tillordnade en gemensam ord- ledning XL är anbringade i en gemensam ö till följd av det faktum att transisto- rerna användes inverst, varvid den understa zonen 50 av n~typ tjänar såsom cmitter och den översta zonen 52 av n-typ tjänar såsom kollektorzon. Förutom andra viktiga fördelar tillåter nämnda invertering en synnerligen kompakt konstruktion av minnes- matrisen emedan, i motsats till föregående utföringsformer, alla transistorer är anordnade på en separat ö. Såsom är visat i snitten enligt fig 9 och 10 är kraftigt dopade zoner 70 av n-typ vidare anbringade i öarna 49 och omger baszonerna 51 och sträcker sig såsom exempel från ytan ned till de inbäddade zonerna 50. På känt sätt kan strömförstärkningen hos de inversa transistorerna förbättras medelst nämnda zoner, varjämte parasitisk sido-pnp-verkan mellan baszonerna kan undvikas.
Kontakt med de inbäddade zonerna (50, XL) kan åstadkommas på känt sätt vid kanten av öarna 49 utanför den del av halvledaranordningen som är visad på rit- ningarna, vilket är schematiskt antytt i fig 8 genom förbindningstrådarna 53.
Bortsett från kontakterna 53 för emitterzonerna 50 har transistorerna T1, T2, T3 o.s.v. bara ett fönster i oxidskiktet 54 som täcker epitaxialskiktet 47.
Via detta hål som i fig 8 är betecknat med 55 är tåde baszonerna 51 och kollektor- zoncrna 52 försedda med en elektrisk anslutning. Dessa anslutningar är betecknade med hänvisningsiffrorna 56 respektive 57 och bildas av skikt av kisel av p-typ respektive n-typ som är anbringade i fönstren 55 och på oxidskiktet 54. Det sätt på vilket denna typ av transistor kan framställas kommer nu att beskrivas.
Kollektoranslutningarna 57 övergår i kiselbanor 59 av p-typ via pn-Övergångarna 58. Kiselanslutningarna 57 av n-typ, åtminstone i den mån de inte är belägna i fönstren 55 i oxidskiktet 54 omedelbart över kollektorzonerna 57, och kiselbanorna 59 av p-typ är åter av en polykristallin struktur så att pn-övergångarna 58 som svarar mot dioderna D i kopplingsschemat enligt fig 7, uppvisar en karaktäristik som gör dem lämpliga att tjäna såsom kollektorbelastningselement.
De polykristallina banorna 57, 59 är täckta med ett isolerande skikt 60 som erhållits genom avsättning från gasfasen eller genom partialoxidation av polykris- tallint kiselmaterial. Ledarspår 61 är anbringade på oxidskiktet 60 och sträcker sig i matrisens kolumnriktning och är via fönster 62 anslutna till kiselspår 59 av p-typ för en av dioderna i varje cell. Banorna 61 som motsvarar Y-ledningarna i det i fig 7 visade kopplingsschemat och vilka bara är schematiskt visade i planvyn kan t.ex. 7910457-6 , 14 vara gjorda av Al. På samma sätt är banor 59 av p-typ vilka såsom anoder är tillord« nade andra dioder i cellerna anslutna genom Al-banor 63 som sträcker sig i radrikt- ningen tvärs mot kolumnriktningen i matrisen. Dessa banor som motsvarar X-ledningar- na i fig 7 och vilka bara är scheratiskt visade i fig 8 korsar Y-ledningarna 61 och kan vara elektriskt isolerade från dessa genom mellanskikt 64, t.ex. kiseloxid eller aluminiumoxid eller något annat lämpligt dielektrikum.
I fig 8 är kontakterna mellan XL-ledningarna och det polykristallina kisel- materialet 59 av p-typ angivna genom punkter.
Det polykristallina kislet kan också användas till att bilda korsförbindninçar- na mellan de båda transistorernas kollektor- och baszoner i en cell. Fmedan det po- lykristallina kislet ovanför kollektorzonen av en transistor är av n-typ och kislet 56 ovanför baszonen i den andra transistorn är av p-typ så att dessa tvâ poly- kristallina skikt 56, 57 då de ansluter sig till varandra bildar en parasitisk pn~övergång 65 (se figuren) är en metallförbindning 66, t.ex. av Al, anbringad på det polykristallina kiselmaterialet och sammanbinder dessa båda delar 56, 57 med olika ledningsförmågetyp och i föreliggande utföringsfonn kortsluter den parasitiska pn övergången 65.
För framställningen av halvledarstrukturen kan allmänt känd teknik i huvudsak helt användas, vilka inte behöver beskrivas närmare. För framställningen av tran- sistorerna hänvisas i synnerhet till nederländska patentansökningen 7612883 som här- med införes som referens. Fig 11-13 visar några steg vid framställningen av en sådan transistor. Fig ll visar ett snitt genom en del av halvledarkroppen i vilken tran- sistorn skall anbringas efter det att epitaxialskiktet 47 av n-typ har anbringats på substratet 46 av p-typ med det inbäddade skiktet 50 av n~typ mellan substratet och skiktet 47 och isolationen som ej är visad på ritningen. Hålet 55 utbildas i oxid- skiktet 54 på halvledarkroppens yta medelst kända fotolitografiska metoder. Hålet 55 som definierar transistorns baszon tillslutes därefter åter medelst skiktet 67 av ikisel vilket av ytan av det epitaxiala skiktet 47 uppvisar en monokristallin eller polykristallin struktur och på oxidskiktet 54 uppvisar en polykristallin struktur.
Banor eller spår som svarar mot det polykristallina ledarmönstret 56, 57 som är vi- sat på planvyn i fig 8 kan bildas av kiselskiktet 67. De återstående delarna av ki- selskiktet kan avlägsnas genom etsning eller omvandlas till kiseloxid genom oxida- tion.
Det återstående kiselskiktet 67 kan sedan dopas med en förorening av p-typ, t.ex. bor, medelst diffusion eller genom jonimplantationsmetoder. Vid stället för hålen 55 i oxidskiktet 54 tränger bormaterialet också in i epitaxialskiktet 47 och bildar där baszonen av p-typ (fig 12). Kiselskiktet 67 täckes sedan delvis med ett maskerande skikt 68 som delvis sträcker sig i hålet 55 och vidare över de delar av 7910457-6 15 skiktet 67 som skall bilda de polykristallina banorna 59 av p-typ. Den exponerade delen av det polykristallina skiktet 67 dopas sedan med en förorening av n-typ, t.ex. fosfor, medelst implantation. Vid fönstret 55 i oxidskiktet diffunderar för- oreníngen in i halvledarkroppen och bildar där kollekiorzonen 52 av n~typ, fig 13. pn övergången o9 mellan haszonen 51 och kgllektorn 52 sträcker sig in i skiktet o7 och delar nämnda skikt i en del 57 av n~typ och en del 56 av p-typ som bildar en kollektoranslutning respektive en basanslutning. Samtidigt med pn-övergången 69 bil- das pn-övergångarna 58 vilka tjänar såsom belastningselement mellan kollektoranslut- ningarna 57 av n-iyp och remsorna 59 av p typ.
Genom avsättning från gasfasen eller genom oxidation av de polykristallina ki~ selremsorna kan oxidskiktet 60 sedan anbringas, varefter Al-banorna XL och Y kan bildas på vanligt sätt.
Det är uppenbart att uppfinningen ej är begränsad till de beskrivna utföringf- formerna utan många variationer är möjliga för facknannen utan att avvika från upp- finningens ram.
T.ex. kan de olika zonernas ledningsförmågetyper kastas om så att pnp~transis~ torer användes isiället för npn-transistorer.
För att eirålla en högre packningstäthet kan alla emitterzonerna i det sista exemplet anslutas till en gemensam strömkälla. Därvid ändrar sig inte mycket vid inskrivning. Men vid utläsning blir det resulterande störbidraget mycket större än signalen. För att trots detta kunna utföra avläsning kan en dynamisk avläsningsiör~ stärkare användas. Funktionen blir därvid iöljande: om alla X-ledningarna hålles kc stanta är störbidraget okänt men är konstant. Genom att öka Vxl med en given sptnning som är alltför liten för att ändra de anslutna cellernas tillstånd kokmer en strömökning i Y att uppträda om T2 leder ("l“) nedan ingen strömändring upp» träder om T1 leder ("1"). Avläsningsförstärkaren skall således vara känslig för små variationer som är överlagrade på en okänd stor likström.
Avläsning av cellerna i den första utföringsformen kan också göras på känt sätt via en diod som är ansluten till transistorernas kollektor.
Claims (20)
1. Halvledaranordning innefattande en minnescell som i synnerhet är avsedd att integreras i stora antal i ett statiskt minne innefattande en halvledarkropp som har två transistorer med korskopplade bas-kollektorzoner, varvid kollektorzonerna är anslutna till ett belastningselement innefattande en diod, k ä n n e t e c k n a d av att belastningselementet innefattar en pn-diod, i vilken åtminstone en av anod- och katodzonerna är av polykristallinskt kisel och i vilken transistorernas kollek- torzoner är ledande anslutna till de zoner i dioderna som är av samma ledningsförmâ- getyp som kollektorzonerna.
2. Halvledaranordning enligt patentkravet 1, k ä n n e t e c k n a d av att dio- dernas ström-spänningskarakteristik har en ekponentiell term (GV/mkT), där q är ele- mentarladdningsmängden, V är spänningen, k är Boltzmanns konstant och T är den abso- luta temperaturen, och där m är sådan att vid rumstemperatur under drift en spän- ningsskillnad på åtminstone 150 mV uppträder mellan kollektorerna.
3. Halvledaranordning enligt patentkravet 2, k ä n n e t e c k n a d av att dio- der användes i vilka spänningsskillnaden mellan kollektorerna ligger mellan 150 och 500 mV.
4. Halvledaranordning enligt patentkravet 2 eller 3, k ä n n e t e c k n a d av att m är åtminstone ungefär 1,3.
5. Halvledaranordning enligt patentkravet 2, k ä n n e t e c k n a d av att stor- heten m är åtminstone ungefär 1,5 och företrädesvis minst ungefär 2.
6. Halvledaranordning enligt något av patentkraven 1-5, k ä n n e t e c k n a d av att dioderna på vardera sidan av pn-övergången består av polykristallinskt kiselma- æfifl.
7. Halvledaranordning enligt något av patentkraven 1-3, k ä n n e t e c k n a d av att bara en av anod- och katodzonerna är av polykristallinskt kiselmaterial medan den andra zonen åtminstone huvudsakligen bildas av en monokristallinsk del av halv- ledarkroppen, varvid dopningskoncentrationen i nämnda andra monokristallina zonen av dioden är högre än dopningskoncentrationen i den polykrístallina zonen av dioden.
8. Halvledaranordning enligt patentkravet 7, k ä n n e t e c k n a d av att dop- ningskoncentrationen i den monokristallina zonen av dioden är minst ungefär 10 x 7910457-6 högre än i den polykristallina zonen.
9. Halvledaranordning enligt något av patentkraven 1-8, k ä n n e t e c k n a d av att transistorernas kollektorer är anslutna till en första matningsledning via dioderna som tjänar såsom belastningselement, medan emitterzonerna är anslutna till en andra matningsledning.
10. .l0. Halvledaranordning enligt patentkravet 9, k ä n n e t e c k n a d av att tran- sistorerna var och en har en andra emitterzon som är ansluten till en läs/skrivled- ning.
11. Halvledaranordning enligt patentkravet 9 eller 10 vilken innefattar ett matrissystem av minnesceller, k ä n n e t e c k n a d av att halvledarkroppen för varje minnescell innefattar tvâ tätt intill varandra liggande, inbördes isolerade ytanslutande ö-formade zoner av en ledningsförmågetyp, vilka på sin undre sida är begränsade av ett substrat av den andra ledningsförmågetypen, varvid de ö-formade zonerna som bildar en kollektorzon i en transistor har en ytzon av den andra led- ningsförmågetypen, vilken bildar baszonen i den tillhörande transistorn och i sin tur försedd med minst en ytzon av en ledningsförmågetyp som bildar nämnda emitterzon i transistorn, varvid halvledarkroppens yta är täckt med ett isolerande skikt med ett spår av polykristallinskt kisel av den andra ledningsförmâgetypen, vilket via nämnda pn-övergångar och via fönster i det isolerande skiktet är anslutet till tran- sistorernas kollektorzoner.
12. Halvledaranordning enligt patentkravet 11, k ä n n e t e c k n a d av att spä- ret av polykristallinskt kisel är beläget över kontaktfönstren i kollektorzonerna och tillsammans med kollektorzonerna bildar en övergång mellan polykristallint och monokristallint kiselmaterial som i huvudsak sammanfaller med nämnda pn-övergångar.
13. Halvledaranordning enligt patentkravet 12, k ä n n e t e c k n a d av att kol- lektorzonerna vid stället för kontaktfönstren har en kraftigt dopad ytzon av en led- ningsförmâgetyp, vilken har högre dopningskoncentration än den del av kollektorzo- nerna som omger nämnda zon.
14. Halvledaranordning enligt patentkravet 12 eller 13, k ä n n e t e c k n a d av att metallspår är anbringade på det polykristallina kislet åtminstone över kontakt- fönstren i kollektorzonerna. 7910457-6
15. Halvledaranordning enligt patentkravet 11, k ä n n e t e c k n a d av att transistorernas kollektorzoner vid kontaktfönstren i det isolerande skiktet är le- dande anslutna till delar av spåret av polykristallinskt kisel av den ena lednings- förmâgetypen som via nämnda pn-övergångar övergår i delar av den andra ledningsför- mågetypen som ligger bredvid kontaktfönstren.
16. Halvledaranordning enligt något av patentkraven 1-8, k ä n n e t e c k n a d av att varje transistor bara har en emitterzon som är ansluten till den andra tran- sistorns emitterzon medan kollektorzonerna är anslutna till separata läslskrivled- ningar via nämnda pn-dioder som tjänar som belastningselement.
17. Halvledaranordning enligt patentkravet 16 innefattande en halvledarkropp som har en ytanslutande matris av minnesceller anordnade i rader och kolumner, k ä n- n e t e c k n a d av att ytan har ett system av varandra korsande ledarspår som bildar nämnda läs/skrivledningar vilka är anslutna till pn-övergångar i raderna respektive kolumnerna i minnesceller.
18. Halvledaranordning enligt patentkravet 17, k ä n n e t e c k n a d av att transistorerna bildas av inverterade transistorer i vilka, sett från ytan, baszonen är belägen under kollektorzonen och emitterzonen är belägen under baszonen i varje transistor, varvid halvledarkroppen har ett antal intill varandra liggande inbördes separerade remsformade zoner av den första ledningsförmâgetypen vilka sträcker sig parallellt med raderna eller kolumnerna i halvledarkroppen och bildar en gemensam emitterzon i de transistorer som tillhör samma rad eller kolumn.
19. Halvledaranordning enligt patentkravet 17 eller 18, k ä n n e t e c k n a d av att halvledarkroppens yta har ett isolerande skikt som vid stället för transisto~ rerna innefattar fönster vilka definierar transistorernas baszoner och vilka är tillslutna av ett skikt av polykristallinskt kisel som är avsatt i fönstren och på det isolerande skiktet och är av samma ledningsförmågetyp som baszonerna, varvid kollektorzonerna är belägna under delar som sträcker sig över det isolerande skiktet och vilkas ledningsförmågetyp har förändrats genom dopning och där bildar nämnda pn-övergångar med en del vars ledningsförmågetyp ej har förändrats genom dopning.
20. Halvledaranordning enligt patentkravet 19, k ä n n e t e c k n a d av att de varandra korsande förbindningarna mellan kollektor- och baszonerna i varje minnes- cell också bildas av delar av det polykristallina kiselskiktet i vilket pn~över- 1 gångar-är belägna vilka är kortslutna genom ett överliggande metallskikt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NLAANVRAGE7812463,A NL188721C (nl) | 1978-12-22 | 1978-12-22 | Halfgeleidergeheugenschakeling voor een statisch geheugen. |
Publications (2)
Publication Number | Publication Date |
---|---|
SE7910457L SE7910457L (sv) | 1980-06-23 |
SE438569B true SE438569B (sv) | 1985-04-22 |
Family
ID=19832117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE7910457A SE438569B (sv) | 1978-12-22 | 1979-12-19 | Halvledaranordning innefattande en minnescell med tva transistorer, der belastningselementet innefattar en pn-diod |
Country Status (10)
Country | Link |
---|---|
US (1) | US4322821A (sv) |
JP (1) | JPS5840341B2 (sv) |
AU (1) | AU530153B2 (sv) |
CA (1) | CA1152646A (sv) |
DE (1) | DE2950906C2 (sv) |
FR (1) | FR2444992A1 (sv) |
GB (1) | GB2038091B (sv) |
IT (1) | IT1193349B (sv) |
NL (1) | NL188721C (sv) |
SE (1) | SE438569B (sv) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4488350A (en) * | 1981-10-27 | 1984-12-18 | Fairchild Camera & Instrument Corp. | Method of making an integrated circuit bipolar memory cell |
US4622575A (en) * | 1981-10-27 | 1986-11-11 | Fairchild Semiconductor Corporation | Integrated circuit bipolar memory cell |
US4543595A (en) * | 1982-05-20 | 1985-09-24 | Fairchild Camera And Instrument Corporation | Bipolar memory cell |
US4624863A (en) * | 1982-05-20 | 1986-11-25 | Fairchild Semiconductor Corporation | Method of fabricating Schottky diodes and electrical interconnections in semiconductor structures |
US4551070A (en) * | 1983-12-23 | 1985-11-05 | The Nash Engineering Company | Noise control for conically ported liquid ring pumps |
US4737836A (en) * | 1983-12-30 | 1988-04-12 | International Business Machines Corporation | VLSI integrated circuit having parallel bonding areas |
WO1985003168A1 (en) * | 1984-01-12 | 1985-07-18 | Advanced Micro Devices, Inc. | Non-linear load element for memory cell |
JPH0418798Y2 (sv) * | 1985-06-08 | 1992-04-27 | ||
US5087956A (en) * | 1985-10-25 | 1992-02-11 | Hitachi, Ltd. | Semiconductor memory device |
JPS6295843U (sv) * | 1985-12-03 | 1987-06-18 | ||
JPS62218022A (ja) * | 1986-03-19 | 1987-09-25 | Inoue Japax Res Inc | 放電加工装置 |
JPS6379373A (ja) * | 1986-09-24 | 1988-04-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
US4864539A (en) * | 1987-01-15 | 1989-09-05 | International Business Machines Corporation | Radiation hardened bipolar static RAM cell |
US5151387A (en) * | 1990-04-30 | 1992-09-29 | Sgs-Thomson Microelectronics, Inc. | Polycrystalline silicon contact structure |
EP0585059B1 (en) * | 1992-08-21 | 1999-05-12 | STMicroelectronics, Inc. | Vertical memory cell processing and structure manufactured by that processing |
JP5269428B2 (ja) * | 2008-02-01 | 2013-08-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
TWI758077B (zh) * | 2021-01-21 | 2022-03-11 | 凌北卿 | 具有pn二極體之非揮發性記憶體元件 |
US20240063212A1 (en) * | 2022-08-18 | 2024-02-22 | Globalfoundries U.S. Inc. | Integrated circuit structure with diode over lateral bipolar transistor |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1524873B2 (de) * | 1967-10-05 | 1970-12-23 | Ibm Deutschland | Monolithische integrierte Speicherzelle mit kleiner Ruheleistung |
DE1574651C3 (de) * | 1968-03-01 | 1976-01-02 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte Flip-Flop-Speicherzelle |
US3585412A (en) * | 1968-08-27 | 1971-06-15 | Bell Telephone Labor Inc | Schottky barrier diodes as impedance elements |
US3573758A (en) * | 1969-02-27 | 1971-04-06 | Ibm | Non-linear impedance means for transistors connected to each other and to a common power source |
US3626390A (en) * | 1969-11-13 | 1971-12-07 | Ibm | Minimemory cell with epitaxial layer resistors and diode isolation |
DE2041507A1 (de) * | 1970-08-21 | 1972-02-24 | Horst Henn | Festkoerperspeicher fuer Binaerinformation |
US3849675A (en) * | 1973-01-05 | 1974-11-19 | Bell Telephone Labor Inc | Low power flip-flop circuits |
US3886531A (en) * | 1974-02-11 | 1975-05-27 | Texas Instruments Inc | Schottky loaded emitter coupled memory cell for random access memory |
JPS53108776A (en) * | 1977-03-04 | 1978-09-21 | Nec Corp | Semiconductor device |
-
1978
- 1978-12-22 NL NLAANVRAGE7812463,A patent/NL188721C/xx not_active IP Right Cessation
-
1979
- 1979-09-28 FR FR7924263A patent/FR2444992A1/fr active Granted
- 1979-12-18 DE DE2950906A patent/DE2950906C2/de not_active Expired
- 1979-12-19 SE SE7910457A patent/SE438569B/sv not_active Application Discontinuation
- 1979-12-19 US US06/105,357 patent/US4322821A/en not_active Expired - Lifetime
- 1979-12-19 JP JP54165466A patent/JPS5840341B2/ja not_active Expired
- 1979-12-19 IT IT28197/79A patent/IT1193349B/it active
- 1979-12-19 GB GB7943741A patent/GB2038091B/en not_active Expired
- 1979-12-20 AU AU54040/79A patent/AU530153B2/en not_active Ceased
- 1979-12-20 CA CA000342353A patent/CA1152646A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
AU5404079A (en) | 1980-06-26 |
FR2444992A1 (fr) | 1980-07-18 |
NL188721C (nl) | 1992-09-01 |
DE2950906C2 (de) | 1986-04-03 |
CA1152646A (en) | 1983-08-23 |
GB2038091A (en) | 1980-07-16 |
JPS5587385A (en) | 1980-07-02 |
JPS5840341B2 (ja) | 1983-09-05 |
FR2444992B1 (sv) | 1983-11-25 |
DE2950906A1 (de) | 1980-07-10 |
US4322821A (en) | 1982-03-30 |
IT7928197A0 (it) | 1979-12-19 |
GB2038091B (en) | 1983-07-20 |
NL7812463A (nl) | 1980-06-24 |
AU530153B2 (en) | 1983-07-07 |
NL188721B (nl) | 1992-04-01 |
IT1193349B (it) | 1988-06-15 |
SE7910457L (sv) | 1980-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE438569B (sv) | Halvledaranordning innefattande en minnescell med tva transistorer, der belastningselementet innefattar en pn-diod | |
JPH0462439B2 (sv) | ||
US4480319A (en) | Emitter coupled flip flop memory with complementary bipolar loads | |
US4419745A (en) | Semiconductor memory device | |
EP0100160B1 (en) | Semiconductor memory devices with word line discharging circuits | |
US4488350A (en) | Method of making an integrated circuit bipolar memory cell | |
EP0028157B1 (en) | Semiconductor integrated circuit memory device with integrated injection logic | |
JPS6156627B2 (sv) | ||
EP0006702B1 (en) | Semiconductor integrated memory circuit | |
US4122542A (en) | Memory array | |
US4231109A (en) | Semiconductor integrated circuit device | |
US4622575A (en) | Integrated circuit bipolar memory cell | |
US4346458A (en) | I2 L Monolithically integrated storage arrangement | |
US3725881A (en) | Two terminal bipolar memory cell | |
US4398268A (en) | Semiconductor integrated circuit device | |
US4374431A (en) | I2 L Semiconductor memory circuit device | |
US4388636A (en) | Static memory cell and memory constructed from such cells | |
US3936813A (en) | Bipolar memory cell employing inverted transistors and pinched base resistors | |
US4313177A (en) | Storage cell simulation for generating a reference voltage for semiconductor stores in mtl technology | |
US4253034A (en) | Integratable semi-conductor memory cell | |
KR940009080B1 (ko) | 선택적 액세스 가능 메모리 | |
Kinniment | Low-power semiconductor memory cell | |
JPS59145568A (ja) | 半導体貯蔵セル | |
JPH061819B2 (ja) | 半導体記憶装置 | |
JPS6242358B2 (sv) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NAV | Patent application has lapsed |
Ref document number: 7910457-6 Format of ref document f/p: F |