DE1524873B2 - Monolithische integrierte Speicherzelle mit kleiner Ruheleistung - Google Patents

Monolithische integrierte Speicherzelle mit kleiner Ruheleistung

Info

Publication number
DE1524873B2
DE1524873B2 DE19671524873 DE1524873A DE1524873B2 DE 1524873 B2 DE1524873 B2 DE 1524873B2 DE 19671524873 DE19671524873 DE 19671524873 DE 1524873 A DE1524873 A DE 1524873A DE 1524873 B2 DE1524873 B2 DE 1524873B2
Authority
DE
Germany
Prior art keywords
collector
resistance
transistor
current
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19671524873
Other languages
English (en)
Other versions
DE1524873A1 (de
Inventor
S K Wiedmann Dipl-Ing Dr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Publication of DE1524873A1 publication Critical patent/DE1524873A1/de
Publication of DE1524873B2 publication Critical patent/DE1524873B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/35—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine monolithisch integrierte Speicherzelle mit kleiner Ruheleistung, mit zwei als direkt gekoppelter bistabiler Multivibrator geschalteten Multiemittertransistoren, bei der die gespeicherte Information jeweils über einen Emitter eingeschrieben bzw. ausgelesen werden kann, wenn an die zweiten Emitter beider Transistoren ein Adressierimpuls gelegt wird, und bei der die Leistung während der Adressierung durch Verringerung des Kollektorwiderstandes mit Hilfe eines elektronischen Schalters heraufgesetzt wird.
Beim Aufbau von Speichern für elektronische Rechenmaschinen ist man bestrebt, möglichst viel Information auf einem möglichst kleinen Raum zu speichern, d. h. zu möglichst großen Bitdichten zu kommen. Um dieses Ziel praktisch zu erreichen, muß sowohl der Raumbedarf einer einzelnen Speicherzelle sehr klein gehalten werden als auch die gegenseitige Anordnung der einzelnen Speicherzellen zueinander in der Gesamtspeicheranordnung optimiert werden. Aus diesen Gesichtspunkten werden konventionelle Kernspeicher mehr und mehr durch größere Packungsdichten erlaubende, monolithisch integrierte Halbleiterspeicher ersetzt werden.
Für die elektrische Schaltung einer derartigen einzelnen Halbleiterspeicherzelle wird in der Regel eine Flip-Flop-Anordnung gewählt. Die Erfindung geht aus von einer bereits vorgeschlagenen Flip-Flop-Schaltung mit zwei Multiemittertransistoren, die eine bezüglich ihres Halbleiterflächenbedarfs günstige Realisierung in monolithischer Bauweise ermöglicht. Mit der zunehmenden flächenmäßigen Verkleinerung der Speicherzellen treten andererseits jedoch zwangläufig Wärmeabfuhrprobleme auf. Um die Verlustleistung einer Einzelzelle zu verringern, bestehen folgende schaltungstechnische Möglichkeiten:
1. Durch große Kollektorwiderstände der Flip-Flop-Transistoren kann ein kleiner Stromfluß und damit niedrige Dauerleistung erreicht werden. Damit sind aber als Nachteile eine geringe Leistung für die Leseoperation und kleine Schaltgeschwindigkeit verbunden, und zwar wegen der großen Zeitkonstanten des Produkts von Kollektorwiderstand und Kollektor-Basis-Kapazität.
2. Durch periodische An- und Abschalten der Spannungsversorgung (Pulse - Power - Betrieb) fließt nur für kürzere Zeiten ein Strom, wobei die Information der Zelle während der Abschaltzeit durch Ladungsspeicherung in den Sperrschichtkapazitäten erhalten bleiben kann. Das ist aber nur in beschränktem Umfang möglich, da bei großen Transistor-Leckströmen die maximal zulässige Abschaltzeit stark verkürzt wird.
3. Durch Beibehalten einer kleinen Ruheleistung durch große Kollektorwiderstände, jedoch Anheben der Leistung beim Adressieren der Zelle tritt nur kurzzeitig die notwendige Verlustleistung auf. Im allgemeinen ist zu einem solchen Umschalten der Leistung jedoch ein erheblicher Aufwand nötig.
Im Zusammenhang mit Kippschaltungen, die jedoch von der der Erfindung zugrundeliegenden Flip-Flop-Schaltung mit Multiemittertransistoren abweichen, ist die schaltungstechnische Realisierung der obengenannten Maßnahme unter 3 bekannt (USA.Patentschrift 2 874 315). Dort wird zur Einschränkung des Leistungsverbrauchs und damit der Erwärmung der Anordnung mit Hilfe eines elektronischen Schalters der Kollektorwiderstand zeitweilig verringert.
Die bloße Übertragung dieser Maßnahmen auf die genannte Multiemitter-Speicherzellenschaltung würde jedoch deren Vorteile bezüglich des geringen Halbleiterflächenbedarfs wieder aufheben, da bei einer üblichen Realisierung der zusätzlichen Schaltelemente in monolithischer Technik für jedes Bauelement je ein durch Isolationsdiffusionen abgetrenntes Halbleitergebiet vorzusehen wäre. Derartige Isolationsdiffusionen müssen zur wirksamen Isolation durch die gesamte Epitaxieschicht bis auf das Substrat hinunterreichen. Als Folge davon müssen laterale Ausdiffusionen in etwa derselben Größe in Kauf genommen werden, wodurch sich ein unerwünscht hoher Halbleiterflächenbedarf für jede einzelne Speicherzelle — und erst recht für einen Massenspeicher aus derartigen Speicherzellen — ergibt.
Es kann demnach festgestellt werden, daß bei der Auslegung von monolithisch integrierten Halbleiterspeicherzellen sowohl den integrations- als auch den schaltungstechnischen Maßnahmen entscheidende Bedeutung zukommt, weil den aus einer höheren Integration zwangläufig resultierenden Wärmeproblemen durch zusätzliche schaltungstechnische Maßnahmen begegnet werden muß, die ihrerseits wieder Einfluß auf den erzielbaren Integrationsgrad haben. Aus dieser Betrachtung der Zusammenhänge wird deutlich, daß die schaltungstechnischen und die Integrationsmaßnahmen nicht streng voneinander getrennt betrachtet werden können und dürfen.
Die Aufgabe der Erfindung besteht darin, eine monolithisch integrierte Speicherzellenschaltung mit sehr hohem Integrationsgrad anzugeben, bei der durch technologisch günstig realisierbare schaltungstechnische Maßnahmen vermieden wird, daß der durch den Einsatz von Multiemittertransistoren erzielbare hohe Integrationsgrad infolge von Wärmeentwicklung praktisch nicht ausgenützt werden kann. Ausgehend von der eingangs erwähnten Speicherzelle aus zwei als direkt gekoppelter bistabiler Multivibrator geschalteten Multiemittertransistoren, bei der die gespeicherte Information jeweils über einen Emitter eingeschrieben bzw. ausgelesen werden kann, wenn an die zweiten Emitter beider Transistoren ein Adressierimpuls gelegt wird, und dem an anderer Stelle bekanntgewordenen Schaltungsprinzip, wonach die Leistung einer Kippschaltung zeitweilig durch Verringerung des Kollektorwiderstandes mit Hilfe eines elektronischen Schalters heraufgesetzt wird, besteht die vorliegende Erfindung darin, daß diese Speicherzellenschaltung innerhalb einer Isolationswanne realisiert ist, in der die Kollektorgebiete der beiden Multiemittertransistoren mit den darin in bekannter Weise ausgebildeten Basis- und Emittergebieten durch eine epitaktische Schicht gleicher Leitfähigkeit verbunden sind, deren Bahnwiderstände zwischen einer mittig angeordneten Kontaktierung zum Anlegen der Betriebsspannung und den beiden Kollektoren als relativ hochohmige Kollektorwiderstände dienen, und daß in diese Schicht zwischen den derart ausgebildeten Multiemittertransistoren mindestens eine Zone komplementärer Leitfähigkeit eingelassen ist, die eine Kontaktierung zum Anlegen des Adressierimpulses besitzt und jeweils einen pnübergang zur Darstellung eines elektronischen Schal-
ters für die relativ niederohmigen zuschaltbaren Kollektorzweige bildet.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen. Sie betreffen schaltungstechnische Abwandlungen, wonach der elektronische Schalter entweder parallel zum gesamten Kollektorwiderstand oder nur zu einem Teil desselben liegt, oder ob nur der Kollektorwiderstand des zugehörigen leitenden Flip-Flop-Transistors verringert wird bzw. verschiedene vorteilhafte Ansteuerungsmöglichkeiten. Den weiteren schaltungstechnischen Ausbildungen entsprechen dabei zugehörige Modifikationen in der Anordnung der Diffusionsgebiete bzw. der Leiterzüge in bzw. auf dem Halbleiterkristall, die sich jedoch aus der oben gekennzeichneten grundsätzlichen Struktur unschwer ergeben.
Die Erfindung wird im folgenden an Hand mehrerer Ausführungsbeispiele unter Zuhilfenahme der Zeichnungen näher erläutert. Es zeigt
F i g. 1 die erfindungsgemäße Speicherzelle in ihrem elektrischen Ersatzschaltbild (Fig. 1 a) sowie deren monolithische Realisierung in einer schematischen Draufsicht auf den Halbleiterkristall (Fig. Ib),
F i g. 2 ein weiteres Ausführungsbeispiel der Erfindung im elektrischen Ersatzschaltbild (F i g. 2 a) und deren monolithische Realisierung im Halbleiterkristall (Fig. 2b) und
F i g. 3 bis 7 die elektrischen Schaltbilder weiterer Ausführungsbeispiele der Erfindung.
Zum besseren Verständnis der Erfindung soll hier kurz die Wirkungsweise der bereits vorgeschlagenen Speicherzelle erläutert werden. Bei einem solchen bistabilen Multivibrator ist stets ein Transistor leitend, während der andere gesperrt ist. Im Ruhezustand fließt Strom durch den leitenden Transistor über denjenigen Emitter, der sich auf dem Potential von 0 Volt befindet. Die Spannung am zweiten Emitter dieses Transistors liegt um den Spannungsabfall eines geringen sich einstellenden Stroms am Emitterwiderstand höher. Die Vorspannung der Basis gegen diesen Emitter genügt dann nicht mehr, einen vergleichbaren Stromfluß zu gestatten. Erst wenn mit einem Adressierimpuls an dem auf 0 Volt befindlichen Emitter der bisher leitende Transistorzweig gesperrt wird, fließt ein merklicher Strom über den Emitterwiderstand, dessen Spannungsabfall als Leseimpuls dient und über einen Leseverstärker zur Anzeige gebracht werden kann. Umgekehrt geschieht das Einschreiben einer Information so, daß der leitende Transistor bei Anlegen eines Adressierimpulses an den einen Emitter durch einen Schreibimpuls an den zweiten Emitter gesperrt wird.
F i g. 1 a zeigt die erfindungsgemäße Speicherzelle in ihrem elektrischen Ersatzschaltbild, wobei die Dioden D als elektronische Schalter dienen.
Im nicht adressierten Zustand liegt das Potential an der Kontaktierung A' und an der Kontaktierung A auf Null, und der Strom fließt nur durch die relativ großen Kollektorwiderstände Rc, wodurch die Verlustleistung einen kleinen Wert hat. Wird die Zelle adressiert, so wird das Potential an der Kontaktierung^' und an der Kontaktierung A so weit angehoben, daß der Strom praktisch nur über die beiden Widerstände R (R <^ Rc) zugeführt und je nach r Schaltungszustand der Zelle über den Widerstand RE '■':/. des Transistors T1 oder T2 abgeführt wird. Die Span- ':
nung am Widerstand RE von Transistors T2 dient als Eingangssignal des Leseverstärkers; durch positive Schreibimpulse an den Emitteranschlüssen E2 bzw. E1 wird T1 bzw. T2 eingeschaltet. Da der Widerstand R klein gegenüber dem Widerstand Rc dimensioniert ist, werden die i^C-Zeitkonstanten wesentlich herabgesetzt, und man erhält bei gleichem Rc eine größere Schaltgeschwindigkeit und größere Leseleistung gegenüber der bekannten Schaltung des Standes der Technik.
Es ist möglich, die beiden Kontaktierungen A und A' zu verbinden; dadurch benötigt man keine zusätzliche Zuleitung und Ansteuerstufe. Die Schaltung kann durch einen Widerstand ergänzt werden, der den beiden zusätzlichen Widerständen R gemeinsam vorgeschaltet wird, um eine gewisse Stromeinprägung zu erreichen. Dadurch wird eine zu starke Sättigung des stromführenden Transistors verhindert, wodurch die Schaltzeiten verringert werden.
Die erfindungsgemäße Darstellung der oben beschriebenen Schaltung in integrierter Bauweise ist in Fig. Ib skizziert.
Gebiete unterschiedlicher Leitfähigkeit sind durch unterschiedliche Schraffur dargestellt. Zur Isolation ist die vorliegende integrierte Schaltung von eventuell angrenzenden Bauelementen durch eine p+-Zone (Isolationswanne 1) abgegrenzt. Nach innen folgt ein Gebiet aus η-leitendem Material (epitaktische Schicht 2), ein p-leitendes Material (Basisgebiet 3) und ein η-leitendes Emittermaterial (Emittergebiet 4).
Ebenso besteht natürlich die Möglichkeit, jeweils ein Material komplementärer Leitfähigkeit zu verwenden.
Die beiden Multiemittertransistoren sind symmetrisch zu zwei Anschlußkontaktierungen UB und A' angeordnet. Ihre Kollektoren sind durch eine Epitaxieschicht gleicher Leitfähigkeit verbunden. Hierin eingelassen ist eine Schicht komplementärer Leitfähigkeit, welche die Anschlußkontaktierungyi' trägt. Sie erstreckt sich nach beiden Seiten bis in die beiden Kollektorzonen nahe an die beiden Basiszonen. Die Kontaktierung UB ist an der verbindenden Epitaxieschicht angebracht. Je zwei Emitter der beiden Transistoren sind über eine metallische Verbindung direkt gekoppelt, außerdem sind sie im Punktet noch metallisch mit der Kontaktierung A' verbunden. Daneben bestehen noch metallische Verbindungen jeweils zwischen der Basis des einen Transistors und dem Kollektor des anderen Transistors. An den nicht verbundenen Emittergebieten 4 sind über eine Kontaktierung die außerhalb der dargestellten Schicht liegenden Emitterwiderstände RE und Zuführungen zu Lese- bzw. Schreibverstärkern angeschlossen. Die Widerstände Rc der Schaltung nach F i g. 1 a sind durch die hochohmige epitaktische Kollektorverbindungsschicht zwischen der Z7ß-Kontaktierung und den Kollektoren der beiden Transistoren realisiert. Die beiden Dioden in den Kollektorzweigen sind durch pn-Übergänge zwischen der eingelassenen Zone komplementärer Leitfähigkeit und den beiden Kollektoren dargestellt. Die Widerstände R werden durch die Bahnwiderstände dieser Schicht zwischen der Kontaktierung^' und den pn-Ubergängen gebildet. Vorteilhaft ist die dargestellte Anordnung auszugestalten, wenn noch zwei Subkollektoren mit erhöhter Dotierung gegenüber dem Kollektormaterial in der Nähe der Transistoren vorgesehen sind.
Bemerkenswert an der gezeigten Verwirklichung der Schaltung nach F i g. 1 a in monolithischer Schaltkreistechnik ist, daß trotz der beiden zusätzlichen Widerständet und der beiden DiodenD die für die Speicherzelle notwendige Fläche nicht vergrößert wird gegenüber einem denkbaren Lay-out der nach dem Stand der Technik bekannten Zelle. Denn bei der üblichen Lay-out-Technik ■— nach der für jedes Bauelement eine besondere Isolationswanne erforder-Vorwiderstand der beiden Kollektorzweige bei Anlegen eines Adressierimpulses an die Basis eines parallelgeschalteten Transistors überbrückt wird, wobei der Spannungsabfall über dem Vorwiderstand zusammenbricht und ein Impuls an den Kollektorwiderständen erscheint. Im Ruhezustand wird der Zellenstrom durch den Widerstand Rv klein gehalten. Im adressierten Zustand, wenn entweder der Widerstand Rv mit Hilfe eines Transistors kurzgeschlossene
stromführenden Kollektorwiderstand so groß, die parallelgeschaltete Diode leitend wird, während die andere Diode praktisch unwirksam bleibt.
Falls die Emitter-Basis-Spannungen der Multiemittertransistoren innerhalb des ganzen Trägers (Chips), der eine Vielzahl gleichartiger Speicherzellen trägt, nur sehr wenig schwanken, kann man für viele Zellen einen gemeinsamen Widerstand Rv
lieh ist — hätte man eine merkliche und daher i0 wird oder das Potential im Punkte Q entsprechend
äußerst unerwünschte Vergrößerung der Fläche in angehoben wird, wird der Spannungsabfall über den
Kauf nehmen müssen. stromführenden Kollektorwiderstand so groß, daß
Ein weiteres Ausführungsbeispiel der Erfindung zeigt F i g. 2 a. Es ist eine Variante der Schaltung nach Fig. la. Hier werden die beiden Kollektorwiderstände angezapft; die Anzapfung wird über Entkopplungsdioden D an A' gelegt. Die Anzapfung wird so vorgenommen, daß das Teilungsverhältnis der Kollektorwiderstände sehr groß wird, so daß der
stromführende Kreis im adressierten Zustand einen 2o verwenden,
wesentlich kleineren Kollektorwiderstand und damit Ein viertes Ausführungsbeispiel der Erfindung
eine größere Leistung besitzt als im Ruhezustand. zeigt Fig. 5. Dieses Prinzip ähnelt dem in Fig. 2a
Die Verwirklichung dieses Schaltprinzips in mono- dargestellten. Als elektronischer Schalter ist hier je
lithischer Bauweise ist in Fig. 2b dargestellt. Im ein Transistor parallel zum Kollektorwiderstand vor-
Gegensatz zu F i g. 1 b ist die eingelassene mittlere 25 gesehen, dessen Basis mit einem Abgriff des Kollek-
Schicht komplementärer Leitfähigkeit zu zwei kleinen torwiderstandes bei Q1 und Q2 verbunden ist. Wird
Flächen zusammengezogen, die nahe an den beiden der Kollektorwiderstand vom Ruhestrom durch-
Transistorteilen liegen. Sie sind metallisch mit der flössen, so reicht der Spannungsabfall über dem
Kontaktierung A' verbunden. Wie in dem in Fi g. Ib unteren Teil des Kollektorwiderstandes nicht aus, um gezeigten Ausführungsbeispiel der Erfindung bilden 30 den Transistor leitend zu steuern. Erst ein Anheben
die pn-Übergänge die Dioden. Der Bahnwiderstand der Spannung an den beiden Kollektorwiderständen,
in der Verbindungsschicht zwischen den beiden Flä- der den Stromfluß durch den Kollektorwiderstand
chen und den zugehörigen Kollektoren der Transi- vergrößert, bewirkt, daß der Spannungsabfall so groß
stören bilden die verkleinerten Widerstände, die im wird, daß der Transistor leitend wird und eine grö-Gegensatz zu den Bahnwiderständen zwischen der 35 ßere Ausleseleistung erreicht werden kann. Im
Kontaktierung UB und den Kollektoren wirksam Gegensatz zu dem vorher erläuterten Prinzip ist hier
werden, wenn die Zelle adressiert wird. ein gemeinsamer Vorwiderstand nicht notwendig,
In den folgenden Ausführungsbeispielen bewirkt jedoch möglich.
der elektronische Schalter, daß im Gegensatz zu den Ein fünftes Ausführungsbeispiel der Erfindung ist beiden oben beschriebenen Ausführungsbeispielen 40 in F i g. 6 dargestellt. Hier wird der elektronische
nur derjenige Kollektorwiderstand überbrückt wird, Schalter durch einen dritten Multiemittertransistor,
dessen zugehöriger Transistor Strom führt. Der Vorteil dieses Schaltungsprinzips ist eine Einsparung von Widerständen, welcher sich besonders auswirkt bei der Darstellung in integrierter Bauweise.
Ein anderes Ausführungsbeispiel ist in F i g. 3 dargestellt. Im Ruhezustand sind beide Dioden D gesperrt. Der Strom wird in bekannter Weise durch die Kollektorwiderstände Rc bestimmt. Bei Anlegen der parallel zu den beiden Kollektorwiderständen liegt, dargestellt. Er ist im Ruhezustand gesperrt und wird bei Anlegen eines Adressierimpulses leitend, wodurch der stromführende Kollektorwiderstand überbrückt wird. Gegenüber dem in F i g. 5 dargestellten Beispiel hat dieses Ausführungsbeispiel den Vorteil, daß die beiden Kontaktierungen A und A', die dort verschieden hohe Adressierimpulse erfor-
eines Impulses bei der Adressierung der Zelle im 50 derten, hier miteinander verbunden werden können Punkte A' wird das Potential so weit angehoben, daß und die Steuerleistung an der Kontaktierung ^4' her-
die Diode im Zweig des stromführenden Transistors leitend wird, weil dessen Kollektorpotential niedriger liegt als das des gesperrten Transistors. Der Arbeitsstrom kann so auf einfache Weise allein durch den Emitterwiderstand RE bestimmt werden.
Ein drittes Ausführungsbeispiel der Erfindung zeigt F i g. 4. Der elektronische Schalter, der bewirkt, daß die Leistung während der Adressierung heraufgesetzt wird durch Verringerung des Kollektorwiderstandes des jeweiligen stromführenden Transistors und eventuell eines gemeinsamen Vorwiderstandes, ist in diesem Beispiel dargestellt durch je eine parallel zum Kollektorwiderstand liegende Diode pro Transistor, die den Kollektorwiderstand Rc des stromführenden Transistors überbrückt, wenn ein Impuls an die Kollektorwiderstände gelegt wird. Dies ist in geeigneter Weise dadurch zu erreichen, daß ein gemeinsamer abgesetzt wird. Auch hier kann in geeigneter Weise ein Vorwiderstand gemeinsam vor den beiden Kollektorwiderständen vorgesehen werden.
Patentansprüche:
1. Monolithisch integrierte Speicherzelle mit kleiner Ruheleistung, mit zwei als direkt gekoppelter bistabiler Multivibrator geschalteten Multiemittertransistoren, bei der die gespeicherte Information jeweils über einen Emitter eingeschrieben bzw. ausgelesen werden kann, wenn an die zweiten Emitter beider Transistoren ein Adressierimpuls gelegt wird, und bei der die Leistung während der Adressierung durch Verringerung des Kollektorwiderstandes oder eines gemeinsamen Vorwiderstandes mit Hilfe eines elektronischen Schalters heraufgesetzt wird, da-

Claims (6)

  1. 5 6
    bcnwf kern* crt an der gezeigten Verwirklichung Vorwiderstand der beiden Kollektorzweige bei An- j
    der Schalung ruch Fig. I« in monoltthiichcrSchalt- legen eines Adressierimpulses an die Basis eines
    kic.iicd.nik »*t, daü trou der beiden zusätzlichen paraüelgeschalteten Transistors überbrückt wird, wo-
    UidfrMiindcÄ und der beiden Dioden D die für bei der Spannungsabfall über dem Vorwiderstand j
    die SjKwhtr/cllc no'.wcndiyc !"lache nicht vergrößert 5 zusammenbricht und ein Impuls an den Kollektor- j
    wird i.Ttri^iK-f emeus ilaU.roreri Ijy-out der nach widerständen erscheint. Im Ruhezustand wird der
    .'tiun Siarid der Technik bekannten Zelle. Denn bei Zellenstrom durch den Widersland Rv klein gehalten,
    der üblK-hen- La>-out-Tcchnik — nach der für jedes Im adressierten Zustand, wenn f.iweder der Wider-
    ISauf lemcni eine besondere lfcolationswanne erforder- stand Rv mit Hilfe eines Transistors kurzgeschlossene
    lieh Ut — haue man eine merkliche und daher 10 wird oder das Potential im Punkte β entsprechend
    äultem unerwünschte Vergrößerung der Fläche in angehoben wird, wird der Spannungsabfall über den
    Kauf nehmen müssen. stromführenden Kollektorwiderstand so groß, daß
    Ein weitere* Ausfühmrigsbeispiel der Erfindung die parailelgeschaltete Diode leitend wird, während
    zeigt Fig.2a. Es ist eine Variante der Schaltung die andere Diode praktisch unwirksam, bleibt.
    cli H g. 1 a. Hier verd^n die beiden Kollektor- I5 Falls " die Emitter-Basis-Spannungen der Multiwiderstände angezapft; die Anzapfung wird über Ent- emittertransistoren innerhalb des ganzen Trägers kopplungsdiod™ D an A' gelegt. Die Anzapfung (Chips), der eine Vielzahl gleichartiger Speicherwird so vorgenommen, daß das Teilungsverhältnis zellen trägt, nur sehr wenig schwanken, kann man der Kollekiorwiderstände sehr groß wird, so daß der für viele Zellen einen gemeinsamen Widerstand Rv stromführende Kreis im adressierten Zustand einen 40 verwenden.
    wesentlich kleineren Kollektorwiderstand und damit Ein viertes Ausführungsbeispiel der Erfindung eine größere Leistung besitzt als im Ruhezustand. zeigt Fig. 5. Dieses Prinzip ähnelt dem in Fig. 2a Die Verwirklichung dieses Schaltprinzips in mono- dargestellten. Als elektronischer Schalter ist hier je lithischer Bauweise ist in Fig.2b dargestel·'. Im ein Transistor parallel zum Kollektorwiderstand vorGegensatz zu Fig. Ib ist die eingelassene mittlere 15 gesehen, dessen Basis mit einem Abgriff des Kollek-Schicht komplementärer Leitfähigkeit zu zwei kleinen torwiderstandes bei Q1 und O2 verbunden ist. Wird j Flächen zusammengezogen, die nahe an den beiden der Kollektorwiderstand Vom Ruhestrom durch- j Transistorteilen liegen. Sie sind metallisch mit der flössen, so reicht der Spannungsabfall über dem Kontaktierung Λ' verbunden. Wie in dem in Fig. IK unteren Teil des Kollektorwiderstandes nicht aus, um gezeigten Ausführungsbeispiel der Erfindung bilden 30 den Transistor leitend zu steuern. Erst ein Anheben die pn-Übergänge die Dioden. Der Bahnwiderstand der Spannung an den beiden Kollektorwiderständen, in der Verbindungsschicht zwischen den beiden FIa- der den Stromfluß durch den Kollektorwiderstand chen und den zugehörigen Kollektoren der Transi- vergrößert, bewirkt, daß der Spannungsabfall sogroß stören bilden die verkleinerten Widerstände, die im wird, daß der Transistor leitend wird und eine grö-Gegensatz zu den Bahnwiderständen zwischen der 35 ßere Ausleseleistung erreicht werden kann. Im Kontaktierung UB und den Kollektoren wirksam Gegensatz zu dem vorher erläuterten Prinzip ist hier werden, wenn die Zelle adressiert wird. ein gemeinsamer Vorwiderstand nicht notwendig,
    In den folgenden Ausführungsbcispielen bewirkt jedoch möglich.
    der elektronische Schalter, daß im Gegensatz zu den Ein fünftes Ausführungsbeispiel der Erfindung ist
    beiden oben beschriebenen Ausführungsbcispielen 40 in Fig. 6 dargestellt. Hier wird der elektronische
    nur derjenige Kollektorwiderstand überbrückt wird, Schalter durch einen dritten Multiemittertransistor,
    dessen zugehöriger Trai.v.vtor Strom führt. Der Vor- der parallel zu den beiden Kollektorwiderständi-n
    teil dieses Schaltungsprinzips ist eine Einsparung von liegt, dargestellt. Er ist im Ruhezustand gesperrt und
    Widerständen, welcher sich besonder* auswirkt bei wird bei Anlegen eine* Adressierimpulses leitend,
    der Darstellung in integrierter Bauweise. «j wodurch der stromführende Kollektorwiderstand
    Ein andere* Ausführungsbeispiel iil in Fi/. 3 überbrückt wird. Gegenüber dem in Fig. 5 dargc-
    dargestcllt. Im Ruhezustand sind 'teide Dioden D stellten Beispiel hat dieses Auüführungsbeispi·^ den
    gesperrt. Der Strom wird in bekannt Weise durch Vorteil, daß die beiden Kontakticrungen A unJ A',
    die Kollcklorwidcrstandc R, bcstim nt. Bei Anlcpcn die dort verschieden hohe Adressierimpulsc crfor-
    cine* Irnpulw.·* bei dtr Adressierung der Zelle im je dcrtcn, hier miteinander verbunden werden können
    Punkte A' wird das Potential *o weit angehoben, daß und die Steucrlciitung an der Kontaktierung A' her-
    die Diode im Zweig des stromführenden Transistors »bgcsct/t wird. Auch hier kann in geeigneter Weise
    leitend wird, weil dessen Kollcktorpotcntial niedriccr ein VorwidcrMand gemeinsam vor den beiden KoI-
    licpt als das des pcspcrrtcn Transistors. Der Arbcits- lcktorwiderständen vorgesehen werden. Mrom kann so auf einfache Weite »Hein durch den 5$
    Emitterwiderstand R, bestimmt werden. Patentansprüche:
    Ein dritte» AusführunpsbcispicJ der Ilrfindunp zeigt 1. Monolithisch integrierte Speicherzelle mit Fip. 4. Der elektronische Schalter, der hcwirkt. daß kleiner Ruhclcistung, mit zwei als direkt gekop-J .· Leistung wahrend der Adressierung ncraufpcsct/t peiler bistabilcr Multivibrator geschalteten Mulli-A.-rci durch Verringerung des Kollektor*idcmandcs *e cmittcrirsnsistorcn. bei der die gespeicherte In-Jcs jeweiligen stromführenden Transistor* und even- formation jeweils über einen Emitter eingelucll eines gemeinsamen Vnrwidcrstandci. ist in die- Khricben bzw. ausgelesen werden kann, wenn an scm Beispiel dargestellt 'durch je eine |>*ral!rl zum die zweiten Emitter beider Transistoren ein Kollektorwiderstand liegende Diode pro Transistor, Adrcssicrimpuk gelegt wirJ, und bei der die die den Kollcktnrwidcrsiand R1 des stromführenden *5 Leistung während der Adressierung durch VerTransistors überbrückt, wenn ein Impuls an die KoI- ringcrung des Kollcktorwidcrstandcs oder eines lektorwidtn.tiindc gclct't wird. Dies ist in geeigneter gemeinsamen Vorwidcrstandcs mit Hilfe eines Weise dadurch /u eircichen. daß ein gemeinsamer elektronischen Schalters heraufgesetzt wird, da-
    durch gekennzeichnet, daß die« Spei· cherzcllenscbaltung innerhalb einer l*c>thtioorwanne(l) realisiert ist, in der die Kollektor· gebiete der beiden MulticmittertramUtoren(ri, T2) mit den darin in bekannter Wri« eu*£r- | bildeten Basis-(3) und Eniiter^cbictrn (4) duich eine epitaktische Schicht (2) gleicher Leitfähigkeit verbunden sind, deren Bahnwiderbikndc zwischen einer mittig angeordneten Kontaktie· : jng (UB) zum Anlegen der Bctriebupannung ι· und den beiden Kollektoren ah relativ hoch· ohmige Kolltktorwidcrstände (Rc) dienen, und daß in diese Schicht (2) zwischen de » derart ausgebildeten Multiemittertranwstoren (71,72) mindestens eine Zone komplementärer Leitfähigkeit i$ (3*) eingelassen ist, die eine Kontaktierung (A' in F i g. 1 b) zum Anlegen de* Adrcisterimpulie» besitzt und jeweils einen pn-Ubergang zur Darstellung eines elektronischen Schalter* (U) fur die relativ nicderohmigen «uschaltbaren Kollek- μ torzweige bildet.
  2. 2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß der elektronische Schalter aui je einer Diode (D) pro Multiemittertransistor besteht, die bei Anlegen eines Adressiertmpulse* «5 einen Teil des stromführenden Kollektorwiderstandes (Rc) überbrückt.
  3. 3. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß in die epitaktische Schicht (2) zwischen den darin in einem Abstand ausgebil- jo deten MuIiemittertran?;Moren(71,r?) zwei kleinere Zonen komplementär Leitfähigkeit (3' in F i % 2 b) to eingeladen sind, daß der Bahn- »idrrvund r»:sct:?n einer iokhcn Zore und dem dajrugchoiigen Traniiitorkollcktor wesentlich kleinrr Ut alt ein Koücktorwidcniand und der pn-l'tx-rpiinj! r*iuhrn einer «>lchcn Zone und der l-piuxicuinciii Diodenwirkung zeigt.
  4. 4. Speicherzelle nach Anspruch I1 dadurch gekennzeichnet, dall der elektronische Schalter aus je einer parallel zum Koüekio.-widerstand liegenden Diode (D) pro Muliiemiitertransistor besteht, die den KoücLtorwidcriiand des itromführcnden Traniistori überbrückt, wenn gleichzeitig mit dem AjdreuieriinpuU ein Spannungsimpuls an das gerneinidme Ende der beiden Kollektorwiderstände (R,) gelegt wird.
  5. 5. Speicherzeil· Jach Anspruch 1, dadurch gekennzeichnet, daß der elektronische Schalter aus einem Muhiemiitemamistor besteht, der parallel zu den beiden Kollektcrwiderständen (Rc) liegt und bei Anlegen eines Adressierimpulses an die Basis (A') den stromführenden Kollektorwiderstand (Rc) überbrückt.
  6. 6. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß der elektronische Schalter aus je rnem Transistor parallel zum Kollektorwidersta. !^ÄC) besteht, dessen Basis mit einem Abgriff i-es Kollektorw! Jerstandes (Rc) so vbunden ist, daß bei Anlegen eines Adressierimpulses an die Spanrrungsversorgungsklemme der Spannungsabfall am stromführenden Kollektorwiderstand (Rc) eine Anhebung der Basis bewirkt und damit den Transistor leitend steuert.
    H'. .zu 1 Blatt Zeichnungen
    009 552/314
DE19671524873 1967-10-05 1967-10-05 Monolithische integrierte Speicherzelle mit kleiner Ruheleistung Withdrawn DE1524873B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEJ0034731 1967-10-05

Publications (2)

Publication Number Publication Date
DE1524873A1 DE1524873A1 (de) 1970-12-23
DE1524873B2 true DE1524873B2 (de) 1970-12-23

Family

ID=7205185

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671524873 Withdrawn DE1524873B2 (de) 1967-10-05 1967-10-05 Monolithische integrierte Speicherzelle mit kleiner Ruheleistung

Country Status (4)

Country Link
US (1) US3505573A (de)
DE (1) DE1524873B2 (de)
FR (1) FR1582993A (de)
GB (1) GB1234434A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1524892B1 (de) * 1967-12-15 1970-09-03 Ibm Deutschland Halbleiterspeicherzelle mit kreuzgekoppelten Multie mittertransistoren
US3621302A (en) * 1969-01-15 1971-11-16 Ibm Monolithic-integrated semiconductor array having reduced power consumption
DE1938468C3 (de) * 1969-07-29 1974-04-25 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Dynamische Schaltungsanordnung
US3626390A (en) * 1969-11-13 1971-12-07 Ibm Minimemory cell with epitaxial layer resistors and diode isolation
US3610967A (en) * 1970-02-27 1971-10-05 Ibm Integrated memory cell circuit
US3680061A (en) * 1970-04-30 1972-07-25 Ncr Co Integrated circuit bipolar random access memory system with low stand-by power consumption
DE2129166B2 (de) * 1970-06-12 1974-03-28 Hitachi Ltd., Tokio Halbleiterspeicher
JPS5240171B1 (de) * 1970-06-12 1977-10-11
US3688280A (en) * 1970-09-22 1972-08-29 Ibm Monolithic memory system with bi-level powering for reduced power consumption
US3723837A (en) * 1970-09-22 1973-03-27 Ibm Resistor bed structure for monolithic memory
US3736569A (en) * 1971-10-13 1973-05-29 Ibm System for controlling power consumption in a computer
FR2304991A1 (fr) * 1975-03-15 1976-10-15 Ibm Agencement de circuits pour memoire semi-conductrice et son procede de fonctionnement
DE2739283A1 (de) * 1977-08-31 1979-03-15 Siemens Ag Integrierbare halbleiterspeicherzelle
NL188721C (nl) * 1978-12-22 1992-09-01 Philips Nv Halfgeleidergeheugenschakeling voor een statisch geheugen.
US4297598A (en) * 1979-04-05 1981-10-27 General Instrument Corporation I2 L Sensing circuit with increased sensitivity

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL298196A (de) * 1962-09-22
US3359432A (en) * 1964-11-05 1967-12-19 Bell Telephone Labor Inc Trigger circuit employing common-base transistors as steering means as in a flip-flop circuit for example

Also Published As

Publication number Publication date
DE1524873A1 (de) 1970-12-23
GB1234434A (de) 1971-06-03
US3505573A (en) 1970-04-07
FR1582993A (de) 1969-10-10

Similar Documents

Publication Publication Date Title
DE1817510C3 (de) Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren
DE1537992B2 (de) Bistabile Kippschaltung
DE1524873B2 (de) Monolithische integrierte Speicherzelle mit kleiner Ruheleistung
DE2154024A1 (de) Binäres Speicherelement aus einer Flip-Flop Schaltung
DE2623507A1 (de) Schaltungsanordnung fuer binaere schaltvariable
DE69803073T2 (de) Elektronischer analogschalter
DE2901538A1 (de) Speicherschaltung und variabler widerstand zur verwendung in derselben
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE1959744A1 (de) Monolithische Halbleiteranordnung
EP0000169B1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE2738678B2 (de) Monolithisch integrierte Speicherzelle
DE2142721A1 (de) Integrierte bistabile Speicherzelle
DE2309616C2 (de) Halbleiterspeicherschaltung
DE2318550C3 (de) Speicheranordnung
DE2519323C3 (de) Statisches Drei-Transistoren-Speicherelement
EP0004871B1 (de) Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle
DE68918894T2 (de) Statische MESFET-Speicherzelle mit wahlfreiem Zugriff.
DE2760086C2 (de)
DE2612666A1 (de) Hochintegrierte, invertierende logische schaltung
DE2152109A1 (de) Speicher mit Feldeffekt-Halbleiterelementen
DE1524873C (de) Monolithische integrierte Speicherzel Ie mit kleiner Ruheleistu gng
DE2751481C2 (de) Lastimpedanz für eine statische Halbleiterspeicherzelle
DE3033731C2 (de) Statische bipolare Speicherzelle und aus solchen Zellen aufgebauter Speicher
DE2430947C2 (de) Halbleiterspeichereinheit
DE1817498C3 (de) Monolithisch integrierte Speicherzelle

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee