DE2623507A1 - Schaltungsanordnung fuer binaere schaltvariable - Google Patents

Schaltungsanordnung fuer binaere schaltvariable

Info

Publication number
DE2623507A1
DE2623507A1 DE19762623507 DE2623507A DE2623507A1 DE 2623507 A1 DE2623507 A1 DE 2623507A1 DE 19762623507 DE19762623507 DE 19762623507 DE 2623507 A DE2623507 A DE 2623507A DE 2623507 A1 DE2623507 A1 DE 2623507A1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
connection
circuit
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762623507
Other languages
English (en)
Other versions
DE2623507B2 (de
DE2623507C3 (de
Inventor
Leo Boyes Freeman
Robert James Incerto
Jun Joseph Anthony Petrosky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2623507A1 publication Critical patent/DE2623507A1/de
Publication of DE2623507B2 publication Critical patent/DE2623507B2/de
Application granted granted Critical
Publication of DE2623507C3 publication Critical patent/DE2623507C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors
    • H03K19/09445—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors with active depletion transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
    • H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Adornments (AREA)

Description

mö-fe
,Anmelderin: ' International Business Machines
i Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 974 074
\ Schaltungsanordnung für binäre Schaltvariable
jDie Erfindung betrifft Schaltungsanordnungen für binäre Schaltva-
!riable, mit Feldeffekttransistoren als Schaltungselementen.
Die inzwischen weit verbreiteten Feldeffekttransistoren sind gegen-] über bipolaren Transistoren wesentlich preiswerter herzustellen. \ Der Betrieb einer Schaltung mit Feldeffekttransistoren ist jedoch ,erheblich langsamer als mit bipolaren Transistoren, und sie brauchen eine relativ höhere Versorgungsspannung.
Zur Lösung dieser Probleme wurden die verschiedensten Feldeffekttransistor-Grundschaltungen vorgeschlagen. Die Elementarschaltung ist ein Inverter, mit einem Last-Widerstand, der die Drain-Versorgungsspannung mit dem Inverterausgang verbindet, und mit einem Anreicherungs-Feldeffekttransistor zwischen dem Inverterausgang und dem Source-Potentialanschluß. Da es schwierig ist, einen diffun-
609850/1065
idierten Bereich mit einem ausreichend großen Widerstand für niedrige Verlustleistung vorzusehen, ohne eine enorme Halbleiterfläche Idafür zu brauchen, wurde als Ersatz für den Last-Widerstand ein
!Feldeffekttransistor benutzt, dessen Gate mit der Drain-Versor-
ιgungsspannung verbunden ist. Der Nachteil dieser Schaltung liegt •darin, daß die Ausgangsspannung auf einen Wert begrenzt ist, wel-Ieher der Drain-Spannung abzüglich der Schwellenwertspannung des
[Lasttransistors entspricht. Außerdem nimmt der Ausgangsstrom des Lastelementes sehr schnell mit zunehmender Spannung am Ausgang (d.h. an der Source des Lasttransistors) ab.
|Eine andere, allgemein bekannte Schaltungsart ist der Komplemen-
tärinverter. Dieser benutzt einen N-Kanal-Anreicherungstransi-
stör, der an die negative Spannungsversorgung angeschlossen ist, (und einen P-Kanal-Anreicherungstransistor, der mit der positiven
!Spannungsversorgung verbunden ist, und deren gemeinsame Drain-Elektroden den Ausgang bilden. Diese Schaltungsart braucht einen nennenswerten Strom nur, wenn die Elemente umgeschaltet werden; außerdem braucht sie nur eine Versorgungsspannung. Transistoren entgegengesetzten Kanaltyps brauchen jedoch auf einem integrierten Schaltungschip durch die notwendige Isolation zwischen den Elementen ungewöhnlich viel Platz, und außerdem sind mehr Verarbeitungsschritte erforderlich, wodurch die Fabrikationskosten nennenswert ansteigen.
FI 974 074 - 2 -
' 609850/1065
In jüngster Zeit wurden Schaltungsfamilien vorgeschlagen, die als Inverter einen Anreicherungs-Feldeff ekttran'sistor (E-FET) zwischen Source- und Drain-Spannungsversorgung und einen Verarmungs-Feldeffekttransistor (D-FET) als Last verwenden.
Ein E-FET hat bekanntlich bei Nullspannung zwischen Gate und Source eine Kanalleitfähigkeit, die im wesentlichen Null ist; die Kanalleitfähigkeit kann erhöht werden durch Anlegen einer Gate-Source-Spannung angemessener Grosse. Für einen N-Kanal-E-FET erhöht eine positivere Spannung zwischen Gate und Source mit der Bezeichnung V oder Vnc die Kanalleitfähigkeit. Andererseits hat ein D-FET eine nennenswerte Kanalleitfähigkeit bei V-, = O; die Kanalleitfähigkeit kann herauf- oder heruntergesetzt werden
entsprechet der Polarität von V . Für einen N-Kanal-D-FET erhöht eine
Gb
positivere Spannung V die Kanalleitfähigkeit und diese bleibt bestehen,
KjO
bis eine vorgegebene negative Spannung V c angelegt wird.
Ein Inverter mit Kombination eines E-FET und eines D-FET ist einem Inverter überlegen, der nur E-FET-Typen verwendet, weil der Wirkungsgrad höher ist und weil die Umschaltung schneller erfolgt. Es wurde festgestellt, dass der Strom durch den D-FET im wesentlichen konstant bleibt, während sich die Ausgangsspannung zur Drain-Versorgungsspannung hin verändert, wodurch sich eine wesentlich grössere Schaltgeschwindigkeit ergibt. Der D-FET kann auch wesentlich kleiner gemacht werden als ein E-FET, der für denselben Zweck benutzt wird, insbesondere, wenn keine erhöhte Schaltungsgeschwindigkeit gefordert wird.
FI 9774-074 - 3 -
, -609850/1065
Derartige Inverterschaltungen werden aber selten einzeln benutzt, sondern im allgemeinen in Kombinationen, und diese Kombinationen haben Probleme aufgeworfen, die bisher nicht zufriedenstellend gelöst wurden, wie beispielsweise der Leistungsverbrauch und die erzielbare Betriebsqualität.
Der Betrieb von FET-Digitalschaltungen hängt beispielsweise hochgradig vom Verhältnis des durch die Transistoren fliessenden Stroms ab, wenn die Elemente einerseits mit einem logischen Eingangssignal "1" oder andererseits "0" gespeist werden. Ein typischer Leitungstreiber hat eine Ausgangsstufe mit einem E-FET (Anreicherungs-Feldeffekttransistor) und einem D-FET (Verarmungs-Feldeffekttransistor), die in Reihe geschaltet sind. Das Eingangssignal wird an den E-FET angelegt, und der D-FET-Eingang wird gesteuert durch eine Reihenschaltung eines anderen Lastelementes aus E-FET und D-FET. Das Eingangssignal wird auch an das Gate des zuletzt genannten E-FET angelegt. Anstiegszeit und Verzögerung der Schaltung werden bestimmt durch den vom Ausgangs-D-FET erzeugten Strom. Um den Schaltungsbetrieb zu beschleunigen, kann der Ausgangs-D-FET breiter gemacht werden, dadurch steigt jedoch auch der in der Ausgangsstufe benötigte Strom.
Als weiteres Beispiel sei eine statische Speicherzelle aus vier Elementen genannt, die ein Paar Anreicherungs-Feldeffekttransistoren als kreuzgekoppeltes Speicherlement sowie ein Paar Doppel-Schwellenwert-Feldeffekttransistoren benutzt, die sowohl als Last wie auch als E/A-Elemente fungieren. Eine solche Speicherzelle ist näher beschrieben in einer Veröffentlichung von D.W. Kemerer mit dem Titel "Storage Cell Using
FI 9-74-074 - 4 -
s 609850/1065
Double-Threshold Field-Effekt Transistors", IBM Technical Disclosure Bulletin, Vol. 14, Nr. 4, September 1971, Seiten 1077-78. Diese Art Speicherzelle ist den gebräuchlicheren statischen Speicherzellen mit sechs Elementen dadurch überlegen, daß der für !jede Zelle auf dem Chip erforderliche Platz durch die Verwendung jder Doppel-Schwellenwert-Feldeffekttransistoren wesentlich reduziert wird. Alle in der Veröffentlichung beschriebenen Elemente gehören zum Anreicherungstyp, da sie normalerweise nicht leiten, bis eine entsprechende Vorspannung an ihre Gate-Elektroden ange-
legt wird. Die Schaltgeschwindigkeit dieser Anordnung ist zu niedrig, um in kommerziell annehmbaren Speicheranordnungen benutzt werden zu können. Außerdem ist die Bereitstellung der Vorspannung der Wortleitung während des Zellenbetriebes komplizierter als bei Standardzellen.
Die Aufgabe der Erfindung besteht daher darin, die Arbeitsweise von Feldeffekttransistoren benutzenden Schaltungen, die in inte grierter Halbleiter-Standardstruktur und in herkömmlichen Techni-
iken hergestellt werden, zu verbessern.
Die erfindungsgemäße Schaltungsanordnung für binäre Schaltvariable
ist dadurch gekennzeichnet, daß sie mindestens eine Parallelschaltung eines Feldeffekttransistors vom Verarmungstyp und eines Feldeffekttransistors vom Anreicherungstyp enthält, wobei die Sourcei
Elektroden, die Gate-Elektroden und die Drain-Elektroden der bei-
|den Feldeffekttransistoren entsprechend miteinander verbunden sind.
FI 974 074 - 5 -
609850/1065
Durch die parallele Verbindung von Feldeffekttransistoren des Verarmungstyps und des Anreicherungstyps wird der Leistungsbedarf reduziert bzw. die Schaltgeschwindigkeit erhöht.
Die Arbeitsweise einer Inverterschaltung mit Gegentaktausgangsstufe kann verbessert werden durch die erfindungsgemässe Parallelschaltung eines Anreicherungs-FET und eines Verarraungs-FET als Ausgangsstufe.
Weitere vorteilhafte Ausführungsfortnen der Erfindung sind den Ansprüchen zu entnehmen.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschliessend näher beschrieben. Es zeigen:
Fig. 1 ein schematisches Schaltbild erfindungsgemäss parallel geschalteter Verarmungs- und Anreicherungs-FET-E leinen te;
Fig. 2 in einem schematischen Schaltbild die parallel geschalteten Anreicherungs- und Verarmungs-FET-Elemente als Einzelelement;
Fig. 3A perspektivische und Seitenansicht eines Halbleiterbauelementes, und 3B das aus einem Anreicherungs-FET sowie einem Verarmungs-FET in Parallelanordnung besteht;
FI 9-74-074 - 6 -
609850/1065
Fig. 4A Kurven des Drain-Source-Stromes I über der Drain-Sourcebis 4C Spannung V zur Illustration der'verbesserten Eigenschaften einer erfindungsgemässen Schaltung gegenüber der Charakteristik einzelner Anreicherungs— und Verarmungs-Feldeffekttransistoren;
Fig. 5A Kurven von I über der Gate-Source-Spannung V , die ebenfalls
JJ ■. G
bis 5C die Verbesserung zeigen;
Fig. 6 in einem schematischen Schaltbild einen verbesserten erfindungsgemässen Leitungstreiber;
Fig. 7 in einer Kurve die Spannung über der Zeit am Ausgangsknotenpunkt der in Fig. 6 dargestellten Schaltung;
Fig. 8 in einem Schemaschaltbild eine verbesserte erfindungsgemässe Speicherzelle; und
Fig. 9 Schaltbilder und die dazugehörigen Wahrheitstabellen erfindungsbis 14 gemässer verbesserter Verknüpfungsschaltungen.
In Fig. 1 ist die Grundschaltung der Erfindung als parallele Verbindung zweier Feldeffekttransistoren (FET), eines Verarmungs-FET 2 (D-FET) und eines Anreicherungs-FET 3 (E-FET) gezeigt. Beide FETs sind N-Kanal-leitend; Transistoren mit P-Kanal können, jedoch genauso gut verwendet werden. Die Sourc'e-Elektroden der beiden Transistoren mit den Bezeichnungen 5 bzw.
FI 9-74-074 - 7 -
609850/1065
6 sind an die negative Seite der Schaltung angeschlossen. Die Drain-Elektroden sind mit der positiven Seite der- Schaltung und mit der Ausgangsleitung verbunden. Für P-Kanal-Transistoren müsste die Spannungspolarität umgekehrt sein. Die Gate-Elektroden sind gemeinsam an den Eingang der Schaltung gelegt. Die Gate-Elektroden beider Transistoren, des Verarmungsund des Anreicherungstransistors, bleiben aktiv, d.h., kein Gate wird direkt mit der Source oder Drain verbunden. Die Drain-Source-Spannung beider Transistoren ist mit Vn bezeichnet, und die Gate-Source-Spannung mit V^. Das Signal am Eingang der Schaltung ist mit V bezeichnet; das Ausgangssignal ist der Strom I .
Die in Fig. 1 gezeigte Grundschaltung kann zwar als unabhängige Schaltung benutzt werden, wird jedoch in den meisten Fällen zusammen mit einer grösseren Anzahl von Bauelementen benutzt. In solchen Schaltungen ändern sich Lage und Quelle der Referenzpotentiale V und V- . Die Grundanordnung
Lr -U
der Transistoren zueinander ist jedoch gleich, Gate, Source und Drain eines Transistors sind entsprechend mit Gates Source und Drain des anderen verbunden. Zwischen Gate und Drain oder Source gibt es keine Verbindung.
Fig. 2 zeigt die parallel geschalteten Verarmungs- und Anreicherungs-Feldeffekttransistoren als ein Schaltelement 7, dargestellt durch das Symbol E//D. Das Ausführungsbeispiel· einer solchen Schaltung als integriertes N-Kanal-Halbleiterelement ist in den Fig. 3A und 3B gezeigt. Source- und Drain-Bereich des Schaltelementes mit den Bezeichnungen 14 und 15 enthalten N+-Diffusionen in einem P-Substrat 12. Das Element unterscheidet sich von
FI 9-74-074 - 8 -
609850/1065
den Standard-Feldeffekttransistoren dadurch, dass es zwei separate Kanalbereiche 16 und 18 hat, von denen der Bereich 16 als Anreicherungsteil (E) des Elementes dient. Dieser Teil hat einen relativ niedrigen spezifischen Widerstand im Vergleich zum Bereich 18 und eine Schwellenwertspannung Vu, die grosser ist als 0 Volt. Andererseits hat der Bereich 18, der Verarmungsteil (D), einen relative hohen Dotierungsgrad, so dass er eine Schwellenwertspannung V unterhalb von 0 hat.
Die in Fig. 3A und 3 B gezeigten Schaltelemente können durch Standard-Halbleitertechniken hergestellt werden. Der Verarmungsbereich 18 (D) des Kanals wird vorzugsweise durch Ionenimplantation eines N-Dotierungsmittels wie Arsen oder Phosphor gebildet, um die Schwellenwertspannung V herunterzusetzen. Der Anreicherungsbereich 16 (E) des Kanals kann denselben Dotierungsgrad haben wie das Substrat 12, oder es kann durch Ionenimplantation ein P-Dotierungsmittel eingepflanzt werden, um die Schwellenwertspannung anzuheben. Zur Herstellung des in Fig. 3A gezeigten Elementes eignen sich auch zahlreiche andere Techniken.
Die in Fig. 3A und 3B dargestellten Feldeffekttransistoren mit N-Kanal können natürlich auch mit P-Kanal ausgeführt werden, ohne dass die Erfindung dadurch beeinträchtigt würde.
In den Fig. 4A bis 4C und 5A bis 5C werden die charakteristischen Kurven von einzelnen Anreicherungs- und Verarmungselementen mit der Charakteristik parallel geschalteter Elemente nach dem Erfindungsgedanken verglichen.
FI 9-74-074 - 9 -
609850/1065
Die Fig. 4A bis 4C zeigen den Drain-Strom I über der Drain-Source-Spannung V für ausgewählte Gate-Drain-Spannungen V .
Die Fig. 4A und 4B zeigen charakteristische Kurven für Standard-E-FET und Standard-D-FET, die Fachleuten allgemein bekannt sind. Für gegebenes V und V hat ein Anreicherungs-FET einen niedrigeren Drain-Source-Strom I als ähnlich ^hergestellte Verarmungstypen. Ausserdem ist die Stromänderung aufgrund einer Aenderung von V bei gegebenem V für einen D-FET grosser
(j - JJ
als bei einem E-FET.
Für die Parallelschaltung eines D-FET und eines E-FET nach dem Erfindungsgedanken ist nicht nur der Strom für gegebenes V und V wesentlich grosser, sondern auch die Stromänderung bei Aenderung von V . Da der Strom durch die parallel geschalteten Elemente grosser ist als für die einzelnen Elemente, erfolgt die Umschaltung über eine Ausgangs last wesentlich schneller.
In den Fig. 5A bis 5C ist zu sehen, dass bei kleineren Werten von V und Vn der Strom durch das E//D-Element genauso gross ist wie bei dem in Fig. 5B gezeigten Verarmungselement. Das bedeutet, dass die durch den E//D-FET bei niedrigen Gate-Spannungen verbrauchte Verlustleitung gleich der Verlustleistung des einzelnen D-FET ist trotz der höheren Schaltgeschwindigkeit des Parallel-Elementes.
FI 9-74-074 - 10 -
609850/10 6 5
Fig. 6,zeigt einen Inverter (NICHT-Glied) nach dem Erfindungsgedanken, der als Leitungstreiber in FET-Schaltungen "benutzt werden kann. Die neuartige Verbindung in Fig. 6 besteht aus der Parallelschaltung eines D-FET 32 mit einem E-FET 35. Die Verbindung der D-FET-Elernente 30 und und der E^FET-Elernente 31 und 33 ohne den E-FET 35 ist eine Inverterschaltung bekannter Art.
Die Transistoren 30 und 31 sind zwischen einer Drain-Spannung V und einer durch das konventionelle Zeichen für Erdpotential bezeichneten Source-Spannung in Serie geschaltet. Die Source-Elektrode des D-FET 30 ist elektrisch verbunden mit dessen Gate und dem Gate des D-FET 32. Der Eingang zur Schaltung ist an die Gate-Anschlüsse der E-FET-Elemente 31 und 33 gelegt. Der Ausgang der Schaltung ist zum Treiben einer anderen nicht dargestellten Schaltung geschaltet, die die angegebene Lastkapazität hat. Die Verbesserung in dieser Schaltung besteht in dem zusätzlichen E-FET 35, dessen Drain, Source und Gate direkt mit Drain, Source und Gate des D-FET 32 verbunden sind.
Die Arbeitsweise der in Fig. 6 gezeigten Schaltung ist am besten aus Fig. 7 zu ersehen, wo die Kurve der Spannung am Ausgang der Schaltung,
V.„_, während der Umschaltung über der Zeit dargestellt-.ist,-Die.„gestrichelte AUS
Linie 22 zeigt die Arbeitsweise der Schaltung der Fig. 6 ohne den oben erwähnten zusätzlichen E-FET 35, während die ausgezogene Linie 20 den Schaltungsbetrieb mit dem E-FET 35 nach Darstellung der Fig. 6 zeigt.
FI 9-74-074 - 11 -
609850/1065
Nimmt man an, dass das Signal an der Eingangs leitung positiv ist (z.B. logische Eins), so wird der E-FET 31 leitend und lässt Strom von V durch den D-FET 30 zur Erde fliessen. Das Eingangssignal lässt auch den E-FET 33 .Leitend werden, während der E-FET 35 nichtleitend gemacht wird infolge der Verbindung'seines Gate durch den E-FET 31 mit Erde. Der D-FET 32 ist durch seine Bauweise bis zu einem gewissen Grade immer leitend, und Strom fliesst
von Vn durch den D-FET 32 und den E-FET 33 zur Erde. In diesem Zustand JJ
liegt das Potential am Ausgang dann etwas über Erdpotential mit etwa O5I bis 0,4 Volt. Der in der Schaltung verbrauchte Strom bei einer logischen Eins am Eingang ist gleich der Versorgungsspannung V multipliziert mit dem jeweils durch die D-FET-Elernente 30 und 32 fliessenden Strom. Der durch die E-FET-Elemente 31 und 33 verbrauchte Strom ist minimal, weil beide durch das Eingangssignal eingeschaltet (leitend gemacht) wurden. Auch wird kein Strom durch den FET 35 verbraucht, weil dieser abgeschaltet (nichtleitend) ist. Die in Fig. 6 gezeigte Schaltung braucht also mit dem E-FET im Schaltkreis nicht mehr Strom als eine herkömmliche Schaltung ohne diesen E-FET 35. .
Wenn das Eingangssignal von einem positiven auf Nullpotential wechselt (von logisch 1 auf logisch 0), werden beide Transistoren 31 und 33 abgeschaltet. Das Gate des D-FET 32 steigt schnell auf V , und ein leitender Pfad geht von VD über D-FET 30 zum Gate des D-FET 32, wodurch dieser schnell eingeschaltet wird und die Spannung an der Lastkapazität auf V ansteigen lässt. Der E-FET 35 schaltet auch ein, und der durch ihn fliessende Strom wird zu dem durch den D-FET 32 fliessenden Strom addiert bei der Aufladung
FI 9-74-074 - 12 -
609850/10 65
der Lastkapazität. Dadurch wird die Ladegeschwindigkeit erhöht. Die mit V. ._ in Fig. 7 bezeichnete Ausgangsspannung·steigt auf einen Punkt, wo Vpg (oder V) für den E-FET 35 kleiner wird als die Schwellenwertspannung V„. Von diesem Punkt ab wird die Ausgangsspannung nur durch den D-FET gehalten. 'Die Kurve in Fig. 7 zeigt das Ausgangssignal V über der Zeit
AUo
für die Schaltung mit und ohne E-FET 35. Die das Ausgangspotential für die einen E-FET 35 enthaltende Schaltung darstellende Linie 20 zeigt eine wesentlich kürzere Anstiegszeit als die Linie 22, die das Ausgangspotential für dieselbe Schaltung ohne den E-FET 35 darstellt.
Fig. 8 ist eine verbesserte statische Speicherzelle mit Kreuzkopplung, in welcher die Eingangs/Ausgangs-Schaltelemente 43 und 44 erfindungsgemäss parallel geschaltete D- und E-Feldeffekttransistoren (E//D) sind. Die Elemente 40 und 41 sind E-FET-Elernente in Kreuzkopplung, die die Speicherzelle bilden. Die kombinierten E//D-FET-Elemente 43 und 44 sind sowohl Last— als auch Eingabe/Ausgabe—Schalter.
Im Wartebetrieb befindet sich die Wortleitung 46 auf einem niedrigen Potential von beispielsweise V1=O Volt und die Bit-Leseleitungen 47
Wl
und 48 auf einem hohen Potential von beispielsweise V, - +5 Volt. Eines der Speicherelemente 40 und 41 leitet, das andere nicht. Daher fliesst Strom von einer der Bit-Leseleitungen durch eines der E//D-Elemente und das zugehörige E-FET-Speicherelement zur Erde. Wenn z.B. der E-FET 41 leitet, fliesst Strom von der Bit-Leseleitung 48 durch das Element 43 und den E-FET 41 zur Erde. Da der E-FET 41 zur Erde leitet, hält das Erd-
FI 9-74-074 - 13 -
609850/1065
potential den E-FET 40 abgeschaltet. Die Verarmungsteile der E/D-FET-Elemente 44 und 43 befinden sich in ihrem gering leitenden Zustand, weil die Wortleitung 46 auf 0 Volt gehalten wird. Durch einen lediglich durch den Verarmungsteil fliessenden Strom wird die Zelle in erregtem Zustand gehalten. Das Lesen und Schreiben der Zelle erfolgt durch Strom, der durch beide Teile der E/D-FET-Elemen.te f liesst.
Während einer Leseoperation wird die Wortleitung 46 auf etwa 5 Volt angehoben und das Potential auf den Bit-Leseleitungen 47 und 48 bleibt hoch. Abhängig davon, welcher Speicher-E-FET (40 oder 41) leitet, leitet auch der zugehörige E/D-FET. Der Strom wird als O-Bit oder 1-Bit in der zügehörigen Bit-Leseleitung abgefühlt.
Bei einer Schreiboperation bleibt die Wortleitung 46 auf 5 Volt und das Potential auf einer der beiden Bit-Leseleitungen 47 oder 48 wird abgesenkt, um die kreuzgekoppelte Speicherzelle in den Nullzustand oder den Einszustand zu versetzen.
Da die Zelle durch Strom gelesen oder beschrieben wird, der durch die E/D-FET-Elemente 43 oder 44 fliesst, liegen sowohl das Signal-Störverhältnis als auch die Leistungsausnutzung sehr hoch. Beide werden bestimmt durch das Verhältnis:
1D (Vwl = 5 Volt) ' 1D (Vwl = ° Volt)*
FI 9-74-074 - 14 -
609850/1065
Dieses Verhältnis ist immer ura ein Vielfaches grosser für E//D-FET als für D-FET alleine, die als Eingabe/Ausgabe-Lastzellen benutzt werden.
Die in den Fig. 9 bis 14 dargestellten Verknüpfungsschaltungen zeigen die Benutzung 'aer erfindungsgemässen E/D-FET-Parallelkombination als Ersatz für Standardelemente (Einzel-FET) in solchen Schaltungen. Diese erfindungsgemässen VerknüpfungsSchaltungen zeigen dieselben verbesserten Eigenschaften, die oben beschrieben wurden, sowie andere Vorteile.
Die Schaltung in Fig. 9 bewirkt die ODER-Verknüpfung A + B, dargestellt in der Wahrheitstabelle der Fig. 10. In Fig. 11 sind die Elemente so angeordnet, dass ein Verknüpfungsglied für die UND-Funktion A · B entsteht, die in der Wahrheitstabelle der Fig. 12 gezeigt ist.
Die Schaltungen der Fig. 9 und 10 werden mit einer zusätzlichen Ausgangsstufe gemäss Fig. 13 zu einer Schaltung kombiniert, die die Antivalenzfunktion nach der Wahrheitstabelle in Fig. 14 ausführt. Für die Ausführung dieser Funktion mit konventionellen Anreicherungs- und Verarmungstransistoren
würde man 11 Transistoren benötigen. Die hier gezeigte Schaltung braucht nur sechs Transistoren (neun Transistoren, wenn die EZ/D-FET-Parallelkombination als zwei Elemente gezählt wird).
Eine konventionelle Antivalenzschaltung braucht auch drei Verzögerungsstufen, während die in Fig. 13 gezeigte. Schaltung nur zwei solche Stufen benötigt.
FI 9-74-074 - 15 -
609850/1065
Dieses Merkmal zusammen mit den verbesserten Schalteigenschaften der E//D-FET-Elernente stellt eine wesentliche Verbesserung in der Leistung dar. Die Erfindung kann auch angewendet werden für eine vollständige Familie logischer Schaltkreise, welche dieselben Vorteile bietet.
FI 9-74-074 - 16 -
609850/1065

Claims (1)

  1. PATENTANSPRÜCHE
    1.^ Schaltungsanordnung für binäre Schaltvariable, dadurch gekennzeichnet,
    daß sie mindestens eine Parallelschaltung eines Feldeffekttransistors vom Verarmungstyp und eines Feldeffekttransistors vom Anreicherungstyp enthält, wobei die Source-Elektroden, die Gate-Elektroden und die Drain-Elektroden der beiden Feldeffekttransistoren entsprechend miteinander ververbunden sind.
    Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jedes parallele Paar von Verarmungs-Feldeffekttransistor und Anreicherungs-Feldeffekttransistor in integrierter Schaltungstechnik ausgeführt ist, wobei die Source-Region und die Drain-Region beider Feldeffekttransistoren gemeinsam ist, und wobei die Kanal-Regionen beider Feldeffekttransistoren einander benachbart sind und eine gemeinsame Gate-Elektrode haben.
    3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
    daß die gemeinsame Source-Region und die gemeinsame Drain-Region vom N-Leitfähigkeitstyp sind, und daß die beiden benachbarten Kanal-Regionen von entgegengesetztem Leitfähigkeitstyp sind.
    FI 974 074 . - 17 -
    609850/1065
    Schaltungsnordnung nach einem der vorhergehenden Ansprüche, mit einer Parallelschaltung eines Verarmungs-Feldeffekttransistors und eines Anreicherungs-Feldeffekttransistors, mit einem Eingangsanschluß, einem Ausgangsanschluß, und zwei Versorgungsanschlüssen zur Verbindung mit einem Source-Potential und einem Drain-Potential einer Spannungsversorgung, gekennzeichnet durch
    - einen Last-Feldeffekttransistor (30), welcher zwischen !
    dem Drain-Potential-Anschluß und einem inneren Knotenpunkt der Schaltung angeordnet ist, wobei die Gate-Elektrode auch mit dem inneren Knotenpunkt verbunden ist,
    - einen zweiten Anreicherungs-Feldeffekttransistor (31), welcher zwischen dem inneren Knotenpunkt und dem Source-Potential-Anschluß angeordnet ist, und dessen Gate-Elektrode mit dem Eingangsanschluß verbunden ist,
    - einen dritten Anreicherungs-Feldeffekttransistor (33), der zwischen dem Ausgangsanschluß und dem Source-Potential-Anschluß angeordnet ist und dessen Gate-Elektrode mit dem Eingangsanschluß verbunden ist,
    wobei die Parallelschaltung von Verarmungs- und Anreicherungs-Feldeffekttransistor (32, 35) zwischen dem Drain-Potential-Anschluß und dem Ausgangsanschluß angeordnet ist, und wobei deren Gate-Anschluß mit dem inneren Knotenpunkt verbunden ist, so daß das jeweilige Ausgangssignal die NICHT-Funktion des binären Eingangssignals darstellt (Fig. 6).
    FI 974 O74 - 18 -
    609850/1065
    5. Schaltungsanordnung mindestens nach Anspruch 1, mit zwei Parallelschaltungen von je einem Verarmungs- und einem Anreicherungs-Feldeffekttransistor (43, 44), und mit einem Speicherelement aus zwei kreuzgekoppelten Anreicherungs-Feldeffekttransistoren (40, 41), wobei die Gate-Elektrode des einen mit der Drain-Elektrode des anderen zur Bildung eines ersten Knotenpunktes, und die Gate-Elektrode des einen mit der Drain-Elektrode des anderen zur Bildung eines j zweiten Knotenpunktes verbunden sind, und wobei die beiden ; Source-Elektroden gemeinsam mit einem Bezugspotential- J Anschlußpunkt verbunden sind, dadurch gekennzeichnet, daß jeder der beiden Knotenpunkte über je eine der beiden Parallelschaltungen von Verarmungs- und Anreicherungsfeldeffekttransistor mit einer Schreib/Leseleitung (47, 48) verbunden ist, und die Gate-Elektroden beider Parallelschalf tungen mit einer Steuerleitung verbunden sind (Fig. 8).
    6. Schaltungsanordnung mindestens nach Anspruch 1, mit einer Parallelschaltung eines Verarmungs- und eines Anreicherungs-Feldeffekttransistors, gekennzeichnet durch
    - einen zweiten Anreicherungs-Feldeffekttransistor (50), welcher in Reihe mit der Parallelschaltung (51) angeordnet ist,
    - zwei Versorgungsanschlüsse zum Anlegen einer Versorgungsspannung an die Reihenschaltung,
    . - zwei Eingangsanschlüsse für zwei binäre Schaltvariablen, die mit der gemeinsamen Gate-Elektrode der Parallelschaltung (51) bzw. mit der Gate-Elektrode des zweiten Anrei-
    FI 974 074 - 19 -
    , 609850/1065
    cherungs-Feldeffekttransistors verbunden sind, sowie
    - einen Ausgangsanschluß für eine binäre Schaltvariable,
    welche die Verknüpfung der beiden Eingangsschaltvariablen darstellt, welcher Ausgangsanschluß mit dem Verbindungspunkt zwischen der Parallelschaltung und dem zweiten Anreicherungs-Feldeffekttransistor verbunden ist.
    Schaltungsanordnung mindestens nach Anspruch 1 und vor- !
    i zugsweise nach Anspruch 6, dadurch gekennzeichnet, \ daß sie drei Reihenschaltungen aus je einer Parallelschal- ; tung eines Verarmungs- und eines Anreicherungs-Feldeffekt- J transistors einerseits und einem zweiten Anreicherungs- \
    Feldeffekttransistor andererseits aufweist:
    daß der erste und der zweite Eingangsanschluß der ersten
    Reihenschaltung (52, 53) mit dem ersten bzw. zweiten Ein- [
    gangsanschluß der zweiten Reihenschaltung (55, 56) entspre-I
    ι chend verbunden sind;
    daß die Ausgangsanschlüsse der ersten und der zweiten Reihenschaltung mit je einem der beiden Eingangsanschlüsse
    der dritten Reihenschaltung verbunden sind, und daß der
    Ausgangsanschluß der dritten Reihenschaltung als Ausgangsanschluß für eine binäre Schaltvariable vorgesehen ist,
    welche die Antivalenzverknüpfung zweier den beiden parallel geschalteten Eingangsanschlüssen der ersten und zweiten
    Reihenschaltung zugeführten binären Schaltvariablen darstellt.
    FI 974 074 - 20 -
    609850/1065
    Leerseite
DE2623507A 1975-06-05 1976-05-26 Schaltungsanordnung für binäre Schaltvariable Expired DE2623507C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/583,926 US3995172A (en) 1975-06-05 1975-06-05 Enhancement-and depletion-type field effect transistors connected in parallel

Publications (3)

Publication Number Publication Date
DE2623507A1 true DE2623507A1 (de) 1976-12-09
DE2623507B2 DE2623507B2 (de) 1977-08-04
DE2623507C3 DE2623507C3 (de) 1979-07-26

Family

ID=24335184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2623507A Expired DE2623507C3 (de) 1975-06-05 1976-05-26 Schaltungsanordnung für binäre Schaltvariable

Country Status (12)

Country Link
US (1) US3995172A (de)
JP (2) JPS51148384A (de)
AU (1) AU500170B2 (de)
BE (1) BE841366A (de)
CA (1) CA1058325A (de)
CH (1) CH607462A5 (de)
DE (1) DE2623507C3 (de)
ES (1) ES447132A1 (de)
FR (1) FR2313819A1 (de)
GB (1) GB1543227A (de)
IT (1) IT1063717B (de)
NL (1) NL7606034A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2831522A1 (de) * 1977-07-18 1979-02-01 Mostek Corp Integrierte schaltung und verfahren zu deren herstellung
DE2858738C2 (de) * 1977-07-18 1994-11-03 Sgs Thomson Microelectronics Verfahren zur Herstellung einer integrierten Schaltung zum Invertieren eines binären logischen Signals

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522156A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Push-pull buffer circuit
JPS6043693B2 (ja) * 1975-09-23 1985-09-30 株式会社東芝 駆動回路
US4170041A (en) * 1976-09-17 1979-10-02 Trw Inc. Logic gate utilizing charge transfer devices
US4093875A (en) * 1977-01-31 1978-06-06 International Business Machines Corporation Field effect transistor (FET) circuit utilizing substrate potential for turning off depletion mode devices
US4096584A (en) * 1977-01-31 1978-06-20 Intel Corporation Low power/high speed static ram
JPS53130987A (en) * 1977-04-20 1978-11-15 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacture
US4370575A (en) * 1978-09-22 1983-01-25 Texas Instruments Incorporated High performance dynamic sense amplifier with active loads
FR2458950A1 (fr) * 1979-06-12 1981-01-02 Ibm France Dispositif de commutation et son application a une alimentation de puissance du type commute
DE3026951A1 (de) * 1980-07-16 1982-02-04 Siemens AG, 1000 Berlin und 8000 München Treiberstufe in integrierter mos-schaltkreistechnik mit grossem ausgangssignalverhaeltnis
US4395645A (en) * 1980-12-05 1983-07-26 International Telephone And Telegraph Corporation Mosfet logic inverter buffer circuit for integrated circuits
EP0055795B1 (de) * 1980-12-20 1985-12-18 Deutsche ITT Industries GmbH Schnelle MOS-Treiberschaltung für Digitalsignale
US4477735A (en) * 1980-12-20 1984-10-16 Itt Industries, Inc. Fast MOS driver stage for digital signals
WO1982004364A1 (en) * 1981-05-26 1982-12-09 Proebsting Robert James Split load circuit
JPS583321A (ja) * 1981-06-29 1983-01-10 Fujitsu Ltd データバッファ回路
DE3146910A1 (de) * 1981-11-26 1983-06-01 Philips Patentverwaltung Gmbh, 2000 Hamburg Halbleiterbauelement mit einer feldeffekttransistorstruktur
DE3279496D1 (en) * 1981-12-28 1989-04-06 Thomson Components Mostek Corp Speed-power scaling for mos circuit
US4461963A (en) * 1982-01-11 1984-07-24 Signetics Corporation MOS Power-on reset circuit
DE3235677A1 (de) * 1982-09-27 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Feldeffekttransistor des verarmungstyps und verfahren zu seiner herstellung
US4525640A (en) * 1983-03-31 1985-06-25 Ibm Corporation High performance and gate having an "natural" or zero threshold transistor for providing a faster rise time for the output
JPS59218042A (ja) * 1983-05-26 1984-12-08 Toshiba Corp 半導体集積回路
FR2587544B1 (fr) * 1985-09-13 1987-11-20 Eurotechnique Sa Procede de fabrication de circuits integres avec options programmables par masque et circuits obtenus par ce procede
US5087836A (en) * 1989-02-28 1992-02-11 Triquint Semiconductor, Inc. Electronic circuit including a parallel combination of an E-FET and a D-FET
JPH0494330U (de) * 1990-12-28 1992-08-17
US6320429B1 (en) 1991-06-28 2001-11-20 Fuji Electric Co., Ltd. Integrated circuit having a comparator circuit including at least one differential amplifier
JP6470284B2 (ja) * 2013-11-15 2019-02-13 日本テキサス・インスツルメンツ合同会社 デプリーションモードトランジスタを制御するための方法及び回路要素

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE666834A (de) * 1964-07-13
US3694673A (en) * 1971-03-15 1972-09-26 Microsystems Int Ltd Field effect device and circuit having high current driving capabilities utilizing such device
US3775693A (en) * 1971-11-29 1973-11-27 Moskek Co Mosfet logic inverter for integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2831522A1 (de) * 1977-07-18 1979-02-01 Mostek Corp Integrierte schaltung und verfahren zu deren herstellung
DE2858738C2 (de) * 1977-07-18 1994-11-03 Sgs Thomson Microelectronics Verfahren zur Herstellung einer integrierten Schaltung zum Invertieren eines binären logischen Signals

Also Published As

Publication number Publication date
FR2313819B1 (de) 1979-04-20
JPS51148384A (en) 1976-12-20
JPS566736B2 (de) 1981-02-13
US3995172A (en) 1976-11-30
AU1465076A (en) 1977-12-08
BE841366A (fr) 1976-08-16
FR2313819A1 (fr) 1976-12-31
IT1063717B (it) 1985-02-11
JPS55133134A (en) 1980-10-16
ES447132A1 (es) 1977-06-16
GB1543227A (en) 1979-03-28
AU500170B2 (en) 1979-05-10
NL7606034A (nl) 1976-12-07
DE2623507B2 (de) 1977-08-04
CA1058325A (en) 1979-07-10
CH607462A5 (de) 1978-12-29
DE2623507C3 (de) 1979-07-26

Similar Documents

Publication Publication Date Title
DE2623507C3 (de) Schaltungsanordnung für binäre Schaltvariable
EP0006167B1 (de) Mehrwertiger FET-Festwertspeicher
DE1537992B2 (de) Bistabile Kippschaltung
DE2555297A1 (de) Digitalschaltung mit feldeffekttransistoren
DE4124732A1 (de) Vorspannungsgenerator fuer ein niedrigstrom-substrat
DE2809966C2 (de) Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften
DE3249749C2 (de)
DE2510604A1 (de) Integrierte digitalschaltung
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE3235880A1 (de) Statische speicherzelle in zwei-kanal-technik
DE2309616C2 (de) Halbleiterspeicherschaltung
DE3046376C2 (de) Halbleiter-Speichervorrichtung
DE3326423A1 (de) Integrierter schaltkreis
DE2835692A1 (de) Logisches oder-glied fuer programmierte logische anordnungen
DE2929383A1 (de) Schaltungsanordnung zur spannungspegelumsetzung und zugehoeriges verfahren
DE68918894T2 (de) Statische MESFET-Speicherzelle mit wahlfreiem Zugriff.
DE2318550B2 (de)
DE69023358T2 (de) Logische Schaltung.
DE3330026A1 (de) Integrierte rs-flipflop-schaltung
EP0081208B1 (de) Statische Speicherzelle
EP0082208B1 (de) Integrierter CMOS-Schaltkreis
DE2152109B2 (de) Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz
DE2751481C2 (de) Lastimpedanz für eine statische Halbleiterspeicherzelle
DE69215425T2 (de) Halbleitervorrichtung zum Erzeugen von konstanter Spannung
DE4237001A1 (en) CMOS logic input buffer threshold circuit e.g. for DRAM or microcomputer IC - has CMOS inverter comprising two series FETs of different conductivity and third FET in parallel having conductivity controlled w.r.t. supply voltage

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee