DE1524892B1

DE1524892B1 - Halbleiterspeicherzelle mit kreuzgekoppelten Multie mittertransistoren

Info

Publication number: DE1524892B1
Application number: DE19671524892
Authority: DE
Inventors: Claus Heinrich Dipl-Ing Schuenemann
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1967-12-15
Filing date: 1967-12-15
Publication date: 1970-09-03
Also published as: FR1593659A; US3603820A; GB1178807A

Description

1 2

Halbleiterspeicherzelle mit zwei kreuzgekoppelten liegen je eine Diode D₁ bzw. D₂ und ein Kollektor-

Multiemittertransistoren und einem gemeinsamen widerstand R₁ bzw. R₂. Über einen gemeinsamen

Kollektorwiderstand, in der ein Emitter des einen Vorwiderstand R sind sie mit der Spannungsversor-

Transistors mit einem Emitter des zweiten Transistors gung U_B verbunden. Je zwei Emitter E₁₂ und E₂₁

verbunden ist und einer dieser Emitter im Ruhezu- 5 sind verbunden und bei A mit einem geeigneten

stand Strom führt und in der das Potential an diesen Potential zu versorgen. Die beiden anderen Emitter

Emittern bei Adressierung (Lese- oder Schreibvor- E₁₁ und E₂₂ sind über B₁ und B₂ mit den Lese- bzw.

gang) heraufgesetzt wird, so daß ein Lese- bzw. Schreibleitungen verbunden.

Schreibstrom über den herausgeführten Emitter des Die Speicherung einer Information (Schreiben) in jeweils stromführenden Transistors fließt. io diese Zelle geschieht folgendermaßen: Da bei einem

Ein wesentlicher Teil einer elektronischen Rechen- bistabilen Multivibrator immer einer der beiden maschine ist die Speichereinheit, die es gestattet, die Zweige Strom zieht, ist es einer Definition überlassen, anfallenden Rechendaten für spätere Weiterverarbei- welcher Zustand als »0« und welcher als »1« zu betung zur Verfügung zu halten. Eine solche Speicher- trachten ist. Grundsätzlich wird beim Schreiben ein einheit besteht aus einer Vielzahl von einzelnen 15 Zweig (z. B. T₁) gesperrt (z. B. »0«), wodurch zwangs-Speicherzellen, die z. B. in Matrixform angeordnet weise der andere Zweig Strom zieht, wenn er nicht sind. In jeder Zelle kann eine binäre Information schon leitend war, oder der andere Zweig (z. B. T₂) durch einen Schreibvorgang gespeichert werden wird gesperrt (z. B. »1«). Die Sperrung eines Tran-(1 Bit). Beim Lesevorgang wird diese Information sistors erfolgt durch Anhebung des Potentials der wieder abgefragt, wobei der Informationsgehalt der 20 beiden Emitter E₁₂ und E₂₁ am Anschluß A, wo-Zelle je nach Wirkungsweise zerstört oder nicht durch der Strom nicht mehr über diesen Emitter zerstört wird. Im allgemeinen werden folgende An- fließt wie im Ruhezustand, sondern über die Schreibforderungen an eine Speicherzelle gestellt: bzw. Leseleitung. Wenn jetzt auch noch das Poten-

■n ■. rr -a ' j 11 · Ai. tial des Emitters E₁₁ oder E₂₂ heraufgesetzt wird,

Rasche Zugriffszeit und kleine Abmessungen erfolgt eine Sperrung

geringe Verlustleistung und hohe Stabilität _BJ_m _Les^_orga*_g _{wird ebenfalls das Potential}

(btorabstanü). _{der beiden} verbundenen Emitter E₁₂ und E₂₁ ange-Um diese Forderungen zu erfüllen, sind neben den hoben. Durch die beiden Möglichkeiten, daß ein bekannten Kernspeichern integrierte (in monolithi- Strom über die Leseleitung B₁ oder B₂ fließt oder scher Technik ausgeführte) Halbleiterspeicher ent- 30 nicht, werden die zwei möglichen gespeicherten Zuwickelt worden. Insbesondere ist eine Schaltungs- stände angezeigt.

anordnung einer integrierten Speicherzelle bekannt- Nach der Darstellung der Speicherzelle nach dem

geworden, welche aus einem aus zwei direkt kreuz- Stand der Technik soll jetzt die Speicherzelle nach

gekoppelten Multiemittertransistoren aufgebauten der Erfindung beschrieben werden (Fig. 2). Beide Flip-Flop besteht (dargestellt in F i g. 1). 35 Zellen unterscheiden sich erstens durch den Ersatz

Diese gewährleistet zwar eine rasche Zugriffszeit der bisherigen Dreischichttransistoren plus Dioden

und ist auch in integrierter Bautechnik realisierbar, durch zwei Vierschichttransistoren und zweitens

doch ist bei zu geringer Ruheleistung der Zelle, die durch Fehlen der beiden Kollektorwiderstände R₁

zur Leistungseinsparung gewünscht wird, das stabile und R₂. Eine Kreuzkopplung wird durch Verbindun-

Verhalten der Zelle nicht mehr gewährleistet. Außer- 40 gen zwischen der jeweiligen zweiten Schicht des

dem ist eine weitere Verringerung der benötigten einen Transistors und der dritten Schicht des ande-

Fläche bei monolithischer Realisierung wünschens- ren Transistors erreicht.

wert. Das Lesen und Schreiben von Information in die Stabiles Verhalten und Flächenverringerung werden Zelle wird in gleicher Weise wie bei der bekannten nun in der Multiemitterzelle nach der Erfindung da- 45 Zelle, wie oben beschrieben, vorgenommen: durch erreicht, daß die beiden Transistoren Vier- _a) B_ej Adressierung der Zelle Heraufsetzen des Schichttransistoren sind, deren beide Steuerelektroden Potentials bei A zur Unterbindung des Ruhedirekt kreuzweise gekoppelt sind. Es ist erstens ein stromflusses über diesen Anschluß, stabiles Verhalten der Zelle auch bei herabgesetztem _{b) beim Lesen}. _{Feststellung eines LeS}estromes über Strom gewahrleistet, und zweitens wird nur em 50 Anschluß B₁ oder B,; beim Schreiben: Sperrung Widerstand gegenüber drei Widerstanden bei der _{der jeweili en Tran}s_istors durch Erhöhung del bekannten Schaltung benotigt, was bei monolithischer _Potentials von Emitter E₁₁ oder E₀₀ an den Ausfuhrung erhebliche Platzeinsparungen zur Folge Anschlüssen B₁ und B„. hat. *

Ein Ausführungsbeispiel der Erfindung ist in der 55 Zum Verständnis der Wirkungsweise und der VorZeichnung dargestellt und wird im folgenden näher teile der Erfindung ist von entscheidender Wichtigbeschrieben. Es zeigt keit der Unterschied in der Stromcharakteristik eines Fig. 1 eine Halbleiterspeicherzelle nach dem Drei- und eines Vierschichttransistors (gesteuerter Stand der Technik, Gleichrichter, Thyristor). Letzterer besitzt nämlich F i g. 2 eine Halbleiterspeicherzelle nach der Er- 60 eine definierte Zündspannung und eine sehr kleine findung. Löschspannung. Erst bei Überschreiten der Zünd-Zur näheren Beschreibung der Erfindung soll die spannung zwischen Emitter und Kollektor wird der Wirkungsweise einer bekannten Anordnung erläutert Transistor leitend, und der Stromfluß wird aufrechtwerden, die in F i g. 1 dargestellt ist. Hier handelt es erhalten selbst bei Verringerung auf sehr geringe sich um einen bistabilen Multivibrator, der aus zwei 65 Spannungen, um erst bei Unterschreiten der Lösch-Multiemittertransistoren T₁ und T₂ aufgebaut ist, spannung gesperrt zu werden.

deren Kollektor mit der Basis des anderen Transistors In einer Zelle nach dem Stand der Technik sinkt

direkt gekoppelt ist. In den beiden Kollektorzweigen z. B. die Spannungsdifferenz zwischen der Basis der

beiden Transistoren auf 10 mV, wenn man sie mit einem herabgesetzten Strom von 10 μΑ betreibt bei Kollektorwiderständen R₁ und A₂ von 1 kQ. Hierbei wird die Zelle aber unstabil. Sieht man, um dem zu begegnen, von vornherein größere Widerstände vor (z. B. 50 kQ, was bei demselben Strom eine Spannungsdifferenz von 500 mV ergäbe), so benötigt man für die Widerstände erheblich mehr Platz auf dem Chip, und die Verlustleistung (Wärmeentwicklung) würde um den Faktor 50 heraufgesetzt. Außerdem dürfte es schwierig sein, einen ausreichend großen Lesestrom herzustellen.

Es ist zwar bekannt, zur Erzielung eines hohen Lesestromes durch geeignete halbleitertechnische Maßnahmen parallel zu den (hochohmigen) Widerständen R₁ und R₂ Dioden zu schalten, jedoch geht dann die Stabilität der Zelle wieder verloren, weil die Spannungsdifferenz der Basisanschlüsse zu klein wird.

Im Gegensatz dazu bleibt bei der Speicherzelle nach der Erfindung mit zwei Verschichttransistoren die benötigte Spannungsdifferenz zwischen zwei entsprechenden Elektroden, die auch hier für die Bistabilität maßgebend ist, auch bei einem Strom von 10 μΑ und weniger (1 bis 10 μΑ) praktisch zwischen 0,3 und 0,4 V. Dies ist dadurch bedingt, daß diese Spannungsdifferenz durch die nichtlinearen Widerstände von Dioden gegeben ist, deren Spannungsabfall in erster Näherung unabhängig vom durchfließenden Strom ist.

Folgende Potentiale werden sich z. B. bei einem Kollektorwiderstand R von 1 kQ und einem Stromfluß von 1 mA an den vier Zonen des Vierschichttransistors einstellen: am Emitter 0 V, an der angrenzenden Steuerelektrode 0,7 V, an der zweiten Steuerelektrode 0,1 V und am Kollektor 0,8 V.

Die Speicherzelle nach der Erfindung ist sowohl bei voller Leistung (etwa 1 mA bei etwa 1,5 bis 2 V Versorgungsspannung) oder bei herabgesetzter Leistung (z. B. 10 μΑ) als auch im gepulsten Betrieb stabil. Unter Umständen kann sie sogar ohne Arbeitswiderstand R betrieben werden.

Claims

Patentanspruch:

Halbleiterspeicherzelle mit zwei kreuzgekoppelten Multiemittertransistoren und einem gemeinsamen Kollektorwiderstand, in der ein Emitter des einen Transistors mit einem Emitter des zweiten Transistors verbunden ist und einer dieser Emitter im Ruhestand Strom führt und in der das Potential an diesen Emittern bei Adressierung (Lese- oder Schreibvorgang) heraufgesetzt wird, so daß ein Lese- bzw. Schreibstrom über den herausgeführten Emitter des jeweils stromführenden Transistors fließt, dadurch gekennzeichnet, daß die beiden Transistoren Vierschichttransistoren sind, deren beide Steuerelektroden direkt kreuzweise gekoppelt sind.

Hierzu 1 Blatt Zeichnungen