DE2513165A1

DE2513165A1 - Transistorspeicherelement und damit gebildeter integrierter speicher

Info

Publication number: DE2513165A1
Application number: DE19752513165
Authority: DE
Inventors: Georges Bert
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1974-03-26
Filing date: 1975-03-25
Publication date: 1975-10-09
Also published as: FR2266259A1; JPS5757796B2; GB1500376A; US3955182A; JPS50131432A; FR2266259B1; DE2513165C2

Description

Transistorspeicherelement und damit gebildeter integrierter

Speicher

Die Erfindung bezieht sich auf ein Transistorspeicherelement und auf einen damit gebildeten integrierten Speicher. Bekanntlich werden in einem Halbleiterspeicher die Informationen in binärer Form (Bits) in die Elementarzellen bildenden Elementen gespeichert, welche entweder einen "1"-Zustand oder einen "O"-Zustand annehmen können. Jede Elementarzelle kann mehr als ein in ein und demselben Halbleitersubstrat integriertes Bauelement enthalten, beispielsweise zwei als bistabile digitale Kippschaltung geschaltete Transistoren,

509841/0872

und zwei weitere Bauelemente, welche die Schreibimpulse als Steuerimpulse der Kippschaltung oder die den "1"- oder "O"-Zustand kennzeichnenden Potentiale als Leseimpulse ausdrücken.

Speicherelemente, welche in ρ Zeilen und q Spalten angeordnet und auf ein und derselben'Scheibe aus Halbleitermaterial, beispielsweise aus Silizium, gebildet sind, bilden einen integrierten Speicher mit pq Elementen oder Bits.

Ein Nachteil beeinflusst diese Speicher selbst in dem Fall von Flipflopspeichern, die aber dennoch sehr zuverlässige Signale liefern. Der Nachteil rührt von der Tatsache her, dass die Schreib~/Leseleitungen eine verhältnismässig grosse Eigenkapazität haben, welche die sehr schnellen Lesesignale schwächt.

Die Erfindung verringert die Erheblichkeit dieses Nachteils.

Gemäss der Erfindung ist ein Transistorspeicherelement, welches eine bistabile digitale Kippschaltung enthält, dadurch gekennzeichnet, dass es ausser zwei Transistoren, welche die Kippschaltung mit zwei Eingängen—Ausgängen bilden, einen dritten und einen vierten Transistor aufweist, die jeweils als Folgeverstärker geschaltet sind, deren Gateanschlüsse jeweils mit einem der Eingänge-Ausgänge verbunden sind und deren Sourceanschlüsse mit einer ersten bzw. mit einer zweiten Schreib—/Leseleitung verbunden sind.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen der Erfindung. In den Zeichnungen zeigen:

Fig. 1 schematisch einen Teil einer Ausführungs

form eines integrierten Speichers, der

509841/0872

Speicherelemente nach der Erfindung aufweist, und

die Fig. 2 und 3 Erläuterungskurven.

Fig. 1 zeigt schematisch einen Teil eines ein Ausführungsbeispiel der Erfindung darstellenden integrierten Speichers, wobei man sich auf zwei in ein und derselben Spalte angeordnete Elemente und auf gewisse Bauelemente oder Verbindungen beschränkt hat, die eine Zeile oder eine Spalte des Speichers versorgen.

Zu der Spalte der gewählten Speicherelemente gehören zwei

Schreib-/Leseleitungen E₁L₁ und E L , mit denen das Speicher-' 1 1 ο ο

element i an den Punkten I. und K. und das Speicherlement j an den Punkten I. und K. verbunden sind. Die Bezugszeichen der Bauelemente jedes Speicherelements sind in gleicher Weise bezeichnet. Für jedes dieser Speicherelemente sind zwei als Kippschaltung geschaltete Transistoren T, und T vorhanden, d.h. genauer gesagt:

— deren Sourceanschlüsse mit einem Punkt B einer Wortleitung (oder Adressleitung) M. oder M. verbunden sind.

— deren Gate— und Drainanschlüsse über Kreuz mit den Punkten C (Drain des Transistors T,, Gate des Transistors T ) und D (Drain des Transistors T , Gate des Transistors T,) verbunden sind, und

— deren Drainanschlüsse über eine ohmsche Last R_n oder R

1 ο

von 200 000 0hm und über eine Leitung A. oder A. gespeist werden, die mit einer Konstantspannungsguelle V, (+ 1,6 Volt) verbunden ist. Die Punkte C und D sind mit den Gateanschlüssen von Transistoren T,, bzw. T,_Q verbunden, deren Drainanschlüsse mit der Leitung A. (oder A.) ohne ohmsche Last verbunden sind und deren Sourceanschlüsse an die Anschlusspunkte I. und K. (oder I. und K.) an den Schreib-/Leseleitungen angeschlossen sind. ·

S09841 /0872

Die Wortleitung M. (oder M.) wird durch die Leitung A. (oder A.) über einen Widerstand R von 10 000 Ohm gespeist.

3 *

Ihr Potential ist von einem Adressierungstransistor TA.

• (oder TA.) abhängig, dessen Kanal zwischen der Leitung und der Masse angeordnet ist und dessen Gateanschluss mit einem Adresseingang E. (oder E.)verbunden ist.

Das Potential der Wortleitung kann 1 Volt nicht überschreiten und diese Grenze wird mittels einer Diode S. (oder S.) eingehalten, die zwischen die Wortleitung M. (oder M.) und den positiven Pol V^ (+ 1 Volt) einer Gleichspannungsquelle geschaltet ist.

Die Schreib-/Leseleitungen E,L₁ und E L der Spalte von dargestellten Speicherelementen werden durch ein System mit "gegenseitiger Rückkopplung" gespeist, welches aus zwei Transistoren TC, und TC besteht, die als Kippschaltung zwischen den Punkten 10 (Drainanschluss des Transistors TC ) und 11 (Drainanschluss des Transistors TC-.) angeordnet sind, unter Zwischenschaltung eines Widerstands R- von ungefähr 60 000 Ohm, der in Reihe zwischen den gemeinsamen Source— anschluss der beiden Transistoren und den negativen Pol einer Gleichspannungsguelle V (- 1 Volt) geschaltet ist. Der Punkt 10 ist mit der Leitung E L und der Punkt 11 ist

³ oo

mit der Leitung E,L, verbunden.

An den Punkten D,, der mit dem Punkt 11 verbunden ist,

und D , der mit dem Punkt 10 verbunden ist, trennen sich ο

die Schreib-/Leseleitungen in Leseleitungen L, und L , die einerseits mit zwei Anschlüssen eine s nicht dargestellten Leseverstärkers und andererseits mit den jeweils mit einem Schreibtransistor ausgerüsteten Schreibeingängen verbunden sind. Der Kanal dieser Transistoren TE_n und TE ist zwischen

ι ο

die Punkte D, bzw. D und Masse geschaltet. Ihre Gateanschlüsse bilden die Eingänge Q, und Q der betreffenden Spalte.

S09841/0872

Der Speicher arbeitet folgendermassen: a) Lesen:

Man wählt eine Spalte durch die Wahl des Paares von Leseleitungen L-, und L und das Speicherelement dieser Spalte durch Anlegen eines negativen Potentials an den Eingang E. des Transistors TA. der Wortleitung M. aus, welche das gewählte Speicherelement versorgt. Der Transistor TA. wird gesperrt und das Potential des Punktes B steigt an, in dem gewählten Beispiel beispielsweise von 0,15 Volt auf 1 Volt.

Die Potentiale der Punkte D und C sind festgelegt:

- auf der Seite des leitenden Transistors durch den Sättigungsstrom desselben unter Berücksichtigung der ohmschen Last an dem Drainanschluss.

— auf der Seite des gesperrten Transistors durch den Strom der Diode, die aus der "Gate-Kanal" - Übergangszone des Feldeffekttransistors T₁ oder T besteht,

± ο

unter Berücksichtigung der ohmschen Last an dem Gate— anschluss.

In den Figuren 2 und 3 sind die Sättigungsströme (auf den Ordinaten) und die Gateströme (ebenfalls auf den Ordinaten) in Abhängigkeit von der Potentialdifferenz (auf den Abszissen) zwischen dem Punkt C (oder D, je nach dem) und dem Punkt B dargestellt, wobei das Potential v_ am Abszissenanfangspunkt

angegeben ist. Die Kurve 21 ze.igt den Drainstrom I des leitenden Transistors in Abhängigkeit von dieser Potentialdifferenz. Die Kurve 22 zeigt den Strom der "Gate-Kanal" - Übergangszone in demselben Koordinatensystem. Die Kurve 20 ist eine Belastungsgerade, die für die beiden untersuchten Ströme die gleiche ist, wenn die ohmschen Belastungen gleich sind. Die Kurven der Fig. 2 und 3 sind in Abhängigkeit von der Höhe des Potentials des Punktes B parallel verschoben, wobei

609841/0872

Fig. 2 sich auf das nicht ausgewählte Speicherelement und Fig. 3 sich auf das durch Adressierung an dem Transistor TA. ausgewählte Speicherelement bezieht.

Anhand der Fig. 2 und 3 stellt man fest/ dass die Potentiale der Punkte C und D im wesentlichen in demselben Mass ansteigen, wenn man den Punkt B von einem Potential von 0,15 Volt (Fig. 2) auf ein Potential von 1 Volt (Fig. 3) bringt. Das rührt von der Tatsache her, dass die Kurven 21 und 22 in den durch die Belastungsgeraden geschnittenen Teilen im wesentlichen gleiche Steigungen haben. Die Zustände hohen Potentials und niedrigen Potentials der Punkte C und D sind für das nicht adressierte Speicherelement durch die Abszissen der Punkte L und H (ungefähr 0,2 Volt und 0,5 Volt) und für das adressierte Speicherelement durch die Abszissen der Punkte L^ und H, (ungefähr 1,05 Volt und 1,35 Volt) gekennzeichnet.

Aufgrund der Erhöhung der Potentiale der Punkte C und D lassen die Transistoren T₁₁ und t,_q zwar den Strom in ihrem Kanal (es sind Feldeffekttransistoren) hindurchgehen, aufgrund der Potentialdifferenz zwischen den Punkten C und D jedoch in ungleicher Weise, es ergibt sich dadurch eine Potentialdifferenz zwischen den Leitungen EL, und EL, welche den Zustand der Kippschaltung T-,, T wiedergibt.

Aufgrund der Potentialdifferenz zwischen den Punkten IO und nimmt die durch die Transistoren TC-, und TC gebildete Kippschaltung eine stabile Stellung ein, welche die Spannungen der Leitungen E₁L_n und E L selbst dann auf normale Werte

Xx OO

einstellt, wenn die Transistoren T,, und T von den normalen Werten abweichende Kenndaten haben, was in einer integrierten Schaltung manchmal vorkommt.

Der nicht dargestellte Leseverstärker drückt die Potentialdifferenz zwischen den Leitungen L-, und L als nutzbare Signale aus.

603341/0872

b) Schreiben:

Zum Einschreiben einer "1" (wobei angenommen wird, dass dieser Digitalzustand einem niedrigen Potential der Leitung L, und des Punktes C entspricht), wird ein Impuls positiven Potentials an den Eingangsanschluss Q. des Transistors TE angelegt, welcher diesen leitend macht und den Abfall des Potentials der Leitung E-.L, bewirkt. Daraus ergibt sich zwischen dem mit dem Punkt C verbundenen Gateanschluss des Transistors T₁₁ und dem mit der Leitung E₁L₁ verbundenen Sourceanschluss dieses Transistors eine ausreichende Potentialdifferenz, so dass die Schwellenspannung der Gate-Kanal— Übergangszone überschritten wird und über diese Übergangszone ein Strom fliesst, mit dem Ergebnis, dass das Speicherelement in die "1"-Stellung gekippt oder diese Stellung bestätigt wird, wenn es sich bereits in ihr befand.

Zum Einschreiben einer "0" geht man in analoger Weise von der Leitung E L aus vor.

³OO

In dem gewählten Beispiel nimmt jedes Speicherelement eine Substratfläche ein, die gleich einem Quadrat mit einer Seitenlänge von 40 Mikrometer ist. Die von den Feldeffekttransistoren aufgenommenen Ströme liegen in der Grössenordnung von 5 Mikroampere bis 10 Mikroampere. Die N-Kanäle dieser Transistoren werden durch Ionenimplantation erzeugt. Die Zugriffszeit liegt bei einem Speicher mit einer Kapazität von 64 Bits (8 Spalten mit 8 Speicherpunkten) in der Grossen Ordnung von etwa Io Nanosekunden.

509841/0872

Claims

Patentansprüche :

/yTransistorspeicherelement mit einer bistabilen digitalen • Kippschaltung, dadurch gekennzeichnet, dass es ausser zwei Transistoren, welche die Kippschaltung mit zwei Eingängen-Ausgängen bilden, einen dritten Transistor und einen vierten Transistor aufweist, die jeweils als Folgeverstärker geschaltet sind, deren Gateanschlüsse mit jeweils einem der Eingänge/ Ausgänge verbunden sind und deren Sourceanschlüsse mit einer ersten bzw. mit einer zweiten Schreib-/Leseleitung verbunden sind.
2. Transistorspeicherelement nach Anspruch 1, dadurch gekennzeichnet, dass die Transistoren Feldeffekttransistoren sind.
3. Speicher mit pq Speicherelementen, wobei ρ und q ganze Zahlen sind, nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Speicherelemente auf ein und demselben Halbleitersubstrat gebildet sind.
4. Speicher nach Anspruch 3, dadurch gekennzeichnet, dass

er Wortleitungen aufweist, die mit den Sourceanschlüssen der Transistoren, welche die Kippschaltung von denselben Rang indan verschiedenen Spalten einnehmenden Speicherelementen bilden, und ausserdem über einen Widerstand mit einem ersten Pol einer Gleichstromversorgung, welche auch die Drainanschlüsse der Verstärkungstransistoren der verschiedenen Speicherelemente speist, verbunden sind und von denen jede durch den Kanal eines Adressierungsfeldeffekttransistors, der auf demselben Substrat wie der übrige Teil des Speichers integriert ist, abwechselnd mit der Masse verbunden und von derselben getrennt ist.

509841 /0872
5. Speicher nach Anspruch 4, dadurch gekennzeichnet/ dass die beiden Schreib-/Leseleitungen jeder Spalte von Speicherelementen ausserdem über eine ohmsche Last mit einem zweiten Pol einer Gleichstromversorgung verbunden sind, dessen Vorzeichen zu dem des ersten entgegengesetzt ist, wobei jede von ihnen durch den Kanal eines Feldeffekttransistors, der auf demselben Substrat wie der

übrige Teil des Speichers integriert ist, abwechselnd mit der Masse verbunden und von derselben getrennt ist.

509841 /0872