DE2424858A1

DE2424858A1 - Integrierte treiberschaltung

Info

Publication number: DE2424858A1
Application number: DE19742424858
Authority: DE
Inventors: Richard Arthur Kenyon
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1973-06-07
Filing date: 1974-05-22
Publication date: 1975-01-02
Also published as: US3858060A; FR2241877B1; FR2241877A1; GB1462415A; JPS5718276B2; DE2424858C2; JPS5023540A

Description

Aktenzeichen der Anmelderin: BU 972 014

Integrierte Treiberschaltung

Die Erfindung bezieht sich auf Treiberschaltungen, die besonders nützlich sind, wenn sie in Verbindung mit Speichermatrizen verwendet werden, die als Speicherelemente solche mit variablen Schwellwerten verwenden. Es ist bekannt, daß Feldeffekt-Transistoren hergestellt werden können, die durch Einführen von Ladungen in eine zweilagige Isolierschicht für die Gate-Elektrode Speicher bilden, und daß diese Transistoren als Speicherelemente benutzt werden können in Speichern großer Kapazität mit wahlfreiem Zugriff und daß sie für elektronisch änderbare Festwertspeicher verwendet werden können.

Typische Feldeffekt-Transistoren mit nicht flüchtiger Informationsspeicherung sind die Metall/Nitrid/Oxyd/Silizium (MNOS)-Feldeffekt Transistoren. Diese besitzen für die Gate-Elektrode eine zweilagige Isolierschicht, die aus einer Schicht von Siliziumdioxyd besteht, welche mit einer Schicht von Siliziumnitrid bedeckt ist. Diese zweilagige Isolierschicht kann Ladungen an der Grenzfläche zwischen den beiden Isolierschichten speichern, welche Ladungsspeicherung die Schwellspannung ändert, d.h., diejenige Spannung, die der Gate-Elektrode zugeführt werden muß, um einen Kanal zwischen der Source- und der Drain-Elektrode zu schaffen, üblicherweise besitzen MNOS-Feldeffekt-Transistoren mit einem P-Kanal eine Schwellspannung von etwa -6 Volt, wenn keine Elektronen an der Grenzfläche gespeichert sind und eine Schwellspannung von etwa -2 Volt, wenn Elektronen darin gespeichert sind. Solche FeId-

409881/0810

effekt-Transistoren können in einen ausgewählten Zustand gesetzt werden durch Zuführen großer positiver und negativer Spannungen innerhalb eines Bereiches von ungefähr 40 Volt. Ein P-Kanal-Feldeffekt-Transistor mit variablem Schwellwert kann in einen Zustand mit niedrigem Schwellwert versetzt werden, d.h. gelöscht werden, wenn große positive Spannungen der Gate-Elektrode zugeführt werden, um die Ansammlung von Elektronen in der durch das Siliziumnitrid und das Siliziumdioxyd gebildeten Grenzfläche zu veranlassen. Die so angesammelten Elektronen verbleiben in dieser Grenzfläche, wenn die zugeführte Spannung entfernt wird und einen Feldeffekt-Transistor mit niedriger Schwellspannung versursacht. Um ia diese geladene Vorrichtung einzuschreiben, müssen große negative Spannungen der Gate-Elektrode zugeführt werden, um die Elektronen aus der Grenzfläche, in der sie sich befinden, zu vertreiben, so daß der Feldeffekt-Transistor wieder einen Zustand mit hoher Schwellspannung zeigt.

Solch eine Ladungsansammlung beruht auf den verschiedenen Leitfähigkeiten der Nitrid- und der Oxydschicht und wird an der Grenzfläche zwischen diesen Schichten beibehalten, wenn die angelegte Spannung entfernt wird, da die Stromdichten in der Nitrid- und Oxydschicht nichtlineare Funktionen der Intensität des elektrischen Feldes sind.

Ein elektronisch änderbarer Festwertspeicher ist auf den Seiten 969 und 970 des IBM Technical Disclusure Bulletin, Volume 13, Nr. 4, September 19 70, beschrieben. Bei diesem Speicher ist jeder MNOS-Feldeffekt-Transistor von jedem anderen mittels Isolationsdiffusionen isoliert, denen eine Bezugsspannung zugeführt wird.

Aus dem US-Patent 3 618 051 ist es bekannt, daß ein der Wortauswahl dienender Adressendecodierer durch eine Sperrschicht von dem Fest des Speichers isoliert werden kann, so daß die Substrate aller Speichertransistoren der Anordnung auf gegenüber den Span-

409881/0810

BU 972 014

nungspegeln, die dem Substrat der Decodiersehaltung zugeführt werden, verschiedenen Spannungspegeln gehalten werden können.

Dem US-Patent 3 702 990 ist zu entnehmen, daß ausgewählte Transistoren einer MNOS-Anordnung in einen Schwellwertzustand versetzt werden können durch Zuführen eines ersten Spannungspegels zu der Gate-Elektrode und eines zweiten Spannungspegels zu ihrem Halbleitersubstrat und daß die zweite Schwellspannung erhalten werden kann durch Umkehren der genannten Spannungen. Das Substrat der Speicheranordnung kann daher verschiedene Spannungspegel annehmen.

Der Erfindung liegt die Aufgabe zugrunde, eine Treiberschaltung für einen Halbleiterspeicher anzugeben, die in der Lage ist, eine Ausgangsspannung mit einem Hub zu liefern, der größer ist als die Durchbruchsspannungen der in der Treiberschaltung verwendeten Feldeffekt-Transistoren. Solche Treiberschaltungen finden besonders bei Matrizenspeichern aus Speicherelementen mit nichtflüchtiger Informationsspeicherung Verwendung.

Die genannte Aufgabe wird durch eine Treiberschaltung für einen Halbleiterspeicher gelöst, die gekennzeichnet ist durch einen ersten Feldeffekt-Transistor, der eine Spannungsdifferenz vom vorgegebenen ersten Wert aushält,

mit dem ersten Feldeffekt-Transistor verbundene Mittel zum Anlegen der ersten vorgegebenen Spannungsdifferenz an ihn, einen zweiten Feldeffekt-Transistor, der eine Spannungsdifferenz von vorgegebenem zweiten Wert aushält, mit dem zweiten Feldeffekt-Transistor verbundene Mittel zum Anlegen der zweiten Spannungsdifferenz an ihn, eine Ausgangsleitung, die an die beiden Feldeffekt-Transistoren angeschlossen ist, und

Mittel, um wahlweise die erste oder zweite Spannungsdifferenz an den ersten oder zweiten Feldeffekt-Transistor anzulegen zur Erzeugung einer Spannungsdifferenz mit einem Spannungshub, der der Summe der ersten und zweiten Spannungsdifferenz entspricht.

BU 972 014 - AO 988 1/0810

Nachfolgend wird die Erfindung in Verbindung mit den Zeichnungen näher erläutert, von denen zeigen:

Fig. 1 ein Schaltbild einer Speichermatrix, bei der

die Erfindung Anwendung findet

Fig.2 die Spannungsverläufe, die in den Schaltungen

nach Fig. 1 beim Lesen, Schreiben und Löschen auftreten,

Fig. 3 eine Draufsicht auf eine als integrierte Schal

tung ausgeführte Treiberschaltung nach der Erfindung und

Fig. 4 die Ansicht eines längs der Linie 4-4 geführ

ten Schnittes durch die integrierte Treiberschaltung nach Fig. 3.

Fig. 1 zeigt schematisch eine wortorganisierte Speicheranordnung 11, die in einem monolithischen Halbleiterkörper 12 gebildet wird und die als elektronisch änderbarer Festwertspeicher verwendet werden kann. Die dargestellte Organisation gilt für eine Anordnung mit zwei Wörtern, deren jedes zwei Bits enthält. Die Anordnung 11 enthält zwei Wortleitungen 10 und 20, an deren jede zwei Speicherzellen 13 gekoppelt sind. In dem Siliziumkörper 12 sind auch mittels bekannter Verfahren Treiberschaltungen 14 und 15 und Decodierschaltungen 16 und 17 gebildet worden, von denen je eine einer der Wortleitungen 10 und 20 zugeordnet ist. Jede Treiberschaltung befindet sich neben einem Ende einer Wortleitung in der Anordnung 11 und zwischen dieser Wortleitung und einer Decodierschaltung. Die Treiberschaltungen 14 und 15 sind isoliert in einem Bereich des Körpers 12a durch einen Isolationswall 18, der den Bereich 12a von dem Rest des Körpers 12 isoliert, der den Speicher und die Decodierschaltung enthält. Der Randbereich des Körpers 12 wird benutzt für erforderliche Verlängerungsleitungen und Sammelleitungsverbindungen mit außer-

BU 972 014 AO 9 88 1/0810

- 5 halb des Körpers 12 notwendigen Schaltungen.

Natürlich kann die Anordnung 11 jede gewünschte Anzahl von Wortleitungen aufweisen, deren jede an eine beliebige Anzahl von Bits führt, obgleich nur zwei Wortleitungen IO und 20, deren jede an nur 2 Bits führt, bei diesem Ausführungsbeispiel dargestellt sind.

Jede Wortleitung 10 ist mit einem Ende an die isolierte Treiberschaltung 14 angekoppelt, die mit der üblichen Decodierschaltung 16 über eine Schreibleitung 23 verbunden ist. Die Wortleitung 20 ist in ähnlicher Weise an die Treiberschaltung 15 angekoppelt, die wiederum mit der Decodiersehaltung 17 über die Schreibleitung 23a verbunden ist. Adreßleitungen 19 bilden die Eingangsleitungen für die Decodiersehaltungen 16 und 17.

Für die vorliegende Beschreibung und das Ausführungsbeispiel wird angenommen, daß P-Kanal-Feldeffekt-Transistoren mit variablem Schwellwert als Elemente mit nicht flüchtiger Informationsspeicherung in der Anordnung verwendet werden, die eine Anfangsschwellspannung von ungefähr - Volt besitzen, wenn keine Ladun in der dielektrischen Grenzfläche gespeichert ist, und die eine Schwellspannung von ungefähr -2 Volt besitzen, wenn die Grenzfläche eine Ladung enthält.

Wie genauer in den Figuren 3 und 4 dargestellt ist, befindet sich der N-leitende Körper 12 auf einer Basis 21, die beispielsweise ein P-leitender Halbleiter oder ein Isolator wie Saphir sein kann. Der Isolationswall 18 kann durch einen Oxydationsoder einen Diffusionsvorgang gebildet werden. Die Worttreiberschaltungen 14 und 15 enthalten je zwei Feldeffekt-Tranistoren und 27. Der Transistor 26 wird gebildet aus einer Drain-Diffusion 29 und einer Source-Diffusion 30, die durch einen Gate-Bereich 28 voneinander getrennt sind, und der Transistor 27 wird gebildet durch eine Drain-Diffusion 32 und eine Source-Diffusion 33, die durch einen Gate-Bereich 31 getrennt sind. Die Diffusionen 29, 30, 32 und 33 sind alles P-Diffusionen. Um einen guten ohm¹sehen Kontakt zwischen dem Bereich 12a und der Lösch-

^Bü'⁹⁷² °¹⁴ 409881/0810

leitung 24 zu erhalten, kann eine N-Diffusion 24a vorgesehen werden.

Die Löschleitung 24 ist auch mit der Drain-Diffusion 32 des Feldeffekt-Transistors 2 7 verbunden, während die Schreibleitung der Decodierschaltung mit der Drain-Diffusion 29 des Feldeffekt-Transistors 26 verbunden ist. Die Source-Diffusionen 30 und 33 der Feldeffekt-Tranistoren 26 und 27 sind beide mit der gleichen Wortleitung verbunden. Die Sperrleitung 25 wirkt als eine Gate-Elektrode für den Transistor 26 und eine Masseleitung 39 dient als Gate-Elektrode für den Transistor 27. Diese Masseleitung 39 kann auch dazu dienen, den Isolationswall 1β und den Halbleiterkörper 12 auf Massepotential zu halten.

Sowohl die Löschleitung 24, als auch die Sperrleitung 25 ist mit einer geeigneten Spannungsquelle 40 verbunden, die selektiv diesen Leitungen sowohl positive als auch negative Spannungsimpulse liefern kann, wenn das erforderlich ist.

Eine erste Anzahl von Speicherzellen 13, deren jede einen Feldeffekt-Transistor mit variablem Schwellwert TIl bzw. T12 als Element mit nichtflüchtiger Informationsspeicherung enthält, sind an die Wortleitung 10 gekoppelt durch Verbinden der Wortleitung 10 mit der Gate-Elektrode jedes Transistors. Eine zweite Anzahl ähnlicher Transistoren T21 und T22 sind in ähnlicher Weise mit der Wortleitung 20 verbunden. Die Transistoren TIl und T21 sind mit einem Paar von Bit/Abfrageleitungen 34 und 35 verbunden durch Anschließen des Paares der Bit/Abfrageleitungen an die jeweiligen Source- und Drain-Elektroden der Transistoren TIl und T21. Die Transistoren T12 und T22 sind in ähnlicher Weise an ein anderes Paar von Bitleitungen 36 und 37 angeschlossen. Jede Bit/Abfrageleitung 34, 35, 36 und 37 ist an einem Ende mit einem üblichen Bitleitungs-Treiber- und Abfrageverstärker 38 verbunden.

Nur für die Zwecke der Erläuterung ist die Eigenschaft der nicht flüchtigen Informationsspeicherung dieser Transistoren mit variablem Schwellwert in Fig. 1 durch eine gestrichelte Linie zwischen

^{Bü 972} °¹⁴ 4 0 9 8 8 1/0810

der Gate-Elektrode und dem Substrat jedes Transistors dargestellt.

Bei der Beschreibung der Wirkungsweise der Speichermatrix nach der Erfindung wird Bezug genommen auf die Fig. 2. Nur für Zwecke der Erläuterung wird angenommen, daß der Zustand mit niedrigem Schwellwert, d.h. der geladene Zustand Transistors mit nichtflüchtiger Informationsspeicherung eine binäre "0" darstellt und daß der Zustand mit hohem Schwellwert, d.h. der ungeladene Zustand des Transistors in der Anordnung eine binäre "1" darstellt. Anfangs wird die in Fig. 1 dargestellte gesamte Anordnung zur Speicherung zweier Worte aus je zwei Bits gelöscht, so daß die dielektrische Grenzfläche jedes Transistors der Anordnung aufgeladen wird und jeder Transistor eine niedrige Schwellspannung aufweist. Nachdem die gesamte Anordnung gelöscht wurde, wird in ausgewählte Transistoren eingeschrieben und diese werden anschließend ausgelesen, um ihren Zustand zu bestimmen. In diesen Lösch- und Schreibzyklen werden große Spannungsamplituden den Transistoren mit variablen Schwellspannungen zugeführt.

Um die gesamte Anordnung zu löschen, wird ein positiver Spannungspegel 41 von 20 Volt auf der Sperrleitung 25 durch die Spannungsquelle 40 aufrecht erhalten. Zu dem Zeitpunkt Tl wird ein Spannungsimpuls 42 von 20 Volt der Löschleitung 24 von der Spannungsquelle 40 zugeführt. Die Schreibleitungen und die Bit/ Abfrageleitungen werden auf Erd- oder Nullpotential gehalten. Der positive Impuls 42 von 20 Volt auf der Löschleitung 24 wird dem Bereich 12a und der Source-Diffusion 29 des Feldeffekt-Transistors 27 in jeder der Treiberschaltungen 14 und 15 zugeführt, bis er zum Zeitpunkt T2 endet. Da die Gate-Elektrode 39 des FeIdeffekt-Tranistors 27 sich auf Erdpotential befindet, leitet der Transistor 27 und die Wortleitungen 10 und 20 nehmen für die Dauer des Impulses 41 ein Potential von +20 Volt an, wie das durch die Impuls 43 und 44 dargestellt ist. Durch Aufrechterhalten des Potentials der Sperrleitung 25 bei +20 Volt bleibt der Feldeffekt-Transistor 26 gesperrt. Da das Substrat 12a mit der Löschleitung verbunden ist, beträgt sein Potential ebenfalls +20 Volt

Bü 972 014 409881/0810

und alle die P-Diffusionen 29, 30, 32 und 33 bleiben entweder ohne Vorspannung oder durch nur 20 Volt während der Dauer des Impulses 42 in Sperrichtung vorgespannt.

Die positiven Spannungsinpulse 43 und 44 auf den Wortleitungen 10 und 20 bewirken, daß jeder mit diesen Wortleitungen verbundene entladene Transistor geladen wird. Daher werden alle die Transistoren TIl, T12, T21 und T22 in der Anordnung 11 zum Zeitpunkt T2 in den binären Nullzustand versetzt. Wenn die Löschleitung 24 Erdpotential erhält, entladen sich die Wortleitungen 10 und 20 beide nach Masse über die Diffusionen 30 und 33, die jetzt hinsichtlich des Substrates 12a in Leitrichtung vorgespannt sind. Jetzt können binäre Einsen selektiv in die Anordnung eingeschrieben werden durch Entladen der dielektrischen Grenzfläche der ausgewählten Transistoren, so daß diese einen hohen Wert der Schwellspannung aufweisen. Für Zwecke der Erklärung wird angenonmen, daß nur in den Transistor TIl eine binäre "I¹¹ eingeschrieben werden soll und daß die übrigen Transistoren im Nullzustand gelassen werden.

Um dies zu erreichen, wird angenommen, daß zum Zeitpunkt T3 über die Adreßleitungen 19 geeignete Signale empfangen werden, um nur die Decodiersehaltung 16 zu aktivieren. Wenn die Decodierschaltung 16 aktiviert wird, erscheint ein Schreibimpuls 45 von -20 Volt auf der Leitung 23 und damit an der Drain-Diffusion 29 des Feldeffekt-Transistors 26. Zum Zeitpunkt T4, während dem der Schreibimpuls noch der Leitung 23 zugeführt wird, wird der Sperrleitung 25 und damit der Gate-Elektrode des Feldeffekt-Transistors 26 ein Impuls 46 von -20 Volt von der Spannungsquelle 40 zugeführt und zum Zeitpunkt T4 werden den nicht ausgewählten Bitleitungen 36 und 37 Impulse 47 und 48 von -20 Volt über die Bitleitungs-Treibersehaltung 38 zugeführt. Die anderen Bitleitungen 34 und 35 und die Löschleitung 24 werden auf Erdpotential gehalten. Das Zuführen der Schreib- und Sperrimpulse dient dazu, den Feldeffekt-Tranistor 26 in der Treiberschaltung 14 leitend zu machen und bewirkt, daß der Wortleitung 10 ein Impuls 49 von

Bü 972 014 409881/0810

_ 9 —

-20 Volt zugeführt wird. Dieser Impuls 49 auf der Wortleitung 10 bewirkt, daß Elektronen aus der dielektrischen Grenzfläche des Transistors TIl entfernt werden, wodurch er in den Zustand mit hoher Schwellwertspannung versetzt wird. Die Ladung wird von dem Transistor TIl entfernt, da nur bei ihm eine Spannung von -20 Volt zwischen seinem Gate-Dielektrikum und dem Halbleiterkörper besteht. Diese Spannung zwischen dem Gate und dem Körper des Transistors bewirkt, daß Elektronen aus dem Gate-Dielektrikum in das Substrat 12a gelangen, wodurch die Schwellspannung erhöht wird. Für den beschriebenen Lösch- und Schreibzyklus weist die Wortleitung 10 einen Gesamtspannungshub von 40 Volt auf, aber die Transistoren in der Treiberschaltung erfahren keinen Spannungshub, der größer als 20 Volt ist. Es sei bemerkt, daß die Impulse 45, 46 und 47 alle gleichzeitig zugeführt werden können oder daß die Impulse 46 und 47 vor dem Impuls 45 erscheinen. Der.Unterschied zwischen den Zeitpunkten T3 und T4 ist nicht kritisch, so lange die Impulse 46 und 47 den Impuls 45 während eines Zeitintervalls überlappen, das genügend lange ist, um das Laden des ausgewählten Transistors zu gestatten. Es ist notwendig, daß die Impulse 42 und 45 sich nicht überlappen, denn diese Bedingung könnte die Transistoren in der Treiberschaltung zerstören, wenn 40 Volt an sie angelegt würde. Es ist auch erwünscht, daß der Impuls 46 den Impuls 42 nicht überlappt, da ein großer Leistungsverbrauch auftreten würde.

In die restlichen Transistoren der Anordnung wird jedoch nicht eingeschrieben, entweder, weil beispielsweise sämtliche Elektroden der Transistoren T12 und T21 das gleiche Potential aufweisen oder weil beispielsweise die Gate-Elektrode des Transistors T22 ein positives Potential bezüglich seiner Source- und Drain-Elektrode aufweist.

Nach einem Zeitintervall, das ausreichend ist, um sicherzustellen, daß in den ausgewählten Transistor eingeschrieben wurde, d.h. zum Zeitpunkt T5, wird der Decodierer 16 abgeschaltet und die Schreibleitung 23 nimmt wieder Erdpotential an. Da die Sperr-

BU-972 014 409881/0810

2^24858

leitung sich noch auf einem Potential von -20 Volt befindet, bleibt der Feldeffekt-Transistor 26 in leitendem Zustand und die Wortleitung 10 wird über den Feldeffekt-Transistor 26 auf Erdpotential entladen. Es ist daher notwendig, daß der Impuls 46 bis zum Zeitpunkt T6 vorhanden ist, um es der Wortleitung 10 zu ermöglichen, Erdpotential anzunehmen. Zum Zeitpunkt T6 veranlaßt die Sperrspannungsquelle 28, daß der Feldeffekt-Transistor 26 sperrt. Die nicht ausgewählten Bitleitungen 36 und 37 nehmen wieder Erdpotential an.

Nachdem in die ausgewählten Transistoren eingeschrieben wurde, d.h., nachdem sie in den Zustand mit hoher Schwellspannung versetzt wurden, kann die Anordnung anschließend zerstörungsfrei ausgelesen werden. Zur Erklärung wird angenommen, daß die Wortleitung 10 zu lesen ist. Daher wird der Zustand des Transistors TIl und T12 bestimmend. Der Lesezyklus wird zum Zeitpunkt T7 eingeleitet durch Einführen geeigneter Lesesignale in die Decodiersehaltung über die Adreßleitungen 19, um die Decodiers ehalt ung 16 zu veranlassen, der Schreibleitung 2 3 einen Impuls 50 von -5 Volt zuzuführen. Gleichzeitig werden den Bit/ Abfrageleitungen 34 und 36 Impulse 51 und 52 von -6 Volt zugeführt. Alle anderen Leitungen werden auf einer Spannung von 0 Volt gehalten, mit Ausnahme der Sperrleitung 25, die auf einem Spannungswert von +20 Volt gehalten wird.

Zum Zeitpunkt T8 ändert ein Impuls 53 das Potential der Sperrleitung 25 von dem Wert +20 Volt auf -20 Volt. Das Zuführen des Impulses 5 3 zu Gate-Elektrode des Feldeffekt-Tranistors 26 veranlaßt diesen, leitend zu werden und die Wortleitung 10, ein Potential von -5 Volt anzunehmen, wie das durch den Impuls 54 dargestellt ist.

Es sei bemerkt, daß dieser Impuls von -5 Volt, der der Wortleitung 10 zugeführt wird, die gelesen wird, einen Wert aufweist, der unterhalb des Wertes der Schwellspannung eines ungeladenen Transistors liegt und daher nicht ausreicht, um einen un-

Bü 972 014 4 0 9 8 8 1/0810

^424858

geladenen Transistor leitend zu machen, aber ausreichend ist, um einen Transistor, der eine Ladung enthält, leitend zu machen. Diese niedrige Gate-Spannung, die der Wortleitung 10 zugeführt wird, ist auch unzureichend, um irgendwelche Ladungen in den sich im geladenen Zustand befindenden Transistoren hervorzurufen, die mit der Wortleitung verbunden sind. Wenn daher der Wortleitung 10 eine Spannung von -5 Volt zugeführt wird, werden nur die geladenen Transistoren, die mit der Wortleitung verbunden sind, leitend.

In dem beschriebenen Beispiel ist nur der mit der Wortleitung 10 verbundene Transistor TIl entladen worden und daher bleibt nur er nichtleitend. Es wird daher nur der Transistor T12 leitend und erzeugt eine leitende Verbindung zwischen der Bitleitung 36, deren Spannung etwa -6 Volt beträgt, und der Bitleitung 37, die sich auf Nullpotential befindet. Das Leiten des Transistors T12 verursacht, daß die Bitleitung 37 eine Spannung von ungefähr -5 Volt annimmt, wie das durch den Impuls 55 dargestellt ist. Dies zeigt an, daß der Transistor T12 eine binäre "0" speicherte. Obgleich auch der Gate-Elektrode des Transistors TIl ein Impuls von -5 Volt zugeführt wurde, wird er nichtleitend, da er sich in dem Zustand mit hoher Schwellwertspannung befindet. Es wird daher keine leitende Verbindung geschaffen zwischen den Bitleitungen 34 und 35 und die Bitleitung 35 bleibt auf Erdpotential, was' anzeigt, daß der Transistor TIl eine binäre "1" speichert.

Da die Transistoren TIl, T12, T21 und T22 Transistoren mit Speichereigenschaften und variablen Schwellspannungen sind, und da die der Wortleitung zugeführte Spannung von -5 Volt unzureichend ist, behält jeder. Transistor seinen ursprünglichen Ladungszustand nach dem Ende des Impulses 5 3 bei. Da der Decodierer 17 nicht eingeschaltet wurde, beträgt die Spannung auf der Wortleitung 0 Volt und die mit ihr verbundenen Transistoren T21 und T22 werden in keiner Weise durch das Zuführen irgendeiner Spannung zu den Bitleitungen beeinflußt.

BU 972 014 409881/0810

Zum Zeitpunkt T9 kann die Spannung der Schreibleitung durch Abschalten des Decodierers 16 wieder den Wert 0 Volt annehmen. Da der Impuls 53 die Spannung von -20 Volt beibehält, bleibt der Feldeffekt-Transistor 26 leitend und die Wortleitung 10 wird über den Feldefft-Transistor 26 nach Masse entladen. Wenn die Wortleitung 10 sich wieder auf Massepotential befindet, sperrt der Transistor T12 und der Impuls 55 endet. Zum Zeitpunkt TlO erhöht sich das Potential der Sperrleitung 25 wieder auf +20 Volt, um den Impuls 53 zu beenden und die Bitleitungen 34 und 36 nehmen wieder Erdpotential an. Es sei bemerkt, daß der Impuls 53 den Wert -20 Volt annehmen kann vor oder gleichzeitig mit dem Zuführen des Leseimpulses 50 zu der Schreibleitung 2 3. Es ist jedoch notwendig, daß die Sperrleitung 25 den Spannungswert von -20 Volt für eine Zeitperiode beibehält, nachdem die Schreibleitung 2 3 das Erdpotential angenommen hat, um sicherzustellen, daß die Wortleitung 10 auch auf Erdpotential entladen wird.

Die beschriebene Treiberschaltung ist bekannten Anordnungen überlegen, da es durch die Erfindung jetzt möglich ist, besonders in Speicheranordnungen aus Transistoren mit variablen Schwellspannungen und Speichereigenschaften große Spannungshübe zuzuführen, d.h. 40 Volt einer ausgewählten Wortleitung der Anordnung zuzuführen, um den geladenen Zustand der Transistoren mit variabler Schwellspannung herbeizuführen, während die maximale Spannung, die über die Treiberschaltung zugeführt wird, den halben Spannungshub der Wortleitung aufweist, d.h. 20 Volt. Dies wird erreicht durch Isolieren der Treiberschaltung von dem Substrat, in dem die Speicheranordnung gebildet wird, und dadurch, daß das Substrat für die Speicheranordnung kontinuierlich auf Erdpotential gehalten wird, während dem Substrat der Treiberschaltung eine Spannung zugeführt wird, die bezogen ist auf die Spannung der Löschleitung.

BU 972 014

A09881 /0810

Claims

PATENTANSPRÜCHE

1. Treiberschaltung für einen Halbleiterspeicher, gekennzeichnet durch

einen ersten Feldeffekt-Transistor (26, Fig. 3), der eine Spannungsdifferenz von vorgegebenem erstem Wert aushält, mit dem ersten Feldeffekt-Transistor verbundene Mittel (2 3, 25, 10) zum Anlegen der ersten vorgegebenen Spannungsdifferenz an ihn,

einen zweiten Feldeffekt-Transistor (27), der eine Spannungsdifferenz von vorgegebenem zweiten Wert aushält, mit dem zweiten Feldeffekt-Transistor verbundene Mittel (24, 39, 10) zum Anlegen der zweiten Spannungsdifferenz an ihn,

eine Ausgangsleitung (10), die an die beiden Feldeffekt-Transistoren angeschlossen ist und Mittel (16, 40), um wahlweise die erste oder zweite Spannungsdifferenz an den ersten oder zweiten Feldeffekt-Transistor anzulegen zur Erzeugung einer Spannungsdifferenz mit einem Spannungshub, der der Summe der ersten und der zweiten Spannungsdifferenz entspricht.

2. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Feldeffekt-Transistoren in einem Halbleiterkörper gebildet wurden.

3. Treiberschaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die zweite Spannungsdifferenz von vorgegebenem zweiten Wert auch dem Halbleiterkörper zugeführt wird.

4. Treiberschaltung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Feldeffekt-Transistoren in einem ersten Teil (12a) des Halbleiterkörpers gebildet wurden, dem auch die Spannungsdifferenz des zweiten vorgegebenen Wertes zugeführt wird, die der des ersten vorgegebenen Wertes

BU,972 014

A09881/0810

gleich ist und der Durchbruchspannung der Diffusionen bezüglich des ersten Teiles des Halbleiterkörpers.

Treiberschaltung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Ausgangsleitung (10) mit den Gate-Elektroden weiter eine Speicherzeile bildender Feldeffekt-Transistoren (TIl, T12) verbunden ist, die in einem von dem ersten elektrisch isolierten zweiten Teil (11) des Halbleiterkörpers gebildet wurden, der auf einem festen Bezugspotential gehalten wird.

4Ö9881/0810

Bü 972 014

Leerseite