DE2359153A1

DE2359153A1 - Integrierte treiberschaltung zur anwendung in einem halbleiterspeicher

Info

Publication number: DE2359153A1
Application number: DE2359153A
Authority: DE
Inventors: Aage A Hansen; Ralph D Lane
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1972-12-29
Filing date: 1973-11-28
Publication date: 1974-07-11
Also published as: FR2212607A1; JPS5644515B2; JPS4998935A; DE2359153C2; US3843954A; FR2212607B1; GB1453708A

Description

Böblingen, 22. Nove: heb-oh

Anmelderin: International Business Machines

Corporation^ Armonk, N,Y. 10504

Amtl. Aktenzeichen: Neuanmeldung'

Aktenzeichen der Anmelderin: FI 972 051

Integrierte Treiberschaltung zur Anwendung in einem Halbleiterspeicher

Die Erfindung betrifft eine integrierte Treiberschaltung für hohe Spannungen zum Ansteuern der Wortleitungen in Speichern mit Transistorspeicherzellen. Beim Ansteuern dieser Zellen mit einer hohen Spannung erfolgt in dem Transistor ein Lawinendurchbruch. Die dabei entstehenden Ladungsträger laden die nicht auf festem Potential liegende Steuerelektrode der ausgewählten Zelle auf und speichern damit ein Informationsbit in dieser Zelle.

■f -

Steuerschaltungen oder Treiberschaltungen gemäß der vorliegenden Erfindung können außerdem in anderen Anwendungsgebieten ausgenutzt und eingesetzt werden, wo eine sehr hohe Spannungsamplitude erforderlich ist. Die vorliegende Erfindung betrifft außerdem die Kombination einer Speicherschaltung mit den Treiberschaltungen und einer Anordnung solcher Zellen. -

Zum Stande der Technik sei auf folgendes.hingewiesen! Erst kürzlich wurde eine Speicherzelle mit einer auf keinem festen Potential liegenden Steuerelektrode entwickelt, die über einen Lawinendurchbruch aufgeladen wird.. Diese Speicherzelle wird als "FAMOS"-Zelle bezeichnet, d.h. es handelt sich hierbei um eine Speicherzelle mit nicht festgelegter Steuer-Vorspannung und

4098 2 8/06 7 8 .

Injektion eines Stromes nach Lawinendurchbruch in Metall-Oxyd-Silicium-Halbleiter-Ausführung. Diese Speicherzelle ist in der US-Patentschrift Nr. 3 660 819 beschrieben und es findet sich auch eine weitere Beschreibung dieser Zelle in einem Aufsatz von D. Frohmann-Bentchkowsky mit dem Titel "Ein vollkommen decodierbarer aus 2O48 Bit bestehender, elektrisch programmierter MOS-Speicher mit wahlfreiem Zugriff", 1971 in IEEE International Solid-state Circuits Conference vom Februar 18, 1971.

Diese Zelle wird dadurch elektrisch programmiert, daß man eine hohe Spannung an die entsprechende Wortleitung anlegt, so daß am PN-Übergang ein Durchbruch erfolgt mit der Folge, daß Ladungsträger nach der auf nicht festgliegender Vorspannung liegenden Steuer- oder Gate-Elektrode wandern und damit diese aufladen..Auf diese Weise kann die Zelle ein Informationsbit speichern, wobei der Binärwert durch die Anwesenheit oder Abwesenheit einer Aufladung auf der Steuer- oder Gate-Elektrode angezeigt wird. Um einen Lawinendurchbruch am PIi-übergang hervorzurufen, ist es notwendig, die Wortleitung mit einer relativ hohen Spannung anzusteuern, die im Vergleich mit den Spannungen, die üblicherweise in integrierten Schaltungen verwendet werden, sehr hoch ist.

Eine Treiberschaltung für Wortleitungen, wie sie bisher für diesen Zweck benutzt wird, hat in einem ganz bestimmten außergewöhnlich wichtigen Punkt große Nachteile. D.h., daß die Treiberschaltung, wie sie in Figur 4 der Zeichnungen dargestellt und im anschließenden noch näher beschrieben wird, auch als Decodierer arbeitet und aus einem in Source-Folge-Schaltung arbeitenden Feldeffekt- <■ transistor besteht, der mit der entsprechenden Wortleitung verbunden ist, die außerdem mit den Drain-Elektroden einer Anzahl mit ihren Source-Elektröden zusammengeschalteten Feldeffekttransistoren verbunden ist. Während des Schreib- oder Einspeicher-Vorgangs wird eine große negative Spannung an Gate- und Drain-Elektroden aller mit allen Wortleitungen, und zwar den ausgewählten und den nicht ausgewählten verbundenen, in Source-Folge-Schaltung geschalteten Transistoren angelegt. Daher müssen bei nichtausge-

^{FI 972} °⁵¹ 409828/0678

wählten Wortleitungen hohe negative Spannungen an die Gate-Elektroden einer oder mehrerer an ihren Source-Elektroden zusammengeschalteten Transistoren angelegt werden, um die nichtausgewählten Wortleitungen auf Erdpotential anzuheben. Daher fließt durch einen oder mehrere der an der Source-Elektrode miteinander verbundenen Transistoren der Treiberschaltungen, die mit nichtausgewählten Wortleitungen verbunden sind, ein sehr hoher Strom, der einen sehr hohen Leistungsverbrauch zur Folge hat. Das ist deswegen besonders von Nachteil, da für den Schreibvorgang nur ein Austastfaktor von etwa 2% möglich ist/ damit das Halbleiterplättchen zwischen aufeinanderfolgenden Schreibimpulsen abkühlen kann. Das verringert aber die Arbeitsgeschwindigkeit eines Speichers sehr stark.

Es ist daher .Hauptaufgäbe der vorliegenden Erfindung, diese Nachteile der bisher bekannten Treiberschaltungen für aus Metall-Oxyd-Siliciuia-Transistoren bestehende Speieherzellen, die in der nachfolgenden Beschreibung mit der Kurzbezeichnung "FAMOS" bezeichnet werden sollen, zu beseitigen. Die Treiberschaltung gemäß der vorliegenden Erfindung verbraucht gegenüber der bisher bekannten Treiberschaltung relativ sehr wenig Leistung und erlaubt ein Tastverhältnis von 1 oder einem Äüstastfaktor von 100% während des Schreibevorganges. Konsequenterweise kann daher eine Speicherschaltung, die Treiberschaltungen gemäß der vorliegenden Erfindung verwendet, eine Serie von Schreiboperationen mit wesentlich höherer Geschwindigkeit durchführen als es bisher unter Verwendung von Speicherzellen mit FAMOS-Tränsistoren möglich war. Die vorliegende Erfindung erreicht dieses Ziel dadurch, daß alle nichtausgewählten Treiberschaltungen zugeordnete Gleichstromkreise hoher Leistung während eines Schreibvorganges eliminiert werden.

Ein weiterer außerordentlich wichtiger Vorteil der vorliegenden Erfindung liegt darin, daß der Ausgangstransistor, der die Wortleitung ansteuert, gegen einen Lawinendurchbruch in der Weise geschützt ist, daß eine Schaltungsanordnung vorgesehen ist, die seine Steuer- oder Gate-Elektrode auf Erdpotential hält, wenn die

^{FI 972} °⁵¹ 409828/067 8

-A-

Treiberschaltung während eines Schreibvorganges nicht ausgewählt ist.

Ein weiterer wichtiger Vorteil der vorliegenden Erfindung liegt darin, daß der der Decodierung dienende Kreuzungspunkttransistor, der mit jedem FÄMOS-Transistor verbunden und diesem zugeordnet ist, dadurch gegen einen Lawinendurchbruch geschützt ist, daß während des Schreibvorganges in den nichtausgewählten Treiberschaltungen die Wortleitung auf Erdpotential gehalten ist.

Die Art und Weise, wie dies im einseinen in der erfindungsgemäßen Ausgestaltung der neuen Treiberschaltung erreicht wird, ist in den beigefügten Patentansprüchen im einzelnen angegeben.

Die Erfindung wird nunmehr anhand von Äusführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher erläutert. Dabei zeigt

Fig. 1 schematisch ein Schaltbild einer einzigen Speicherzelle mit. einem Decoaiertransistor und einem Transistor mit nicht fest vorgespannter Steueroder Gate -Elektrode mit Lawinendurchbruch und

Trägerinjektion gemäß dem Stand der Technik? -

Fig. 2 eine Draufsicht eines Teils einer integrierten

Speicherschaltung mit Speicherzellen unter Verwendung von Transistoren mit nicht fest vorgespannter Steuer- oder Gate-Elektrode, Lawinendurchbruch und Trägerinjektion?

Fig. 3 eine Querschnittsansicht längs der Linie 3-—3 in

Figur 2;

Fig. 4 schematisch ein Schaltbild einer sum Stande der

Technik gehörenden Treiberschaltung zur Ansteuerung der Wortleitungen der in Figur 1 bis 3 dar-

^{FI 972} °⁵¹ 409328/0678

gestellten Speicherzellen;

Fig. 5 - schematisch ein Schaltbild einer bevorzugten ■

Ausführungsform der- Treiberschaltung gemäß der vorliegenden Erfindung, die mit einer bestimmten Wortleitung einer Speicherze.llenanordnung verbunden ist; ,

Fig„ 6 die verschiedenen Potentiale während eines

Schreibvorganges und

Fig. 7 die verschiedenen Potentiale während eines Lesevorganges.

Die' FAMQS-Speicherzelle . .

Aufbau und Arbeitsweise einer Speicherzelle mit nicht fest vorgespannter Steuer- oder Gate-Elektrode und Läwinendurchbruch mit Trägerinjektion in den Bereich der Gate-Elektrode als Metall-Oxyd-Halbleiter (FAMOS) sind bereits in der obengenannten US-Patentschrift 3 660 890 offenbart. Sie werden im Zusammenhang mit Figuren 1-3 nochmals kurz beschrieben.

In Figur 1 ist schematisch ein Schaltbild einer Speicherzelle mit einem Decodier- oder Kreuzungspunkttransistor und einem FAMOS-Transistor dargestellt. Die Source-Elektrode des Decodiertransistors ist mit der Drain-Elektrode des FAMOS-Transistors verbunden, obgleich in der tatsächlichen Praxis Source- und Drain-Elektroden in einem einzigen Diffusionsbereich ausgeführt sind» Die Drain-Elektrode des Decodiertransistors ist mit der Bit/Abfühlleitung BS verbunden und die Gate-Elektrode des Decodiertransistors ist an der entsprechenden Wortleitung WL angeschlossen. Die nicht fest . vorgespannte Gate-Elektrode FG des FAMOS-Transistors ist nicht angeschlossen und isoliert und die Source-Elektrode des FAMOS-Transistors ist mit Erdpotential verbunden» .

Fi 972051 · 409 828/06 7

In den Figuren 2 und 3 ist ein Teil einer integrierten Schaltungsanordnung mit FAMOS-Speicherzellen gezeigt und enthält die Struktur einer vollständigen Zelle. Das Substrat ST hat N- Leitfähigkeit und weist an seiner oberen Oberfläche drei P-leitende Bereiche · P1, P2 und P3 auf. Der Bereich PI ist die Drain-Elektrode des Decodier- oder Kreuzungspunkttransistors, P3 ist die Source-Elektrode des FAMOS-Transistors und Bereich P2 dient sowohl als Sorce-Elektrode des Decodiertransistors und als Drain-Elektrode des FAMOS-Transistors. Die entsprechende Bit/Abfühlleitung BS ist mit dem Bereich P1 kontaktiert und leitend verbunden und die Erdleitung G ist elektrisch leitend mit dem Bereich P3 verbunden. Das Bezugszeichen DG bezeichnet die Gate-Elektrode des Decodiertransistors und das Bezugszeichen FG bezeichnet die nicht vorgespannte Gate-Elektrode des FAMOS-Transistors. Man sieht, daß die Gate-Elektrode FG von der Silicium-Dioxyd-Schicht SO elektrisch isoliert ist.

Die Arbeitsweise der in den Figuren 1 bis 3 zum Stand der Technik dargestellten Speicherzelle soll nunmehr kurz beschrieben werden, wobei Einzelheiten aus der obengenannten Patentschrift zu entnehmen sind. Für einen Schreibvorgang, d.h. zum Einspeichern einer Ladung auf der Gate-Elektrode FG, muß eine große negative Spannung von etwa 30 Volt sowohl an die Bit/Abfühlleitung BS, als auch an die mit der ausgewählten Zelle verbundene Wortleitung WL angelegt werden. In der oberen Oberfläche des Substrats ST wird zwischen den Bereichen P1 und P2 dadurch ein Inversionskanal gebildet, so daß der Decodiertransistor leitend wird und eine hohe Vorspannung in Sperrichtung an den übergang zwischen dem Bereich P2 und dem Substrat ST angelegt wird. Diese Sperrvorspannung bewirkt einen Zusammenbruch dieses Überganges und erzeugt Elektronen hoher Energie im Verarmungsbereich des Überganges. Diese Elektronen diffundieren dann durch den Teil der Silicium-Dioxyd-Schicht SO unmittelbar unterhalb der Gate-Elektrode FG und laden diese auf. Nach Abnehmen der negativen Spannung von der Bit/Abfühlleitung BS und-der ausgewählten' Wortleitung WL bleibt die Ladung auf der Gate-Elektrode FG gespeichert und der Schreibvorgang ist abge-

Fi 972 051 4 0 9 8 2 8/0678

schlossen. -Während des Lesevorganges wird die Anwesenheit oder Abwesenheit einer gespeicherten Ladung auf der Gate-Elektrode FG festgestellt und zeigt damit an, ob eine logische ^S11" oder "0" in der Zelle gespeichert istο . ." .

In Figur 4 ist eine Treiberschaltung gemäß dem Stande der Technik dargestellt, die zur Ansteuerung einer Wortleitung WL 'mit einer hohen negativen Spannung dient, um einen Lawinendurchbruch in einer PÄMOS-Speicherselle hervorzurufen. Insbesondere besteht die bekannte Treiberschaltung- aus einem Feldeffekttransistor Q1_? dessen Drain-Elektrode- mit.einer negativen SpannungsqueiIe ¥1 und dessen Souree-Elektrode mit der ~ Ausgangslsiissiig OL verbunden ist, die ihrerseits wieder, an der Wortleitung -.'TOi-. - angeschlossen ist« Eine Anzahl. mit ihrer Source-Elektrode zusaramengeschalteter Feldeffekttransistoren-Q2>.-Q3-> Qi₀ 05 und -QS'-siiid mit ihren entspre- ' chenden Dra-in-Elektroden- -mit - der Äüsgangsleitung OL verbunden _f während alle Söurce-Slektroäen mit- einer \Spannungsqueile ¥2 ver.-. bunden sind-, die in b.esug auf ■. die "Spannungsguelie"-Vi positiv ist. Das Potential der Spannungsquelle ¥2 kann Erdpötential.sein...Eine Anzahl von Eingangsklemmen sind mit den entsprechenden Gate-Elektroden 1g bis Sg. der Transistoren Qf bis Q6 verbunden„

Zur Auswahl einer bestimmten Zelle für einen LawinenduEOhbruch mit Injektion von Ladungsträgern Λ-iährend eisies Schreibvorganges muß die Ausgangsleitung auf ein hohes negatives Potential gesteuert werden«. 'Dies wird dadurch erreicht_r daß man eine negative Spannung an die Gate-Elektrode 1g des Transistors Qt aalegt und diesen dafltarch' leitend macht,, während man - gleichseitig "Signale an öle Gate-Elektroden 2g bis 6g anlegt* am. Sie Transistoren Q2 bis Q6 abzuschalten. Die auf der Wortleitoag liegende Spannung wird daher negativ und stel-lt die Auswahl dieser bestifflmten Wortleitung dar.. Bei einer Mlehtauswahl dieser bestimmten Wortleitung WL muß ihr"Potential- im wesentlichen aaf dem Potential der Spannungsguelle V2"_p. jsormalerweise.Erdpoteatial _a gehalten werden. Dies Mira dadurch erreichtn. äaß ein negatIves.\.Sigpal an eine oder mehrere .der" G^te-SieKfeSoden 2g bis i$ "aagelegt wird, wa

^FIS72051 -409828/0678 "

einen oder mehrere der Transistoren Q2 bis Q6 einzuschalten. Der oder die leitenden mit ihrer Source-Elektrode miteinander verbundenen Transistoren Q2 bis Q6 halten damit die Spannung der 'Ausgangsleitung OL ungefähr auf der Spannung der Quelle V2, d.h. etwa auf Erdpotential.

Diese bekannte Treiberschaltung gemäß Figur 4 hat für den Fall einer Nichtauswahl einer Wortleitung während eines Schreibvorganges einen wesentlichen Nachteil, d.h., eine hohe negative Spannung liegt an der Gate- und Drain-Elektrode des Transistors Q1, der in Source-Folgeschaltung geschaltet ist und außerdem an den Gates einer oder mehrerer der mit ihren Source-Elektroden zusammengeschalteten Transistoren Q2 bis Q6. Als Ergebnis fließt ein hoher Strom durch den Transistor Q1 und durch die leitenden mit ihren Source-Elektroden zusammengeschalteten Transistoren Q2 bis Q6, wodurch ein hoher Leistungsverbrauch entsteht. Dies ist besonders nachteilig, da dabei für einen Schreibvorgang nur etwa ein Austastfaktor von etwa 2% erreicht werden kann. Dieses schlechte Tastverhältnis ist aber notwendig, damit das Halbleiterplättchen zwischen aufeinanderfolgenden Schreibimpulsen ausreichend abkühlen kann. Daher wird die für eine Aufeinanderfolge von Schreibvorgängen benötigte Zeit wesentlich erhöht und damit die Arbeitsgeschwindigkeit der gesamten Speicherschaltung drastisch verringert.

Im Zusammenhang mit Figur 5 soll nunmehr die neuartige Treiberschaltung gemäß der vorliegenden Erfindung im einzelnen beschrieben werden. Ein bipolarer Transistor T1 weist eine Anzahl von Emittern 1e auf. Eine der Emitterelektroden 1e ist mit einer S-Impuls-Eingangsleitung verbunden. Die verbleibenden Emitterelektroden sind mit entsprechenden Adreßleitungseingängen AL1, AL2, ALn verbunden. Die Basis 1b des Transistors T1 ist mit der Anode einer Diode D1, die vorzugsweise eine Schottky-Sperrschicht-Diode ist, verbunden. Die Kathode dieser Diode ist am Kollektor 1c des Transistors T.1 und außerdem an einer Leitung L2 angeschlossen.

^{FI 972} °⁵¹ 409 8 28/0678

— G _

Ein Widerstand R ist mit seinem unteren Ende mit der Basis Tb des Transistors T1 und mit seinem oberen Ende mit dem Signaleingang "Leistungs-Gate"verbunden. Mit dieser Klemme ist außerdem eine Leitung L1 verbunden, die am Gate 2g eines P-Kanal-Feldeffekttransistors T2 angeschlossen ist. Die Source-Elektrode 2s dieses Feldeffekttransistors T2 ist mit Erde verbunden und die Drain-Elektrode 2d ist mit dem Verbindungspunkt von Leitungen L3 und L6 verbunden. Das andere Ende der Leitung L3 ist mit dem Verbindungspunkt der Leitungen L2, L4 und L5 verbunden. Leitung L4 erstreckt sich nach der Gate-Elektrode 3g eines P-Kanal-Feldeffekttransistors T3, dessen Soprce-Elektrode 3s mit Erde und dessen Drain-Elektrode 3d über Leitung L7 mit dem Ausgang der Treiberschaltung verbunden ist/ der mit einer der Wortleitungen WL in der Speicherzellenanordnung verbunden ist. .

Das andere Ende der Leitung L5 ist mit der Gate-Elektrode 4g eines P-Kanal-Feldeffekttransistörs T4 verbunden, dessen Source-Elektrode 4s mit Masse und dessen Drain-Elektrode 4d mit der Source-Elektrode 5s eines P-Kanal-Feldeffekttransistors T5 verbunden ist. Die Gate-Elektrode 5g dieses Feldeffekttransistors T5 ist mit einem Rückstellsignaleingang verbunden. Die Drain-Elektrode 5d des Transistors T5 ist an einer negativen Spannungsquelle V3 angeschlossen. Die Drain-Elektrode 4d des Transistors T4 und die Source-Elektrode 5s "des Transistors T5 sind über eine Leitung L8 mit der Gate-Elektrode 6g eines P-Kanal-Feldeffekttransistors T6 als Ausgangstransistor verbunden. Die Source-Elektrode 6s des Feldeffekttransistors T6 ist über die Leitung L7 mit dem Ausgang der Treiberschaltung verbunden und seine Drain-Elektrode fid ist mit einem Signaleingang für Chip-Auswahl verbunden. Für eine positive Rückkopplung nach Art einer Bootstrap-Schaltung ist ein Kondensator C zwischen der Source-Elektrode 6s und der Gate-Elektrode 6g des Transistors T6 eingeschaltet.

Die Drain-Elektrode 2d des Transistors T2 und die Leitung L3 sind über Leitung L6 mit der Basis 7b eines bipolaren Transistors T7 verbunden. Der Emitter E7 dieses Transistors ist nur während

FI 972 O₅₁ ■■ _409828/0678 :.'

- ίο - .

eines Lesevorganges mit einer negativen Spannungsquelle V4 von -5 Volt verbunden, während bei einem Schreibvorgang der Emitter 7e des Transistors T7 nicht angeschlossen ist, so daß seine Spannung nicht festliegt. Es sind außerdem zwei Dioden D2 und D3, vorzugsweise Schottky-Sperrschicht-Dioden, und eine dritte Diode D4 üblicher Bauart mit diffundiertem Übergang vorgesehen. Die Kathoden aller drei Dioden D2, D3 und D4 sind mit dem Kollektor 7c des Transistors T7 verbunden. Die Anoden der Dioden D3 und D4 sind über Leitung L9 mit dem Ausgang der Treiberschaltung verbunden, der seinerseits mit der entsprechenden Wortleitung der Speicherzellenanordnung verbunden ist. Die Anode der Diode D2 ist mit der Basis 7b des Transistors T7 verbunden.

Arbeitsweise der Treiberschaltung
Schreibvorgang für eine ausgewählte Schaltung

Die Arbeitsweise einer ausgewählten Schaltung wird nunmehr, unter Verwendung des Schaltbildes in Figur 5 und der Impulsdiagramme der Figuren 6 und 7, im Zusammenhang mit einem Schreibvorgang beschrieben. Während des gesamten Schreibvorgangs bleibt der S-Impulssignaleingang auf hohem Potential, d.h. auf. Erdpotential. Der Emitter 7e des Transistors T7 ist nicht an der Spannungsquelle V4 angeschlossen und hat während des ganzen Arbeitszyklus keine feste Vorspannung. Die Spannung am Rückstelleingäng geht auf -20 Volt, wodurch Transistor T5 eingeschaltet wird. Dadurch wird die Gate-Elektrode 6g des Transistors T6 auf etwa -15 Volt gebracht. Die am Rückstelleingang liegende Spannung geht dann wieder auf Erdpotential über und schaltet den Transistor T5 ab. Trotzdem bleibt aber die Gate-Elektrode 6g des Transistors T6 ohne zusätzliche Vorspannung auf -15 Volt. Zu diesem Zeitpunkt sind die auf den Adreßleitungseingängen AL1 bis ALn auftretenden Signale gültig, d.h., daß für die auszuwählende Schaltung die Spannungen an allen diesen Eingangsklemmen' auf Erdpotential sind. Die Spannung am Leistungs-Gate-Eingang steigt auf Erdpotential an, wodurch der Transistor T2 gesperrt wird. Die Gate-Elektrode 3g des Transistors T3 und die Gate-Elektrode 4g des Transistors T4 bleiben

^{FI 972 05}I 409828/0678

. . 2353153

auf Erdpotential. Daher werden die Transistoren T3 und T4 gesperrt,

Die am Chip-Auswahl-Eingang liegende Spannung geht dann auf -30 Volt. Da die Gate-Elektrode 6g des Transistors T6 ohne Vorspannung auf -15 Volt liegt, wie bereits beschrieben, wird dadurch Transistor T6 leitend und die Spannung der Source-Elektrode 6s geht entsprechend nach unten, wodurch ein positives Rückkopplungssignal über Kondensator C nach Gate 6g übertragen wird, so daß der Transistor T6 sehr stark in seinen leitenden Zustand gesteuert wird. Die Spannung an der Gate-Elektrode 6g fällt rasch auf etwa -45 Volt ab und die Spannung an der Source-Elektrode 6s und damit das Ausgangssignal am Ausgang der Treiberschaltung geht rasch auf -30 Volt zur Ansteuerung der Wortleitung WL und bewirkt eine durch Lawinendurchbruch hervorgerufene Injektion von Ladungsträgern in der ausgewählten Speicherzelle und die Speicherung einer Ladung in der nicht vorgespannten Gate-Elektrode. Die Spanr nung am Eingang Chip-Auswahl geht dann auf Erdpotential über und der Transistor T6 kehrt seine Arbeitsweise um, d.h. die Soürce-" Elektrode 6s arbeitet nunmehr als Drain-Elektrode und die Drain-Elektrode 6d arbeitet nunmehr als Source-Elektrode, so daß der. Ausgang der Treiberschaltung und die daran angeschlossene Wortieitung wieder nach oben auf Erdpotential angehoben werden. Die an dem Eingang Leistungs-Gate liegende Spannung fällt dann auf -5 Volt ab und der Schreibzyklus ist für die ausgewählte Treiberschaltung beendet. - ,

Schreibvorgang bei'nichtausgewahlter Schaltung

Der Schreibvorgang für eine niehtausgewählte Schaltung wird nunmehr im Zusammenhang mit den Figuren 5 bis 7 beschrieben. Wie bereits erwähnt, ist der Emitter 7e des Transistors T7 nicht mit der Spannungsquelle V4 verbunden und bleibt während des ganzen Arbeitszyklus ohne feste Vorspannung. Die an dem Eingang S-Impuls liegende Spannung steigt'auf Erdpotential an. Die Spannung am Rückstelleingang geht auf -20 Volt; wodurch Transistor T5 eingeschaltet und die Spannung an der Gate-Elektrode 6g des Transistors

^{FI 972} °⁵¹ 409828/0678

T6 auf -15 Volt absinkt. Die Spannung am Ktickstelleingang geht dann auf Erdpotential hoch und die Spannung an der Gate-Elektrode 6g bleibt bei -15 Volt, nachdem der Transistor T5 gesperrt ist. Zu diesem Zeitpunkt sind die an den Adreßleitungen AL1 bis ALn anliegenden Spannungen gültig, d.h. für eine nichtausgewählte Schaltung sind eine oder mehrere dieser Adreßleitungen auf einer negativen Spannung von -5 Volt.

Die am Leistungs-Gate-Eingang liegende Spannung steigt dann auf Erdpotential an, wodurch der Transistor T2 gesperrt und Transistor TI eingeschaltet wird. Die Spannung an der Basis 1b des Transistors TT liegt auf -4,2 Volt. Die Gate-Elektroden 3g und 4g der Transistoren T3, T4 liegen bei -4,8 Volt, wodurch diese Transistoren eingeschaltet werden. Da Transistor T3 leitend ist, bleiben seine Drain-Elektrode 3d und damit auch der Ausgang der Treiberschaltung auf Erdpotential. Da der Transistor T4 leitend ist, fließt Strom durch diesen Transistor hindurch nach der Gate-Elektrode 6g des Transistors T6 und hält damit 6g auf Erdpotential. Das verhindert aber einen Lawinendurchbruch des Transistors T6, wenn die Spannung am Eingang Kippauswahl auf -30 Volt geht. Wenn dies eintritt, bleibt die Wortleitung WL trotzdem auf Erdpotential, da Transistor T3 leitend ist. Damit bleibt aber die FAMOS-Speicherzelle, mit der die bestimmte Wortleitung WL verbunden ist, unberührt, da es keine durch Lawinenzusammenbruch hervorgerufene Injektion von Ladungsträgern gibt und die Gate-Elektrode nicht aufgeladen, wird. Die am Eingang Chip-Auswahl liegende Spannung geht auf Erdpotential und die am Eingang Leistungs-Gate liegende Spannung geht auf -5 Volt. Der Transistor T2 wird eingeschaltet. Die Gate-Elektroden 3g, 4g entladen nach Erdpotential und die Transistoren T3, T4 werden zur Beendigung des Arbeitszyklus gesperrt.

Lesevorgang für eine ausgewählte Treiberschaltung

Der Lesevorgang für eine ausgewählte Schaltung wird nunmehr im Zusammenhang mit den Figuren 5 bis 7 beschrieben. Emitter 7e des Transistors T7 ist mit einer Spannungsquelle V4 mit -5 Volt ver- '

FI 972 051

4 09828/0678

bunden. Die Eingänge Rückstellen, Chip-Auswahl undLeistungs-Gate bleiben während: des ganzen Arbeitszyklus auf Erdpotential. Die Transistoren T5 und T6 bleiben während des gesamten Arbeitszyklus gesperrt. Durch den Transistor T4 fließt kein Strom, da dessen Drain-^Elektrode 4d auf Erdpotential gehalten ist. Die an allen Adreßleitungseingängeri ALT bis ALn liegenden Signale-sind nunmehr gültig auf Erdpotential. Die Spannung am Eingang S-Impuls steigt auf Erdpotential an. Dadurch wird der Basis-Emitter-übergang des Transistors Ti in Sperrichtung vorgespannt und Transistor T1 wird gesperrt. Der Strom fließt nunmehr vom Eingang Leistungs-Gate nach unten durch den Widerstand R, die Diode D1, die Leitungen L2, L3, L6 nach der Basis 7b des Transistors T7, wodurch dieser eingeschaltet wird. Als Ergebnis fällt die Spannung am Kollektor 7c des Transistors T7 auf -4,8 Volt, wodurch die Dioden D3 und D4 leitend werden und damit die Wortleitung WL auf -4,3 Volt bringen. Die am Eingang S-Impuls liegende Spannung fällt auf -5VoIt ab, so daß Transistor Tt einschaltet. Der Kollektor 1c des Transistors •T1 bringt die Spannung der Gate-Elektrode 3g des Transistors T3 und der Basis 7b des Transistors T7 nach unten auf -4,8 Volt, wodurch Transistor T7 gesperrt und Transistor T3 eingeschaltet wird. Der Leitzustand des Transistors T3 bewirkt, daß die Leitung und der Ausgang der Treiberschaltung zusammen mit der Wortleitung ' WL Erdpotential annehmen, worauf der Arbeitszyklus beendet ist.

Lesevorgang für nichtausgewählte Schaltung

Die Arbeitsweise bei nichtausgewählter Treiberschaltung während eines Lesezyklus wird nunmehr im Zusammenhang mit den Figuren 5 bis 7 beschrieben. Der Emitter Te des Transistors T7 ist mit einer Spannungsquelle V4 mit -5 Volt verbunden. Die Spannungen an den Eingängen Rückstellen, Leistungs-Gate und Chip-Auswahl bleiben während des gesamten Zyklus auf Erdpotential. Die Transistoren T5 und T6 bleiben gesperrt. Durch den Transistor T4 fließt kein Strom, da die Drain-Elektrode 4d auf Erdpotential liegt. Wenn die Adreßleitungen ALI bis ALn für nichtausgewählte Zelle gültige Signale führen, dann liegen eine oder mehrere dieser Adreßleitungsein-

FI 972 051

409828/0678

gänge bei -5 Volt. Die Spannung am Eingang S—Impuls geht auf Erdpotential hoch. Da eine oder mehrere der Adreßleitungen AL1 bis ALn auf -5 Volt liegen, bleibt T1 eingeschaltet. Der Kollektor 1c des leitenden Transistors T1 und die Basis 7b des Transistors T7 bleiben auf -4,8 Volt, wodurch Transistor T7 gesperrt bleibt. Die Gate-Elektrode 3g des Transistors T3 liegt ebenfalls auf -4,8 Volt, so daß die Wortleitung WL auf Erdpotential verbleibt. Der S-Impuls-Eingang fällt auf -5 Volt ab und beendet damit den Arbeitszyklus.

Fi 972 051 409828/06 7

Claims

P, A T E N T A N S P RUCH E

Γ\) Integrierte Treiberschaltung mit einem Treibertransistor, * dadurch gekennzeichnet, daß der Treibertransistor (T6) mit einer ersten Elektrode (6s) am Ausgang (WL). angeschlossen und an einer zweiten Elektrode (6d) durch einen Signalimpuls vorgegebener Polarität ansteuerbar ist, während die dritte Elektrode (6g) eine Steuerelektrode ist, und daß mit der Steuerelektrode (6g) ein selektiv betätigbarer Steuerschalter (T1, T4, T5) verbunden ist, über den der Treibertransistor gesperrt und das Potential seiner Steuerelektrode auf einem ersten vorgegebenen Wert gehalten oder entsperrt werden kann und das Potential seiner Steuerelektrode in Abhängigkeit von dem Signalimpuls auf ein Potential der vorgegebenen Polarität übergehen kann.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Steuerschalter einen zweiten Transistor (TS) enthält, dessen erste Elektrode (5s) mit der Steuerelektrode (6g) des Treibertransistors, dessen zweite Elektrode (5d) mit einer festen Potentialquelle (V3) verbunden ist und der an einer Steuerelektrode (5g) über-einen Signalimpulseingang zwischen einem leitenden und einem gesperrten Zustand umsteuerbar ist.
3. Schaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß als Treibertransistor (T6) und als Steuertransistor (T5) Feldeffekttransistoren verwendet sind, und daß bei beiden Transistoren die erste Elektrode die Source-Elektrode, die zweite Elektrode die Drain-Elektrode und die Steuerelektrode die Gate-Elektrode ist.

.4. Schaltung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß zur Aufladung der Steuerelektrode (6g) des Treiber-

FI 972 051

409828/067 8

transistors (T6) auf ein erstes Potential (-15 Volt) der Schalttransistor (T5) durch einen Rückstellimpuls ansteuerbar ist, bevor der Treibertransistor (T6) an seiner zweiten Elektrode (6d) über den Signalimpuls vorgegebener Polarität ansteuerbar ist.

5. Schaltung nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß zwischen der ersten Elektrode (6s) des Treibertransistors (T6) und dessen Steuerelektrode (6g) ein positiv wirkendes Rückkopplungselement eingeschaltet ist.

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß das Rückkopplungselement ein Kondensator (C) ist.

7. Schaltung nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß zur selektiven Betätigung der Treiberschaltung eine logische Torschaltung (T1) mit einer Anzahl von Eingängen (AL1 bis ALn) zur Aufnahme binärer Signale vorgesehen ist, und daß der Steuerschalter in Abhängigkeit von den an den Eingängen anliegenden binären Signalen selektiv zwischen zwei Betriebszuständen umschaltbar ist.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die logische Torschaltung aus einem Transistor (T1) mit einer Anzahl von Elektroden (1,e) besteht, und daß jeder der Eingänge (AL1 bis ALn) mit einer dieser Elektroden (1e) verbunden ist.

9. Schaltung nach Anspruch 8/ dadurch gekennzeichnet, daß der Transistor (T1) ein bipolarer Transistor ist, und daß die genannten Elektroden Emitter-Elektroden sind.

10. Schaltung nach Anspruch 9, dadurch·gekennzeichnet, daß der selektiv betätigbare Steuerschalter einen dritten Transistor (T3) enthält, dessen erste Elektrode (3s) mit einer Quelle festen Potentials verbunden und dessen zweite

FI 972 051

409828/0678

Elektrode (3d) mit dem Ausgang (WL) verbunden ist., während seine Steuerelektrode (3g) mit dem selektiv ansteuerbaren Signaleingang (T1) verbunden ist, wodurch dieser Transistor (T3) zwischen seinem leitenden und gesperrten Zustand umsteuerbar ist.

11. Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß der dritte Transistor (T3) ebenfalls ein Feldeffekttransistor ist, dessen erste Elektrode die Source-Elektrode (3s), dessen zweite Elektrode die Drain-Elektrode (3d) und dessen Steuerelektrode die Gate-Elektrode (3g) ist.

12. Schaltung nach Anspruch 1 bis 11, dadurch gekennzeichnet, daß der selektiv betätigbare Steuerschalter aus zwei zwischen einem festen Potential und einer Potentialcjuelle in Reihe geschalteten Feldeffekttransistoren (T
4, T5) und einem dritten zwischen einem festen Potential.und dem Ausgang (WL) eingeschalteten Feldeffekttransistor (T3) besteht, daß die einseitig an festem Potential liegenden Transistoren (T3, T4) über die Eingangs tor schaltung ■ (T.1) an ihren Steuerelektroden (3g, 4g) vom leitenden in den gesperrten Zustand umsteuerbar sind, und daß in ihrem leitenden Zustand an der Steuerelektrode (6g) des Treibertransistors und am Ausgang (WL) bei Nichtauswahl ein definiertes Potential einstellbar ist.

13. Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß die Steuerelektrode (6g) des Treibertransistors (T6) bei gesperrten Schalttransistören (T3, T4) an keinem festen Potential angeschlossen ist und bei gesperrtem Treibertransistor (T6) mit Hilfe des zweiten Transistors (T5) dann durch einen Signalirapuls auf ein Zwischenpotential der vorgegebenen Polarität aufladbar ist, das der Vorbereitung der Durchschaltung des Treibertransistors (T6) dient.

^{FI 972O}=1 i09828/0678

Leerseite