CN1192436C - 可擦写可编程只读存储器的编程操作方法 - Google Patents

可擦写可编程只读存储器的编程操作方法 Download PDF

Info

Publication number
CN1192436C
CN1192436C CNB011368772A CN01136877A CN1192436C CN 1192436 C CN1192436 C CN 1192436C CN B011368772 A CNB011368772 A CN B011368772A CN 01136877 A CN01136877 A CN 01136877A CN 1192436 C CN1192436 C CN 1192436C
Authority
CN
China
Prior art keywords
potential
field effect
current potential
memory
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011368772A
Other languages
English (en)
Other versions
CN1416174A (zh
Inventor
杨青松
沈士杰
徐清祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Priority to CNB011368772A priority Critical patent/CN1192436C/zh
Priority to EP20020024258 priority patent/EP1308962B1/en
Priority to DE2002625401 priority patent/DE60225401T2/de
Publication of CN1416174A publication Critical patent/CN1416174A/zh
Application granted granted Critical
Publication of CN1192436C publication Critical patent/CN1192436C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种可擦写可编程只读存储器的编程操作方法，至少包含两串接的P型金氧半场效晶体管，其中第一P型金氧半场效晶体管做为选择晶体管，其栅极连接至选择栅极电位，第一端点连接至源极线电位，第二端点则串接至第二P型金氧半场效晶体管的第一端点，该第二P型金氧半场效晶体管的第二端点连接至位元线电位，上述第二P型金氧半场效晶体管的栅极做为浮置栅极，于写入“1”状态时，该选择栅极电位为接地，位线电位为零电位，该源极线电位偏压第一正电位，该N井同时偏压该第一正电位，在此操作条件下，上述选择晶体管开启，使信道热载子注入上述浮置栅极充电，而随着该浮置栅极电位的下降而关闭编程状态。

Description

可擦写可编程只读存储器的编程操作方法
技术领域
本发明涉及一种半导体元件的编程操作方法，特别是一种可擦写可编程只读存储器的编程操作方法。
发明背景
半导体制程的趋势不断朝向提升晶片构装密度发展，因此元件的设计便不断朝向节省空间的观念演进。致力于缩小各元件的大小使得集成度提升。为了将元件缩小，元件的尺寸已被缩小至次微米或更小的范围。随着半导体的演进，多重内连线的使用也是集成电路制造技术发展的趋势之一。非挥发性存储器的制造亦随着趋势缩小元件尺寸，非挥发性存储器包含不同型式的元件，例如PROM(可编程只读存储器)，EPROM，可擦写可编程只读EEPROM，不同型式元件的趋势均朝向于高持久性及高速度的需求方面发展。然而EEPROM需要多层复晶硅制程以及多层氧化硅介电层，数道光罩的使用也因而使制程时间拉长。因此目前的研究聚焦于如何将不同的制程整合，而上述存储器制程与CMOS制程整合的设计是故逐渐受到重视。目前有许多研究朝向将EPROM或EEPROM利用单一复晶硅的制程将其制作，控制栅极埋于硅块材中以离子掺杂区域形成。也因上述演化的趋势使得与单一复晶硅制程相容的EPROM或一次写入存储器(one-time programming；OTP)将扮演重要的角色。
美国专利United States Patent 6,174,759，发明人为Verhaar等于7/16/2001获准的专利提出一种制作埋入式存储器的方法，发明名称为“Method of manufacturing a semiconductor device”，本案申请人为U.S.Philips Corporation(NeW York，NY)，申请日为5/3/1999。此发明主要揭露一种可与CMOS制程整合的存储器制作方法。LucentTechnologies，Inc.于5/31/2000提出一种单一复晶硅可擦写可编程存储器，载于美国专利United Sates Patent 6,191,980，其中包含控制元件(control device)、切换元件(switch device)以及抹除元件(erasedevice)共用一复晶硅浮置栅极。此专利可以安全地抹除资料而不会造成接面崩溃的问题。茂硅半导体于6/17/1998提出申请于3/28/2000获准的美国专利亦提出一种单一复晶硅存储器，发明名称为“Single-polyflash memory cell for embedded application and related methods”，可参阅美国专利United States Patent6,044,018。其中包含利用PMOS以及NMOS构成元件。
于文献IEEE transaction on electron device.Vol.37.No.3.March1990 p.675，其中亦揭示一种single poly-Si可编程只读存储器。结构特征系为一埋入式只读存储器，以布植于基板内的掺杂区域做为控制栅极。此外的特征之一包含将存储胞分离成晶体管以及相互耦合的电容，以利于与CMOS制程整合。其存储单元的结构有别于传统两层复晶硅的存储器。另一与CMOS制程整合的技术可参阅文献IEEE JOURNAL OF SOLID STATECIRCUITS.VOL.29，NO.3.1994，P311。此结构包含NMOS及PMOS，栅极做为浮置栅极，于PMOS栅极下方的反转层(irversion layer)以及p+掺杂区域做为控制栅极。当正电位施加于p+掺杂区域时，浮置栅极的电位决定于NMOS及PMOS的电容率(capacitance ratio)。适当地选择NMOS及PMOS的电位，可以得到特定的操作模式。在此文献中可以与CMOS制程整合，也就是具有所谓的SIPPOS(single poly prue CMOS)结构。
图1所示为先前单一复晶硅非挥发性存储器的布局，其中包含一n+掺杂区域位于浮置栅极的下方且埋入基板之中，此种结构相当浪费基板面积，有背于半导体技术的发展趋势。图2所示为另一种布局结构，其中的非挥发性存储器系以一电容及一PMOS构成。然此结构亦需提供制作电容的面积。
发明内容
本发明的目的为提出一种可擦写可编程只读存储器或一次写入存储器的编程操作方法。本发明特征之一包含将可擦写可编程只读存储器以两个串接的PMOS构成，且利于与CMOS制程整合。
一种可擦写可编程只读存储器的编程操作方法，该可擦写可编程只读存储器包含两串接的P型金氧半场效晶体管，设置于相同的N井上，其中第一P型金氧半场效晶体管作为选择晶体管，其栅极耦合至选择栅极电位(VSG)，第一端点(源极)连接至源极线电位(VSL)，第二端点(漏极)则串接至第二P型金氧半场效晶体管的第一端点，该第二P型金氧半场效晶体管的第二端点连接至位线电位(VBL)，上述第二P型金氧半场效晶体管的栅极作为浮置栅极，该编程操作方法其特征是：于写入“1”状态时，该选择栅极电位为接地，位线电位为零电位，该源极线电位偏压第一正电位，该N井同时偏压该第一正电位，在此未达接面崩溃的操作条件下，上述选择晶体管开启，使信道热载子注入上述浮置栅极充电，而随着该浮置栅极电位的下降而关闭编程状态。于写入“0”状态时，被选取的字语线为接地(零电位)，未被选取的字语线偏压第二电位，被选取的位线为上述第二电位，未被选取的位线偏压上述第二电位，源极偏压于上述第二电位，N井偏压上述第二电位，在此条件下，因组件在关闭状态下无热载子注入浮置栅极。上述第一电位、第二电位为5伏特。
本发明的可擦写可编程只读存储器，包含利用两串接的P型金氧半场效晶体管组成存储器单元，其中包含第一P型金氧半场效晶体管做为选择晶体管以及第二P型金氧半场效晶体管，其栅极做为浮置栅极，利用P型金氧半场效晶体管的元件特性将漏极偏压至第一负电位时，使上述浮置栅极电位处于第二负电位，致使上述可擦写可编程只读存储器于不需控制栅极施加特定偏压下执行编程模式。此外，上述可擦写可编程只读存储器亦可避免不在编程的操作下遭受栅极与漏极电压干扰的问题(gatedisturbance and drain disturbance)而具有较好的可靠度。
附图说明
图1为先前技术布局示意图
图2为先前技术布局示意图
图3为本发明的电路示意图
图4为根据本发明的布局示意图
图5为根据本发明编程模式写入“1”剖面示意图
图6为根据本发明编程模式写入“0”的剖面示意图
图7及图8为根据本发明读取模式的剖面示意图
图9为漏极的电流—电压特性图
图10为栅极电流—电压特性图
图11为采用本发明存储器的陈列示意图
符号对照表：
第一离子布植区域2
第一导电区域4
第二导电区域6
具体实施方式
本发明提供一崭新方法及结构用以制造可擦写可编程只读存储器。本发明的可擦写可编程只读存储器主要特征结构包含两串接的PMOS晶体管，此元件特性在于编程模式时不需在浮置栅极上偏压，因此元件结构以及布局结构均省去控制栅极的配置。而利用PMOS晶体管特性串接得到可“自动”编程的只读存储器，此处“自动”所指为不需于编程模式下于控制栅极施加一特定偏压。而本发明使用PMOS晶体管，亦有利于与CMOS制程整合。
本发明的实施例配合图示详细说明如下。首先参阅图3，图中所示为本发明的可擦写可编程只读晶体管单元电路示意。本发明的可擦写可编程只读存储器包含两个串接的P型金氧半场效晶体管，第一P型金氧半场效晶体管(PMOS)做为选择晶体管(select transistor)，其栅极连接至选择栅极电位(VSG)，第一端点(源极)连接至源极线电位(VSL)。第二端点(漏极)则串接至第二PMOS的第一端点，此PMOS的第二端点连接至位元线电位(VBL)。上述第二PMOS的栅极系做为浮置栅极，值得注意的是本发明的可擦写可编程只读存储器单元并无控制闸，相较于习知的技术可谓一大突破的设计。利用适当的端点偏压，以通道热载子将载子注入浮置闸。
图4所示为本发明的可擦写可编程只读存储胞布局，包含一离子布植区域(图示中横向配置区域)，一般可以采用离子布植技术形成上述的离子布植区域于基板之中，以一较佳实施例而言，其结构包含一带状结构。第一导电区域与第二导电区域覆盖于基板之上，且与离子布植区域相交且具有一交错重叠的区域，分别做为选择晶体管的栅极以及浮置栅极。选择晶体管的栅极结构包含一带状结构，且连接至选择栅极电位(VSG)。本发明的特征之一为无控制栅极的布局配置，因此可以节省空间，符合半导体趋势且可与CMOS制程整合。位元线与选择线的接触窗可以使用微影与蚀刻制程对准于离子布植区域加以制作。
第二导电区域位于上述第一导电区域之侧，亦位于基板之上，与离子布植区域相交且具有一重叠的区域，如上所陈做为浮置栅极。值得注意的是，并无习知的控制栅极耦合于浮置栅极用以控制其操作状态。本发明的操作机制利用热载子注入方式完成复数字元的编程(hot electroninjection；CHE)，于编程模式(programming mode)时，元件单元的浮置栅极将以热载子充电，浮置栅极电位小于零电位，元件单元保持开启状态(cell keep on)。于抹除状态(erase mode)，可以采用紫外光照射方式加以抹除，此时浮置栅极无电荷储存。
图9以及图10为本发明所使用PMOS的元件特性，图9为漏极的电流-电压特性图，图10为栅极电流-电压特性图。于图10中，在漏极偏压为负五或六伏时，于栅极电流尖峰时PMOS栅极电位约为负一伏，在此状态下载子不需偏压将“自动”注入浮置栅极中，因此本发明不需控制栅极的配置。“自动”所指为不需于控制栅极施加一特定偏压下执行编程模式。随着浮置栅极电位的下降(越来越负)而关闭编程状态。本发明可以得到低电位编程而具有较高的IG/ID效率。
本发明的编程模式的写入“1”与“0”的状态可以配合表1且参阅图5至图6。以下所述的电位以及状态仅作一实施例的说明，非用以限定本发明，因此熟习此项存储者当可以调变操作电压而得到近似的结果。于写入“1”状态时，被选取的字语线为接地(零电位)，未被选取的字语线偏压五伏特，被选取的位元线为零电位，未被选取的位元线偏压五伏特，源极偏压五伏特，N井偏压五伏特。在此条件下，被选择的选择晶体管的PMOS开启(turn on)，热载子注入第二晶体管的浮置栅极，处于写入“1”状态。
于写入“0”状态时，被选取的字语线为接地(零电位)，未被选取的字语线偏压五伏特，被选取的位元线为五伏特，未被选取的位元线偏压五伏特，源极偏压五伏特，N井偏压五伏特，在此条件下，热载子因元件在关闭状态下无法注入浮置栅极，以利于定义“零”数字状态。
于读取模式时，被选取的字语线为接地(零电位)，未被选取的字语线偏压3.3伏，被选取的位元线系为2.3伏特，未被选取的位元线偏压3.3伏特，源极偏压3.3伏特，N井偏压3.3伏特。若存储胞单元为已编程，浮置栅极已充电荷，则VFG-VS＜VTHP(PMOS临界电位)，存储胞单元维持开启状态。未编程存储胞单元的浮置栅极无储存电荷，则VFG-VS＝OV＞VTHP(PMOS临界电位)，存储胞单元维持关闭状态。
表一
操作   被选的字语线   未被选的字语线     被选的位元线   未被选的位元线 源极线 N-#
编程 写“1”   0V   5V     0V   5V     5V     5V
写0”   0V   5V     5V   5V     5V     5V
    读取   0V   3.3V     2.3V   3.3V     3.3V     3.3V
由上所述，本发明的存储胞单元，于编程状态不需控制栅极的操作，浮置栅极可以自行充电写入数字状态。是故本发明提出一种全新的可擦写可编程只读存储器，其优点可以省却控制栅极的制作，亦即节省布局面积，且可以与CMOS制程整合。
图11为采用本发明存储器的陈列示意图，在编程模式写入“1”的状态于存储器celll下，漏极偏压为负五或六伏特，选择晶体管的栅极为零伏特。其余在相同位元线上，但不做编程动作的存储胞单元(cell II cellIII  cell VI)，因其晶体管是关闭状态且漏极至浮置栅极的电场不足以注入/产生热电子，是故一般常见于普通堆叠是存储元件的漏极干扰(draindisturbance)并不会发生。其次，由于浮置栅极并不由字语线进行耦合电位，所以也不会发生栅极干扰的现象(gate disturbance)。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的申请专利范围内。

Claims (3)

1.一种可擦写可编程只读存储器的编程操作方法，该可擦写可编程只读存储器包含两串接的P型金氧半场效晶体管，设置于相同的N井上，其中第一P型金氧半场效晶体管作为选择晶体管，其栅极耦合至选择栅极电位，第一端点连接至源极线电位，第二端点则串接至第二P型金氧半场效晶体管的第一端点，该第二P型金氧半场效晶体管的第二端点连接至位线电位，上述第二P型金氧半场效晶体管的栅极作为浮置栅极，该编程操作方法其特征是：
于写入“1”状态时，该选择栅极电位为接地，位线电位为零电位，该源极线电位偏压第一正电位，该N井同时偏压该第一正电位，在此操作条件下，上述选择晶体管开启，使信道热载子注入上述浮置栅极充电，而随着该浮置栅极电位的下降而关闭编程状态；于写入“0”状态时，被选取的字语线为接地，未被选取的字语线偏压第二电位，被选取的位线位于上述第二电位，未被选取的位线偏压上书第二电位，源极偏压于上述第二电位，N井偏压上述第二电位，在此条件下，因组件在关闭状态下无热载子注入浮置栅极。
2.如权利要求1所述的可擦写可编程只读存储器的编程操作方法，其特征是，上述第一正电位为5伏特。
3.如权利要求1所述的可擦写可编程只读存储器的编程操作方法，其特征是：上述第二电位为5伏特。
CNB011368772A 2001-11-02 2001-11-02 可擦写可编程只读存储器的编程操作方法 Expired - Lifetime CN1192436C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CNB011368772A CN1192436C (zh) 2001-11-02 2001-11-02 可擦写可编程只读存储器的编程操作方法
EP20020024258 EP1308962B1 (en) 2001-11-02 2002-10-31 Single poly embedded EPROM
DE2002625401 DE60225401T2 (de) 2001-11-02 2002-10-31 Eingebetteter EPROM-Speicher mit einer einzigen Polysiliziumschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011368772A CN1192436C (zh) 2001-11-02 2001-11-02 可擦写可编程只读存储器的编程操作方法

Publications (2)

Publication Number Publication Date
CN1416174A CN1416174A (zh) 2003-05-07
CN1192436C true CN1192436C (zh) 2005-03-09

Family

ID=4673975

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011368772A Expired - Lifetime CN1192436C (zh) 2001-11-02 2001-11-02 可擦写可编程只读存储器的编程操作方法

Country Status (3)

Country Link
EP (1) EP1308962B1 (zh)
CN (1) CN1192436C (zh)
DE (1) DE60225401T2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075127B2 (en) * 2004-01-29 2006-07-11 Infineon Technologies Ag Single-poly 2-transistor based fuse element
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
CN102024821B (zh) * 2009-09-18 2012-08-22 中芯国际集成电路制造(上海)有限公司 非易失性存储装置、非易失性存储器件及其制造方法
CN102779552B (zh) * 2011-05-11 2015-09-09 旺宏电子股份有限公司 记忆体的程序化方法及记忆体阵列中记忆胞的程序化方法
CN102543200A (zh) * 2012-02-10 2012-07-04 上海宏力半导体制造有限公司 串联晶体管型一次可编程存储器的读取方法
CN103366821A (zh) * 2013-06-26 2013-10-23 苏州宽温电子科技有限公司 一种基于串联晶体管型的改进的差分架构otp存储单元
US10839893B2 (en) * 2018-09-28 2020-11-17 Kneron (Taiwan) Co., Ltd. Memory cell with charge trap transistors and method thereof capable of storing data by trapping or detrapping charges

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3843954A (en) * 1972-12-29 1974-10-22 Ibm High-voltage integrated driver circuit and memory embodying same
GB2160049B (en) * 1984-05-28 1987-06-03 Suwa Seikosha Kk A non-volatile memory circuit
US6118691A (en) * 1998-04-01 2000-09-12 National Semiconductor Corporation Memory cell with a Frohmann-Bentchkowsky EPROM memory transistor that reduces the voltage across an unprogrammed memory transistor during a read
US6166954A (en) * 1999-07-14 2000-12-26 Programmable Microelectronics Corporation Single poly non-volatile memory having a PMOS write path and an NMOS read path

Also Published As

Publication number Publication date
DE60225401D1 (de) 2008-04-17
EP1308962A2 (en) 2003-05-07
EP1308962A3 (en) 2005-09-28
CN1416174A (zh) 2003-05-07
EP1308962B1 (en) 2008-03-05
DE60225401T2 (de) 2009-03-26

Similar Documents

Publication Publication Date Title
KR100292361B1 (ko) 반도체불휘발성메모리의데이타기입방법
EP0744754B1 (en) Method and apparatus for hot carrier injection
US5835409A (en) Compact page-erasable EEPROM non-volatile memory
US5313427A (en) EEPROM array with narrow margin of voltage thresholds after erase
US6574140B2 (en) Low voltage single supply CMOS electrically erasable read-only memory
KR100219331B1 (ko) 비휘발성 반도체 메모리 디바이스 및 이의 소거 및 생산방법
US7902031B2 (en) Method for angular doping of source and drain regions for odd and even NAND blocks
US6191980B1 (en) Single-poly non-volatile memory cell having low-capacitance erase gate
KR100234609B1 (ko) 반도체 기억 장치
US7158419B2 (en) Methods of fabricating flash memory devices including multiple dummy cell array regions
JPH0343792B2 (zh)
KR20010023706A (ko) 비휘발성 메모리 셀
KR20000058086A (ko) 비휘발성 반도체 기억장치 및 그 구동방법, 동작방법 및제조방법
KR100558004B1 (ko) 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
CN1192436C (zh) 可擦写可编程只读存储器的编程操作方法
US6653682B1 (en) Non-volatile electrically alterable semiconductor memory device
JP2001067885A (ja) フイールドプログラム可能ゲートアレイの不揮発性メモリセルを消去する方法
CN1226782C (zh) 非易失性存储器元件的操作方法
JP3270157B2 (ja) 電気的にプログラム可能な１トランジスタ形ｉｃメモリ
KR100294311B1 (ko) 비휘발성반도체메모리의데이터기입회로
JPH04105368A (ja) 不揮発性半導体記憶装置及びその書き込み・消去方法
JP3474614B2 (ja) 不揮発性半導体メモリ装置及びその動作方法
US6803630B2 (en) Method of adjusting program voltage in non-volatile memories, and process for fabricating a non-volatile memory device
US5677876A (en) Flash EEPROM with impurity diffused layer in channel area and process of production of same
KR20010009702A (ko) 비휘발성 메모리 소자

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050309

CX01 Expiry of patent term