JP3270157B2 - 電気的にプログラム可能な１トランジスタ形ｉｃメモリ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＣメモリ（集積回路
メモリ）に関するものであり、特に、単位情報記憶セル
としてフローティングゲートトランジスタを使用する不
揮発性メモリに関するものである。

【０００２】

【従来の技術】そのようなメモリにおいて、フローティ
ングゲートが電界効果トランジスタチャネルを被覆し、
制御ゲートがフローティングゲートを被覆する。フロー
ティングゲートは、薄い絶縁層によって制御ゲート及び
チャネルから絶縁されている。メモリの電気的プログラ
ミング及び消去は、絶縁体を横切って電子をフローティ
ングゲートに注入しまたはフローティングゲートから抽
出することからなる。フローティングゲートにトラップ
された電荷の量に応じて、トランジスタを導通にする
（または、逆に遮断する）ために制御ゲートに印加する
必要がある最小読出電圧の大きさは変化する。フローテ
ィングゲートに印加される読出電圧は一定なので、従っ
て、トランジスタの状態が何であるか（プログラムされ
ているか、または、プログラムされていないか）を決定
することが可能である。この状態が、トランジスタに記
憶された２進数情報を表している。

【０００３】ある情報量を記憶することができるメモリ
を製造するために、そのメモリセルは、マトリックス状
またはアレー内に配置されており、メモリセルは列及び
行の形態に配置されている。同じ行のメモリセルは、全
て、同じ行導体（通常、ワード線として公知）に接続さ
れており、同じ列のメモリセルは、全て、同じ列導体
（通常、ビット線として公知）に接続されている。ワー
ド線は、所定の線のメモリセルを指定するために使用さ
れる。ビット線は、ビット線と指定されたワード線の交
点に配置されたメモリセル内の情報を読み出すまたは書
き込むために使用される。

【０００４】メモリセルをこのようにマトリックスとし
て構成するためには、指定されていないメモリセルに影
響することなく、所定のメモリセルで動作を実行するこ
とができなければならない。これは、同じワード線また
は同じビット線の他のメモリセルに印加される電位がそ
の他のメモリセルに影響することなく、単一のメモリセ
ルに、そのメモリセルの位置で交差するビット線とワー
ド線を介して、所定の電位を印加することが可能でなけ
ればらないことを意味する。そうでない場合は、各メモ
リセルに含まれる情報に個々にアクセスすることができ
ない。

【０００５】現在の産業では、マトリックスの形態に構
成され、そのマトリックス内で別々に選択することがで
きる電気的にプログラム可能で消去可能なフローティン
グゲートメモリを製造するために、２つの大きな原理が
使用されている。

【０００６】第１の原理は、電気的にプログラム可能且
つ消去可能なメモリすなわちＥＥＰＲＯＭの原理であ
る。フローティングゲートをチャネルから分離する極め
て薄い酸化物を介して電界を印加することによって、メ
モリをプログラムしまたは消去する。電荷は、ファウラ
ー−ノルトハイム（Fowler-Nordheim)効果によって絶縁
層を通過する。プログラミングまたは消去中、トランジ
スタは、非導通である。電荷の通過方向（消去またはプ
ログラミング）は、印加される電界の方向によって決定
される。電界は、制御ゲートを高電位（約20Ｖ）に上げ
てドレインをアースにするか、またはその逆にすること
によって、印加される。ソースは、フローティングゲー
トに電子を注入するときはアースにされ、電子抽出のと
きは高インピーダンスに置かれる。

【０００７】このトランジスタをメモリセルとして使用
すると、同時に他のメモリセルをプログラミングまたは
消去することなく、それら他のメモリセルも接続された
ビット線またはワード線を介してドレインまたはフロー
ティングゲートにプログラミングまたは消去電圧を印加
することができないので、別々にプログラム可能且つ消
去可能なメモリセルのマトリックスを構成することがで
きない。

【０００８】このため、従来のＥＥＰＲＯＭメモリで、
メモリセルは、フローティングゲートトランジスタと選
択用トランジスタとを直列に配置して構成されている。
選択用トランジスタのゲートは、ワード線によって制御
され、フローティングゲートトランジスタによってでは
ない。これらの条件下で、他のメモリセルを選択しない
ことによって、フローティングゲートトランジスタの読
出しまたは書込みを選択することができる。選択用トラ
ンジスタを導通にすることによって、線全体のトランジ
スタへの所定のドレイン電圧の印加を許可するが、高い
制御ゲートまたはドレイン電圧は、所望の列にしか印加
されない。

【０００９】産業的に使用され、マトリックスに構成さ
れる他の型のメモリセルは、ＥＰＲＯＭである。フロー
ティングゲートトランジスタのみが使用され、選択用ト
ランジスタはない。しかしながら、プログラミングは、
いわゆる「ホットキャリヤ」効果によって実施される。
すなわち、チャネルの高い電界をフローティングゲート
に印加するだけでは、電子を通過させるのに十分でな
く、その代わりに、電子は、適切なエネルギーを得るた
めには、前もって導通チャネル内で加速されていなけれ
ばならない。従って、プログラミングは、高圧をドレイ
ン及び制御ゲートに同時に印加することによって実施さ
れる。この時、ソースは、アースにされている。そのゲ
ートに高圧を受けていない他の線のトランジスタ、及
び、そのドレインに高圧を受けていない他の列のトラン
ジスタは、プログラムされず、また、消去もされない。

【００１０】いわゆるフラッシュＥＰＲＯＭメモリの場
合、消去する目的で、正の高い電圧パルスを、ドレイン
またはソースに印加し、一方、制御ゲートにアースのま
まにしておく。しかしながら、全体が消去され、各メモ
リセルに別々にアクセスすることはできない。完全に必
要ならば、メモリは、別々に消去可能な部分に更に分割
することができる。

【００１１】

【発明が解決しようとする課題】ＥＰＲＯＭ及びＥＥＰ
ＲＯＭのどちらにも、解消または少なくとも軽減するの
が好ましい欠点がある。

【００１２】ＥＰＲＯＭは、高電圧下でトランジスタを
導通にする必要があるので、プログラミングに大量の電
流を消費する。高電圧（７〜15Ｖ）及び大電流（メモリ
セル１個につき約１ミリアンペア）を有する必要があ
る。高電圧は外部から給電されるが、これは、メモリユ
ーザが、プログラミング動作以外の動作に必要な標準的
な低電圧電源の他に、その高電圧電源を有していること
を必要とする。また、高電圧は、集積回路内のチャージ
ポンプによって生成される。しかしながら、高電圧及び
大電流の両方を生成するチャージポンプを製造すること
は困難である。また、破壊電流を防止しなければならな
い時、少数のメモリセルを一度にプログラムすることだ
けが可能である。製造者は各回路に過剰なテスト時間を
費やすことができないので、これは、メモリのテスト段
階に大きな問題を引き起こすことがある。また、ＥＰＲ
ＯＭには、２つの段階でプログラミングサイクルを必要
とするという欠点がある。従って、個々のメモリセルを
消去することができないので、メモリを前もって完全に
消去しないで、情報ワードをプログラムすることができ
ない。

【００１３】ＥＥＰＲＯＭには、これらの欠点は何もな
い。しかし、マトリックスの形状に配置する時、必ず、
選択用トランジスタを接続しなければならないので、全
体のサイズが大きくなる。本発明は、従来技術のメモリ
セルの欠点を可能な限り解消した新規なメモリセルを提
供することにある。

【００１４】

【課題を解決するための手段】本発明は、ソース、ドレ
イン、フローティングゲート及び制御ゲートを備えるフ
ローティングゲートトランジスタを備え、そのドレイン
とフローティングゲートのとの間に高い容量性結合を形
成する手段を備えることを特徴とするメモリセルを提案
するものである。

【００１５】本発明によると、ドレインとフローティン
グゲートとの間の容量性結合は、以下に説明するよう
に、十分に高く選択される。かかる十分に高い容量性結
合により、メモリセルがマトリックスまたはアレーの形
態に構成され、同じ行の全てのトランジスタのゲートが
共通に接続され、同じ列の全てのトランジスタのドレイ
ンが共通に接続されている場合でも、ホットキャリアに
よる注入を使用する必要がなく、メモリセルを個々にプ
ログラムすることができる。

【００１６】従って、本発明によると、産業的に使用さ
れるＥＰＲＯＭ及びＥＥＰＲＯＭの場合よりもかなり高
いフローティングゲート−ドレイン容量性結合の結果と
して、ＥＥＰＲＯＭと同様の原理によって、すなわち、
高いＥＰＲＯＭ及びフラッシュＥＰＲＯＭ電流消費なし
に、及び、マトリックスの構成に選択用トランジスタを
備える必要性が全くなしに、メモリセルをプログラムす
ることができる。

【００１７】容量性結合は、場合によっては同時に測定
される２つの可能な基準によると、高くなることがあ
る。一方では、ソースとフローティングゲートとの間の
容量性結合に比較すると高くなる（少なくとも、約２倍
の大きさである）。もう一方では、制御ゲートとフロー
ティングゲートとの間の容量性結合と比較すると高くな
るが、制御ゲートとフローティングゲートとの間の容量
性結合と少なくも等しいがほとんど等しい。一方、従来
技術では、制御ゲートとフローティングゲートとの間の
接続はかなり高い。好ましくは、大きくなった容量性結
合は、ドレインとコンタクトしており且つフローティン
グゲートが制御ゲートに被覆されていない位置でフロー
ティングゲートを部分的に被覆する導体層または半導体
層によってもたらされる。しかしながら、他の配置も考
えることができ、例えば、ドレインの一部を被覆するフ
ローティングゲートの場合もある。

【００１８】２つの多結晶シリコンレベルを使用する技
術において、フローティングゲートは、第１のレベルを
使用して形成され、一方、制御ゲート及びドレインに接
続された層の部分は、フローティングゲートより高い第
２のレベルを使用して形成される。本発明のその他の特
徴及び利点は、添付図面を参照して行う以下の実施例の
説明から明らかになろう。但し、これらの実施例は、本
発明を何等限定するものではない。

【００１９】

【実施例】本発明によるメモリセルの原理は、図１から
明らかである。メモリセルは、単一のトランジスタ、す
なわち、ソース領域10とドレイン領域12との間に単一の
チャネルを備える。ソース及びドレインは、例えば、Ｐ
形導体基板14内へのＮ形拡散によって得られる。その
時、ソース10とドレイン12との間の基板の表面部分は、
トランジスタチャネル16を構成する。

【００２０】そのトランジスタはフローティングゲート
トランジスタであり、チャネル16は、極めて薄い絶縁層
20によってチャネルから完全に分離されているフローテ
ィングゲート18によって完全に被覆されている。制御ゲ
ート22は、少なくとも部分的にフローティングゲートを
被覆しており、薄い絶縁層24によってそれから分離され
ている。

【００２１】従来のＥＥＰＲＯＭまたはＥＰＲＯＭトラ
ンジスタでは、通常、フローティングゲートとソース間
の容量性結合及びフローティングゲートとドレイン間の
容量性結合が、フローティングゲートと制御ゲート間の
容量性結合と比較すると小さいように配置されている。
このため、通常、制御ゲートは完全にフローティングゲ
ートを被覆し（最大結合）、フローティングゲートの端
部はソース及びドレイン領域の端部とセルフアライメン
トしており、従って、フローティングゲートによるソー
ス及びドレインの被覆は最小である（最小結合）。しか
しながら、フローティングゲートへの電子の注入は、ド
レインとフローティングゲートとの間の極めて薄い絶縁
間隙を介して実施しなければならないので、フローティ
ングゲートからドレインを除去することははできず、容
量性結合は依然として無視できない値を有することは明
らかである。

【００２２】本発明によると、フローティングゲートと
ドレインとの間に、高い容量性結合を積極的に形成する
ことが提案されている。しかしながら、フローティング
ゲートとソースとの間に、弱い結合が保持される。図示
した実施例では、この高い容量性結合は、制御ゲート22
によって被覆されていないフローティングゲートの位置
でフローティングゲート18の一部を被覆する導体層部分
26によって得られる。この導体層26は、薄い絶縁層、好
ましくは、フローティングゲートを被覆する層24の部分
によって、フローティングゲートから分離されている。

【００２３】フローティングゲートは、定義では、プロ
グラミングまたは消去動作中に流れる極めて弱い電流を
除いて、直流に対して他のいずれの点からも絶縁されて
いる。従って、通常、単に、トランジスタの制御回路に
よって可変の電位まで上昇する近接領域とフローティン
グゲートとの間に存在する容量性結合に基づいてフロー
ティングゲートの電位を計算することができる。

【００２４】フローティングゲートは、ソース、ドレイ
ン、制御ゲート及び基板によって囲まれている。ゲート
と各領域との間には、自然の容量が存在する。これらの
容量全部の合計は、単位値を有するものとみなす。すな
わち、表示された容量は、フローティングゲートを他の
点に結合する容量値の合計に対応して、単位値で測定さ
れるものとする。フローティングゲートと所定の点との
間の「容量」または「容量性結合」という語は、任意
に、特定の単位値で測定した、そのゲートとその点との
間に存在する容量値を指示するために使用される。

【００２５】Cdf がドレインとフローティングゲートと
の間の容量であり、Csf がソースとフローティングゲー
トとの間の容量であり、Cgf が制御ゲートとフローティ
ングゲートとの間の容量であり、Cbf が基板とフローテ
ィングゲートとの間の容量であり、Cdf ＋Csf ＋Cgf ＋
Cbf ＝１容量単位であるとすると、ドレイン電圧（Vd)
、ソース電圧(Vs)、制御電圧(Vg)及び基板電圧(Vb)の
関数として、フローティングゲート上に現れる電圧を計
算することができる。

【００２６】従って、フローティングゲートの電圧Vf
は、様々な容量性結合の各々によって重み付けられたこ
れらの様々な電圧の合計である。 Vf＝（ Cdf・Vd ＋ Csf・Vs ＋ Cgf・Vg ＋ Cbf・Vb）
／１容量単位 この説明が単純化されているのは明らかである。実際
は、フローティングゲートの下方の基板電圧は、均一で
はなく、チャネルは、所定の電圧まで上げられる小さい
部分に分割されており、これらの部分の各々の容量性結
合を考慮しなければならない。しかしながら、単純化し
た説明に基づいて発明はよりよく理解されるはずであ
る。しかし、特定の構造の製造において、計算を改善す
るためには、シミュレーション手段を使用することがで
きる。

【００２７】また、複雑な計算を実施することなく、本
発明の原理の実際の例を示すことを可能にするために、
ゲートと基板との間の容量性結合は、ソース、ドレイン
及び制御ゲートの容量性結合と比較すると小さいものと
する。従って、以下の単純化した仮説が成立する。 Vf＝ Cdf・Vd ＋ Csf・Vs ＋ Cgf・Vg （１）

【００２８】また、メモリセルをプログラムすると、電
荷Ｑがフローティングゲートに格納され、式は、以下の
ように変更される。 Vf＝ Cdf・Vd ＋ Csf・Vs ＋ Cgf・Vg ＋Ｑ （２） （この式の見掛け上の等しさの不在は、明らかに、容量
の合計が単位に等しいことによる）。この時、Ｑは、他
の電極が０であるならばフローティングゲートにある電
位を示す。Ｑは、また、メモリセルがプログラムされて
いる場合、式１によって電位を計算するときにフローテ
ィンクゲートの電位に加算する必要がある電位を示す。
実際、Ｑは、負であり、式１によって計算された電位か
ら１Ｖまたはそれ以上の値を減算する必要がある。

【００２９】数値の例として、容量性結合は、下記のと
おりであるとする。 Cdf ＝ 0.5 Csf ＝ 0.25 Cgf ＝ 0.25 従って、制御ゲートとフローティングゲートとの間の結
合が約0.7 であり、ドレインまたはソースとの結合が約
0.1〜0.2 である従来のＥＰＲＯＭ及びＥＥＰＲＯＭの
結合の場合と異なり、フローティングゲート／ドレイン
間容量性結合は、２つのゲート間の結合より高いので、
強いフローティングゲート／ドレイン容量性結合が選択
されていることは明らかである。

【００３０】従来のプログラミング、消去及び読出の電
圧を保持するために、以下のことが仮定される。 １．プログラミングでは、ドレイン電圧は10Ｖであり、
制御ゲート電圧は12Ｖであり、ソースは高インピーダン
ス下にある。しかしながら、ソースは、実際には、その
電位が極めて零に近いものとみなされるように、アース
に強く容量性結合されるとみなされる。

【００３１】２．消去では、ドレインは、高インピーダ
ンスにあり、しかし、また、アースに強く容量性結合さ
れ、従って、零に近い電位を有するとみなされ、制御ゲ
ートはアースにされており、ソースは10Ｖである。消去
は、ソースに一連の急峻な電圧パルスを印加することに
よって実施される。 ３．読出では、ドレインは、約２Ｖまで上げられ、制御
ゲートは５Ｖであり、ソースはアースにされる。 これらの値は、本発明を説明する例として示しただけで
ある。

【００３２】個々にプログラム可能で読出可能なメモリ
セルを備えるマトリックス内でメモリを動作させるため
には、これらの電圧を、行及び列の導体に印加して、他
のメモリセルを妨害することなく、単一のメモリセルで
（行及び列の交差点）でプログラミングが実施されるよ
うにしなければならない。これは、また、読出にもあて
はまる。消去では、メモリセルが別々に消去されること
は不可欠ではない。

【００３３】従って、メモリセルは、同じ行に配置され
た全てのトランジスタの各制御ゲートを接続する行導体
（ワード線）と同じ列に配置された全てのトランジスタ
の各ドレインを接続する列導体（ビット線）を有するマ
トリックス内に配置される（ＥＰＲＯＭの標準的な配
置）。所望の動作が可能であるためには、プログラミン
グが、そのワード線が12Ｖにあり、そのビット線が10Ｖ
にあるメモリセルについて行われる必要がある。同じビ
ット線の他のメモリセルがプログラムされないような電
圧を他のワード線に印加できる必要がある。また、同じ
ワード線のメモリセルがプログラムされないような電圧
を他のビット線に印加することができる必要がある。演
繹的に、選択されなかったワード線は、選択されなかっ
たビット線と同様にアースに接続される。

【００３４】選択した数値の実施例では、メモリセルの
プログラミングは、ゲートとソースまたはドレイン間に
７Ｖ以上の電圧があると直ちにフローティングゲートに
電子を注入することによって実施されると考えられる。
７Ｖ以下では、プログラミングはないと考えられる。こ
れは、厚さが約 100オングストロームのシリコン酸化物
層を介して電子の注入を実施する場合には、全く現実的
である。逆に、７Ｖ以上では、他の方向で消去があると
考えられる。絶縁層24は層20より厚いので、電圧が７Ｖ
を越える場合でさえも、フローティングゲートと制御ゲ
ートとの間で電子を注入または抽出することによって、
消去またはプログラミングは実施されない。これらの値
は、本発明は説明するために、例として示したものであ
る。

【００３５】１．プログラミング 従って、選択したメモリセル（それがプログラムできる
ことを検査するため）及び選択しなかったメモリセル
（それがプログラムされないかまたは消去されないかを
検査するため）の両方について、容量性結合及びドレイ
ン電圧(Vd)、ソース電圧(Vs)及び制御ゲート電圧(Vg)に
基づいて、前記の式に基づいて、フローティングゲート
電圧Vfを計算することが必要である。

【００３６】1a．選択したメモリセル Vd＝10Ｖ、Vs＝０Ｖ、Vg＝12Ｖ、従って、選択した容量
性結合値では、Vf＝0.5Vd ＋0.25Vs＋0.25Vg、すなわ
ち、Vf＝８Ｖ。ソースとフローティングゲートとの間の
８Ｖの電圧の存在によって、ソースの端部とフローティ
ングゲートの端部との間に電子の注入が生じる。選択さ
れたメモリセルがプログラムされる。

【００３７】1b. 全く選択されなかったメモリセル これらは、同じビット線または同じワード線に配置され
ていないメモリセルである。従って、これらのメモリセ
ルは、それらのドレインと制御ゲートがアースであり、
それらのソースは高インピーダンス下にある。

【００３８】1c. 制御ゲートによっては選択されなかったメモリセ
ル これらは、同じビット線（ドレインは10Ｖである）に配
置されているが、同じワード線（制御ゲートが０Ｖであ
る）には配置されていない。 Vd＝10Ｖ、Vs＝０、Vg＝０、従って、Vf＝５Ｖ ゲートと他の点の間の最大電圧は最大５Ｖであり、プロ
グラミングはない。

【００３９】1d. ドレインによっては選択されなかったメモリセル これらは、同じワード線（ゲートは12Ｖ）に配置されて
いるが、同じビット線（ドレインが０Ｖ）には配置され
ていない。 Vd＝０Ｖ、Vs＝０、Vg＝12Ｖ、従って、Vf＝３Ｖ フローティングゲートとドレインまたはソースとの間の
最大電圧は、３Ｖに過ぎず、プログラミングはしない。

【００４０】また、メモリセルが前もってプログラムさ
れている時、他のメモリセルをプログラムする試みによ
ってそれが消去されないことを検査することができる。
このため、例えば、フローティングゲートに格納されて
いる負の電荷に本質的による負の電位成分Ｑの実際の算
出値を示すVfから 1.5Ｖを引くことによって、電圧値と
電位差を再計算することができる（式２）。問題のない
ことが確認できる。

【００４１】２．消去 選択したメモリセルのプログラミングの上記の理由は、
また、メモリセルの消去にあてはめることができる。2a. 選択したメモリセル Vd＝０、Vs＝10Ｖ、Vg＝０、従って、Vf＝2.5 Ｖ 消去に適切な方向に、ソースとフローティングゲートと
の間に7.5 Ｖがある。ソース電圧は、反復パルスの形態
で印加され、メモリセルは消去される。

【００４２】2b. ゲートによって選択されなかったメモ
リセル 選択されなかったワード線を12Ｖまであるげと、その線
のメモリセルの消去を防ぐことができる。すなわち、Vd
＝０、Vs＝10Ｖ、Vg＝12Ｖ、従って、Vf＝5.5Ｖ、フロ
ーティングゲートとドレインとの間の最大電圧は、消去
には適切な方向だが、消去するには不十分な 5.5Ｖであ
る。

【００４３】2c. ドレインによって選択されなっかたメ
モリセル 選択さなかった列のドレインに電圧を印加することによ
ってメモリセルを選択しないことはできない。ドレイン
上の電圧がソース電圧と同じ時その列のメモリセル（選
択されたワード線上のメモリセル）がプログラミングさ
れる恐れがあり、ドレイン電圧がソース電圧と異なると
は見掛け上メモリ平面全体のトランジスタが導通にな
る。ドレインは、高インピーダンス下のままでなければ
ならない。従って、消去は、各線ごとに実施され、それ
は満足できるものである（フラッシュＥＰＲＯＭにおけ
る消去は、全体に対して、または、メモリ平面の領域全
体に対してのみ実施される）。消去が望まれない線は、
例えば、10または12Ｖに上げられる。

【００４４】しかしながら、また、ここでは、領域全体
のソースに10Ｖを印加し、メモリ平面の全部のワード線
を０Ｖにして、全体またはセクタ領域の消去を実施する
ことを選択することができる。フラッシュＥＰＲＯＭの
場合と同様に、セクタ領域での消去は、所定のセクタに
対応するトランジスタのソースが他のセクタのトランジ
スタから絶縁されている時だけ可能である。

【００４５】３．読出 更に、メモリセルを個々に読み出すことができるかどう
かを検査しなければならない。このため、トランジスタ
を導通にするためにフローティングゲートに印加される
電圧閾値VT１を約２Ｖとする。また、プログラムされて
いる時その負の電荷の結果としてフローティングゲート
に誘導される電位成分は、Ｑ＝−1.5 Ｖである（上記の
式２を参照）とする。選択したメモリセルを読み出すた
めに、ワード線は５Ｖ（Vg＝５Ｖ）、ビット線は２Ｖ
（Vd＝２Ｖ）に上げる。ソースはアースにされる（Vs＝
０）。これらの値は、例として示した。他のワード線
は、他のビット線と同様に、０のままである。

【００４６】読出は、ビット線上の電流を測定すること
からなる。メモリセルがプログラムされていない時はこ
の電流が存在しなければならないが、メモリセルがプロ
グラムされている時は存在しない。従って、フローティ
ングゲート上の電圧は、プログラムされていない時トラ
ンジスタの閾値電圧VT1 を越え、プログラムされている
時はそれ以下である必要がある。また、選択されなかっ
たメモリセルについては、それらのワード線がアースに
されており、または、それらのビット線がアースにされ
ているので、それらのフローティングゲートはVT1 以下
の電圧でなければならない。

【００４７】3a. 選択されたメモリセル プログラムされなかったメモリセルの場合は、Vd＝２
Ｖ、Vs＝０、Vg＝５Ｖ、従って、Vf＝2.25Ｖ、また、プ
ログラムされたメモリセルの場合、Vf＝2.25Ｖ、Ｑ＝0.
75Ｖ。Vfは、プログラムされなかったメモリセルの場合
VT１（２Ｖ）を越え、電流が流れる。しかしながら、プ
ログラムされたメモリセルの場合、VfがVT１以下で、電
流は流れない。従って、メモリセルの状態を読み出すこ
とができる。

【００４８】3b. 全く選択されなかったメモリセル これらは、アースにされたビット線とアースにされたワ
ード線に同時に接続されたメモリセルである。プログラ
ムされなかったメモリセルの場合は、Vd＝０、Vs＝０、
Vg＝０、従って、Vf＝０、また、プログラムされたメモ
リセルの場合、Vf＝−1.5 Ｖであり、メモリセルの状態
に関係なく、電流は流れることはできない。

【００４９】3c. ゲートによって選択されなかったメモ
リセル ワード線及び、従って、制御ゲートはアースにされてお
り、ドレインは２Ｖである。プログラムされなかったメ
モリセルの場合は、Vd＝２Ｖ、Vs＝０、Vg＝０、従っ
て、Vf＝１Ｖで、VT１以下である。プログラムされたメ
モリセルの場合は、さらにVT１より小さい。メモリセル
の状態に関係なく、電流は流れることはできない。

【００５０】3c. ドレインによって選択されなかったメ
モリセル ビット線及び、従って、ドレインはアースにされてお
り、ワード線は５Ｖである。プログラムされなかったメ
モリセルの場合は、Vd＝０、Vs＝０、Vg＝５Ｖ、従っ
て、Vf＝1.25Ｖで、VT１以下である。プログラムされた
メモリセルの場合は、さらにVT１より小さい。メモリセ
ルの状態に関係なく、電流は流れることはできない。従
って、他のメモリセルに干渉せずに、または、他のメモ
リセルからの干渉も受けずに、各メモリセルのプログラ
ムされたまたはプログラムされていない状態を別々に読
み出すことができる。

【００５１】これらの計算の結果、単純なマトリックス
構造内で、各フローティングゲートトランジスタに選択
用トランジスタを追加せずに、メモリセルを個々に読み
出すまたはプログラムすることができる電位状態を見つ
けることができる。これは、ドレインとフローティング
ゲートとの間の強い容量性結合の存在によって可能であ
る。明らかに、ここでは、全ての適切な電位及び容量性
結合値を与えることはできない。それらは、特に、絶縁
層20を介して電子を注入または抽出する条件によって変
化する。

【００５２】しかしなから、上記のことから、各ソー
ス、ドレインまたはゲート電位がフローティングゲート
の電位にどれほど影響するか、従って、どのようにし
て、選択、非選択、プログラミング、消去または読出の
条件を決定することができるかどうかは明らかである。
極めて一般的な方法では、動作条件は、フローティング
ゲート−ドレイン結合がフローティングゲート−ソース
結合に比較して、比較的高くなると直ちに可能であると
言える。それに比例して、制御ゲート−フローティング
ゲート結合は、従来のＥＰＲＯＭまたはＥＥＰＯＲＭの
状態と比較するとかなり小さくなる。

【００５３】そのようなメモリセルを実際に実現するた
めに、従来の２つの多結晶シリコンレベル技術を使用す
ることができるであろう。フローティングゲートは、厚
さ約百ナノメートルの絶縁層上に第１の多結晶シリコン
レベルによって形成される。そのフローティングゲート
は、厚さが数百ナノメートルの絶縁層によって被覆され
ている。第２の多結晶シリコンレベルが堆積され、一方
では、制御ゲートを、他方では、ドレインに接続された
導体層の部分を形成する。

【００５４】実施例を図２に示し、そのメモリセルの構
造の平面図を図３に示した。各トランジスタはＰ形シリ
コン基板の活性領域に形成される。活性領域は、基板の
局部酸化によって形成された厚いシリコン酸化物28によ
って区画される。マトリックスまたはマトリックス内の
１セクタの全トランジスタソースは、厚いシリコン酸化
物領域28の間に形成されたソース線30によって全て接続
されている。これらの線は、基板の導電形と反対の導電
形の深い拡散層である。本実施例では、ソース線は、図
３では水平に、メモリワード線に平行に延びている。

【００５５】トランジスタの実際のソース10は、ソース
線の局部延長部（図３の下方への延長部）によって各ト
ランジスタごとに形成される。ソース10は、Ｎ形不純物
注入によって生成され、それは拡散層30より浅い。これ
らの注入は、トランジスタのゲートの形成に続いて実施
され、従って、その端部はフローティングゲートの端部
とセルフアラインしている。ドレイン12は、または、２
つの部分があり、すなわち、深い拡散領域13とフローテ
ィングゲートとセルフアラインした浅い注入領域があ
る。深い拡散部分は、特に、図示していないが、同じ列
の全トランジスタのドレインを接続するビット線とのコ
ンタクトを受けるために使用される。

【００５６】フローティングゲートは、図３では、長方
形18である。それは、第１レベルの多結晶シリコン層の
一部である。ソース10とドレイン12との間でフローティ
ングゲートの下方に、トランジスタのＰ形チャネル16が
拡がっている。横方向では、そのチャネルは、ゲートの
端部がそこまで延びている厚い酸化物28によって区画さ
れている（これは、図３の鉛直線上に、縦方向に延びて
いるので、図２の断面では見えない）。ワード線は、多
結晶シリコン線（第２レベル）であり、１つのトランジ
スタから次のトランジスタに水平に延びており、フロー
ティングゲートの一部の上方を通過しており、この点
で、トランジスタ制御ゲート22を構成している。

【００５７】その制御ゲート、及び更にフローティング
ゲートの被覆部分の横側に、第２の多結晶シリコンレベ
ルのもう１つの部分26が存在する。これは、ドレインと
フローティングゲートとの間の容量性結合をかなり大き
くするのに役立ち、このため、ドレインに結合されてい
る。全体の容量性結合は、ドレインとフローティングゲ
ートとの間の従来の直接結合と部分26に結合された追加
の結合とから生じる。逆に、ソースの側には、結合を大
きくする特別な手段は存在しない。ただ、フローティン
グゲートの極めて近傍にソースを備える必要から生じ
た、ソースとフローティングゲートとの間の従来の直接
結合だけが存在する。

【００５８】厚さが約百ナノメートルのシリコン酸化物
を有する層20によって、フローティングゲート18はチャ
ネル16から分離されている。制御ゲート及び部分26は、
厚さが約数百ナノメートルであるシリコン酸化物を有す
る層24によってフローティングゲートから分離されてい
る。図３の平面図に見られるように、部分26は、Ｕ字形
であり、部分26はドレインに結合され、ドレインの周囲
を通過している。ドレインとのコンタクトは、フローテ
ィングゲートの直ぐ近傍ではない場所で実施される。

【００５９】この配置の理由は、ゲートとセルフアライ
ンされたイオン注入によってドレインを製造する技術で
ある。ドレインにイオン注入する時、すなわち、２つの
多結晶シリコンレベルの堆積及びエッチングの後で、部
分26は、ドレインをマスクしてはいけない。

【００６０】ドレインとの領域26のコンタクトは、複数
の方法で実施され、例えば、金属化によって、その両方
とコンタクトすることができる。これは、図示していな
い金属ビット線とドレインとの間のコンタクトを使用す
ることによって可能である。また、層部分26は、基板と
直接コンタクトさせて、基板のドープ源として役立つ
（原理上、Ｎ形に強くドープされるので）ことができ、
従って、基板内にドレインとのコンタクトを形成するこ
ともできる。これは、近接することになる。次に、層26
と基板との間のコンタクト34からの基板内の拡散によっ
て、ドレイン領域の拡散された深い部分と浅い部分（セ
ルフアラインして注入された）との間にＮ形のドーピン
グの連続性をもたらすことかできる。また、そのコンタ
クトは、部分26を電気的にドレインに接続する。

【図面の簡単な説明】

【図１】 本発明の一般的な原理を示したものである。

【図２】 １実施例の横断面図である。

【図３】 図２のメモリセルの構造の平面図である。

【符号の簡単な説明】

10 ソース 12 ドレイン 14 基板 16 チャネル 18 フローティングゲート 22 制御ゲート 26 半導体層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 ソース、ドレイン、フローティングゲー
   ト及び制御ゲートを備える、少なくとも１つのフローテ
   ィングゲートトランジスタを備えるＩＣメモリであっ
   て、上記制御ゲートは、部分的に上記フローティングゲ
   ートを被覆し、上記制御ゲートによって被覆されていな
   い上記フローティングゲートの部分は、上記ドレインに
   電気的に接続された半導体層によって被覆されており、
   それによって、上記ドレインと上記フローティングゲー
   トのとの間に高い容量性結合を形成することを特徴とす
   るＩＣメモリ。
2. 【請求項２】 上記トランジスタは、上記ドレインと上
   記フローティングゲートとの間に容量結合を備え、その
   容量結合は、少なくとも上記ソースと上記フローティン
   グゲートとの間の容量結合の約２倍の大きさであること
   を特徴とする請求項１に記載のメモリ。
3. 【請求項３】 上記トランジスタは、上記ドレインと上
   記フローティングゲートとの間に、上記制御ゲートと上
   記フローティングゲートとの間の容量結合に少なくとも
   等しい容量結合を形成する手段を備えることを特徴とす
   る請求項１または２に記載のメモリ。
4. 【請求項４】 上記フローティングゲートは、第１の多
   結晶シリコンレベルに形成され、上記制御ゲートは、第
   ２の多結晶シリコンレベルに形成され、上記ドレインに
   接続されている上記半導体層の少なくとも一部分がさら
   に、上記第２の多結晶シリコンレベルの部分を構成して
   いることを特徴とする請求項１に記載のメモリ。
5. 【請求項５】 上記トランジスタは、マトリックスの形
   態に構成され、同じ列の全トランジスタのドレインは互
   いに接続されており、同じ行の全トランジスタの制御ゲ
   ートが互い接続されていることを特徴とする請求項１〜
   ４のいずれか１項に記載のメモリ。
6. 【請求項６】 上記ソースを高インピーダンスにするこ
   とによりほぼアース電位にして、上記制御ゲート及び上
   記ドレインにそれぞれ正の電位を印加することによっ
   て、上記フローティングゲートトランジスタのフローテ
   ィングゲートに電子を注入する手段を備えることを特徴
   とする請求項５に記載のメモリ。
7. 【請求項７】 上記ドレインに電気的に接続された上記
   半導体層は、平面図で見たときＵ字形に形成されてお
   り、そのＵ字形の１つの分岐は上記フローティングゲー
   ト上に重なっており、上記Ｕ字形の底部は上記ドレイン
   と上記フローティングゲートを越えて延びており、上記
   Ｕ字形のもう１つの分岐は上記ドレインに接続されてい
   ることを特徴とする請求項１〜６のいずれか１項に記載
   のメモリ。