CN102543200A - 串联晶体管型一次可编程存储器的读取方法 - Google Patents

串联晶体管型一次可编程存储器的读取方法 Download PDF

Info

Publication number
CN102543200A
CN102543200A CN2012100304277A CN201210030427A CN102543200A CN 102543200 A CN102543200 A CN 102543200A CN 2012100304277 A CN2012100304277 A CN 2012100304277A CN 201210030427 A CN201210030427 A CN 201210030427A CN 102543200 A CN102543200 A CN 102543200A
Authority
CN
China
Prior art keywords
transistor
programmable memory
type disposable
voltage
disposable programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100304277A
Other languages
English (en)
Inventor
吴小利
令海阳
唐树澍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2012100304277A priority Critical patent/CN102543200A/zh
Publication of CN102543200A publication Critical patent/CN102543200A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供了一种串联晶体管型一次可编程存储器的读取方法。串联晶体管型一次可编程存储器由两个晶体管串联组成；其中第一个晶体管的漏极与第二个晶体管的源极共用，第一个晶体管作的栅极为控制栅极；第二个晶体管作的栅极为浮栅。在对所述串联晶体管型一次可编程存储器单元进行读取时，所述第一个晶体管的源极电压Vs＝-Vdd，所述第一个晶体管的控制栅极电压Vg＝-Vdd，衬底偏置电压Vb＝0，所述第二个晶体管的漏极电压Vd＝0。

Description

串联晶体管型一次可编程存储器的读取方法
技术领域
本发明涉及半导体技术领域，更具体地说，本发明涉及一种串联晶体管型一次可编程存储器的读取方法。
背景技术
一次可编程OTP(One Time Programmab)存储器从结构上主要分为三种：耦合电容型(Couple Capacitor)、串联晶体管型(Serial MOSFET)以及电介质击穿型(Fuse/Anti-Fuse)。
串联晶体管型一次可编程存储器的结构一般都是通过晶体管的串联得到，其中一个晶体管为控制管，一个晶体管为读取管；读取管的栅极浮空，其中通过对浮栅电荷的注入，到达改变读取管的阈值电压、进而改变其开启关断状态的目的。
如图1所示，串联晶体管型一次可编程存储器由两个PMOS管串联组成，其中两个晶体管共用一个源极/漏极，这在一定程度上减少了存储单元所占的面积。第一个PMOS晶体管作为选通晶体管，其栅极为控制栅极CG；第二个PMOS晶体管作为存储晶体管，它的栅极作为浮栅FG，用以存储电荷达到编程的目的。
下面介绍串联晶体管型一次可编程存储器的读取操作。读1过程中对存储单元各端添加相应的电压，如果存储单元是被写1操作的(即存储了信号“1”)，则浮栅上就会被电荷充电，则Vfg-Vs＜VTHP(PMOS的阈值电压)，管子导通，读取状态1。另一方面，读0过程中对存储单元各端添加相应的电压，如果存储单元是被写0操作的(即存储了信号“0”)，，则浮栅上没有被电荷充电，则Vfg-Vs＝0＞VTHP(PMOS的阈值电压)，管子关断，读取状态0。
在现有的串联晶体管型一次可编程存储器的读取方法中，读取电压的方案为选通晶体管的源极电压Vs＝0，选通晶体管的控制栅极电压Vg＝-Vdd，衬底偏置电压Vb＝0，存储晶体管的漏极电压Vd＝-Vdd/2。
但是，在上述现有技术的读取方式中，当读取某个单元时，它所在的那一列所有单元的浮栅FG都会受到这个偏置的影响，所以在周期性的读取过程中，不被读取的单元也不断的受到这种读取的电应力。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种有效屏蔽了读取的电应力的串联晶体管型一次可编程存储器的读取方法。
根据本发明，提供了一种串联晶体管型一次可编程存储器的读取方法，串联晶体管型一次可编程存储器由两个晶体管串联组成；其中第一个晶体管的漏极与第二个晶体管的源极共用，第一个晶体管的栅极为控制栅极；第二个晶体管的栅极作为浮栅，其中所述读取方法包括：在对所述串联晶体管型一次可编程存储器单元进行读取时，所述第一个晶体管的源极电压Vs＝-Vdd，所述第一个晶体管的控制栅极电压Vg＝-Vdd，衬底偏置电压Vb＝0，所述第二个晶体管的漏极电压Vd＝0。
优选地，所述两个两个晶体管为PMOS晶体管。
优选地，所述第一个晶体管为选通晶体管。
优选地，所述第二个晶体管为存储晶体管。
在本发明实施例的上述读取方法中，读取电压被隔离在控制栅极之间，所以在周期性的读取过程中，不被读取的单元也不会受到读取的电应力；由此有效屏蔽了读取的电应力。并且，本发明只需要Vdd一种电压，减少了电路设计的复杂度，减少了偏置条件要求。而且，在现有技术中，读取时源漏端的偏置电压或压降是Vdd/2，而根据本发明的实施例的读取方法中，读取时源漏端的偏置电压或压降变成Vdd，读取电压的升高可以增加读取电流，由此可以提供更充足的读取电流。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示出了串联晶体管型一次可编程存储器的结构。
图2示意性地示出了根据本发明实施例的串联晶体管型一次可编程存储器的读取方法的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明同样针对由两个PMOS管串联组成的串联晶体管型一次可编程存储器，其中两个晶体管共用一个源极/漏极(第一个PMOS晶体管的漏极与第二个PMOS晶体管的源极共用)，第一个PMOS晶体管例如可作为选通晶体管，其栅极为控制栅极CG；第二个PMOS晶体管例如可作为存储晶体管，它的栅极作为浮栅FG。
图2示意性地示出了根据本发明实施例的串联晶体管型一次可编程存储器的读取方法的示意图。其中虚线框示出了一个图1所示的一次可编程存储器单元结构。
如图2所示，在根据本发明实施例的串联晶体管型一次可编程存储器的读取方法中，在对串联晶体管型一次可编程存储器单元进行读取时，选通晶体管的源极电压Vs＝-Vdd，选通晶体管的控制栅极电压Vg＝-Vdd，衬底偏置电压Vb＝0，存储晶体管的漏极电压Vd＝0。
其中，Vdd例如是集成电路或芯片所采用的电源电压。
在现有技术的读取方式中，当读取某个单元时，它所在的那一列所有单元的浮栅FG都会受到这个偏置的影响，所以在周期性的读取过程中，不被读取的单元也不断的受到这种读取的电应力。相反，在本发明实施例的上述读取方法中，读取电压被隔离在控制栅极之间，所以在周期性的读取过程中，不被读取的单元也不会受到读取的电应力；由此有效屏蔽了读取的电应力。
此外，根据现有技术的读取方式，需要Vdd和Vdd/2两种偏置，而本发明只需要Vdd一种，减少了电路设计的复杂度，减少了偏置条件要求。
而且，在现有技术中，读取时源漏端的偏置电压或压降是Vdd/2，而根据本发明的实施例的读取方法中，读取时源漏端的偏置电压或压降变成Vdd，读取电压的升高可以增加读取电流，由此可以提供更充足的读取电流。
需要说明的是，对于源极和漏极的区分仅仅用于区分两个不同的区域，在某些情况下，源极和漏极的称谓可以互换。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (4)

1.一种串联晶体管型一次可编程存储器的读取方法，串联晶体管型一次可编程存储器由两个晶体管串联组成；其中第一个晶体管的漏极与第二个晶体管的源极共用，第一个晶体管的栅极为控制栅极；第二个晶体管作的栅极作为浮栅，其特征在于所述读取方法包括：
在对所述串联晶体管型一次可编程存储器单元进行读取时，所述第一个晶体管的源极电压Vs＝-Vdd，所述第一个晶体管的控制栅极电压Vg＝-Vdd，衬底偏置电压Vb＝0，所述第二个晶体管的漏极电压Vd＝0。
2.根据权利要求1所述的串联晶体管型一次可编程存储器的读取方法，其特征在于，所述两个两个晶体管为PMOS晶体管。
3.根据权利要求1所述的串联晶体管型一次可编程存储器的读取方法，其特征在于，所述第一个晶体管为选通晶体管。
4.根据权利要求1所述的串联晶体管型一次可编程存储器的读取方法，其特征在于，所述第二个晶体管为存储晶体管。
CN2012100304277A 2012-02-10 2012-02-10 串联晶体管型一次可编程存储器的读取方法 Pending CN102543200A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100304277A CN102543200A (zh) 2012-02-10 2012-02-10 串联晶体管型一次可编程存储器的读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100304277A CN102543200A (zh) 2012-02-10 2012-02-10 串联晶体管型一次可编程存储器的读取方法

Publications (1)

Publication Number Publication Date
CN102543200A true CN102543200A (zh) 2012-07-04

Family

ID=46349890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100304277A Pending CN102543200A (zh) 2012-02-10 2012-02-10 串联晶体管型一次可编程存储器的读取方法

Country Status (1)

Country Link
CN (1) CN102543200A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1211079A (zh) * 1997-09-05 1999-03-17 三菱电机株式会社 非易失性半导体存储器
US5912842A (en) * 1995-11-14 1999-06-15 Programmable Microelectronics Corp. Nonvolatile PMOS two transistor memory cell and array
CN1416174A (zh) * 2001-11-02 2003-05-07 力旺电子股份有限公司 可擦写可编程只读存储器
US20060244041A1 (en) * 2005-04-28 2006-11-02 Renesas Technology Corp. Programmable nonvolatile memory and semiconductor integrated circuit device
CN101441889A (zh) * 2007-11-19 2009-05-27 上海华虹Nec电子有限公司 Otp存储器单元及其读取和编程方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912842A (en) * 1995-11-14 1999-06-15 Programmable Microelectronics Corp. Nonvolatile PMOS two transistor memory cell and array
CN1211079A (zh) * 1997-09-05 1999-03-17 三菱电机株式会社 非易失性半导体存储器
CN1416174A (zh) * 2001-11-02 2003-05-07 力旺电子股份有限公司 可擦写可编程只读存储器
US20060244041A1 (en) * 2005-04-28 2006-11-02 Renesas Technology Corp. Programmable nonvolatile memory and semiconductor integrated circuit device
CN101441889A (zh) * 2007-11-19 2009-05-27 上海华虹Nec电子有限公司 Otp存储器单元及其读取和编程方法

Similar Documents

Publication Publication Date Title
CN102651547B (zh) 一种静电放电保护电路及包括该保护电路的显示装置
CN110071105A (zh) 静电放电防护电路、显示面板及静电放电防护结构
TWI574353B (zh) 非揮發性記憶胞結構及其裝置
CN102611087A (zh) 静电放电保护电路
US8787096B1 (en) N-well switching circuit
US8031506B2 (en) One-time programmable memory cell
CN103312158B (zh) 升压电路
WO2012126434A3 (zh) 数据处理的方法、闪存及终端
CN101814912B (zh) 一种负电压电平转换电路
KR20120122287A (ko) 반도체 장치의 퓨즈회로
TWI538105B (zh) 一次性可編程儲存單元
CN101441889A (zh) Otp存储器单元及其读取和编程方法
CN109933120A (zh) 一种电压切换电路及芯片
CN102693979A (zh) 全芯片esd保护电路
CN102543200A (zh) 串联晶体管型一次可编程存储器的读取方法
US7697249B2 (en) Voltage clamping circuits using MOS transistors and semiconductor chips having the same and methods of clamping voltages
CN104008774A (zh) 字线驱动器及相关方法
CN102969703B (zh) 一种具有自我esd保护的输入输出电路
CN103094282A (zh) P型一次性可编程器件结构
CN111508544B (zh) 一种受耐压限制的负高压到电源的切换电路
US20120250235A1 (en) Interface module with protection circuit and electronic device
CN105280632A (zh) 一种静电防护电路及显示装置
CN106230415A (zh) 应用于显示装置的闸极驱动器的电源开启重置电路
CN105185763A (zh) 内置可编程电路的芯片
CN104123963B (zh) 一种用低压晶体管实现的电平转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140425

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120704