CN102394241A - 存储器单元 - Google Patents
存储器单元 Download PDFInfo
- Publication number
- CN102394241A CN102394241A CN2011103421244A CN201110342124A CN102394241A CN 102394241 A CN102394241 A CN 102394241A CN 2011103421244 A CN2011103421244 A CN 2011103421244A CN 201110342124 A CN201110342124 A CN 201110342124A CN 102394241 A CN102394241 A CN 102394241A
- Authority
- CN
- China
- Prior art keywords
- voltage
- grid
- memory cell
- drain electrode
- connects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000002784 hot electron Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
根据本发明的存储器单元包括：源极，漏极，以及布置在所述源极和所述漏极之间的栅极区域，其中所述栅极区域包括并排布置的电荷存储器以及选择栅极，并且所述栅极区域还包括布置上所述电荷存储器上的控制栅极。所述源极连接至存储器的位线，所述漏极连接至存储器的选择线路，所述选择栅极连接至字线。根据本发明的存储器单元仅仅包括一个源极和一个漏极，而不是两个源极和一个漏极，从而有效地降低了存储器单元的尺寸。
Description
技术领域
本发明涉及半导体设计及制造领域，更具体地说，本发明涉及一种存储器单元结构。
背景技术
存储器单元(例如闪存存储器单元)一般采用两个晶体管(2T)形式的存储器单元结构。图1示意性地示出根据现有技术的存储器单元的结构。如图1所示，根据现有技术的存储器单元包括：布置在p衬底P-Sub中的n阱NWELL中的第一源极S1、第二源极S2、共用漏极D，布置在第一源极S1和共用漏极D之间的选择栅极SG，布置在第二源极S2和共用漏极D之间的电荷存储区C以及控制栅极CG。其中，第一源极S1、共用漏极D、以及布置在第一源极S1和共用漏极D之间的选择栅极SG构成一个晶体管；另一方面，第二源极S2、共用漏极D以及布置在第二源极S2和共用漏极D之间的电荷存储区C以及控制栅极CG构成一个晶体管。
图2示意性地示出根据现有技术的存储器单元的编程操作的示意图。如图2所示，在编程状态下，第一源极S1连接选择线路SL，其上加6V电压；选择栅极SG加1.5V电压；控制栅极CG上加5.5V电压；第二源极S2连接位线BL，其上加0V电压，即接地。此时，如图中箭头所示，带电粒子在所述偏压的作用下产生热电子，并在垂直电场的作用下注入到电荷存储区C。
图3示意性地示出根据现有技术的存储器单元的擦除操作的示意图。如图3所示，在擦除状态下，n阱NWELL的电压为6V；控制栅极CG上加-6V电压；选择栅极SG加0V电压；第一源极S1加6V电压；第二源极S2悬空。此时，如图中箭头所示，带电粒子垂直电场的作用下从电荷存储区C回到硅片中。
图1至图3所示的根据现有技术的存储器单元结构由于具有两个源极而增大了器件的尺寸，无法有效地减小存储器的尺寸。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种可有效减少存储器单元尺寸的存储器单元。
解决本发明技术问题所采用的技术方案是：一种存储器单元，其包括：源极，漏极，以及布置在所述源极和所述漏极之间的栅极区域，其中所述栅极区域包括并排布置的电荷存储器以及选择栅极，并且所述栅极区域还包括布置上所述电荷存储器上的控制栅极。
优选地，在上述存储器单元中，所述源极连接至存储器的位线，所述漏极连接至存储器的选择线路，所述选择栅极连接至字线。
优选地，在上述存储器单元中，所述源极和所述漏极布置在p衬底的n阱中。
优选地，在上述存储器单元中，所述电荷存储器的材料为氮化硅或者NCS。
优选地，在上述存储器单元中，在编程操作中，所述n阱的电压为6V，所述源极上接0V电压，所述控制栅极上接5.5V电压，所述选择栅极上接1V电压，所述漏极上接6V电压，利用漏极热空穴碰撞离化产生的热电子注入到氮化硅或者纳米多晶硅(NCS)，实现器件的编程操作。
优选地，在上述存储器单元中，在擦除操作中，所述n阱的电压为6V，所述源极上接6V电压，所述控制栅极上接-6V电压，所述选择栅极上接0V电压，所述漏极上接6V电压。
优选地，在上述存储器单元中，在读取操作中，所述n阱的电压为2V，所述源极上接0V电压，所述控制栅极上接1.5V电压，所述选择栅极上接-1.5V电压，所述漏极上接2V电压。
优选地，所述存储器单元是分栅闪存单元。
根据本发明的存储器单元仅仅包括一个源极和一个漏极，而不是两个源极和一个漏极，从而有效地降低了存储器单元的尺寸。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出根据现有技术的存储器单元的结构。
图2示意性地示出根据现有技术的存储器单元的编程操作的示意图。
图3示意性地示出根据现有技术的存储器单元的擦除操作的示意图。
图4示意性地示出根据本发明实施例的存储器单元的结构。
图5示意性地示出根据本发明实施例的存储器单元的编程操作的示意图。
图6示意性地示出根据本发明实施例的存储器单元的擦除操作的示意图。
图7示意性地示出根据本发明实施例的存储器单元的读取操作的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图4示意性地示出根据本发明实施例的存储器单元的结构。如图4所述，根据本发明实施例的存储器单元包括：源极S，漏极D，以及布置在源极S和漏极D之间的栅极区域，其中栅极区域包括并排布置的电荷存储器C以及选择栅极SG，并且栅极区域还包括布置上电荷存储器C上的控制栅极CG。
优选地，所述源极S和所述漏极D布置在p衬底P-Sub中的n阱NWELL中。
其中，源极S可以连接至存储器的位线BL，漏极D可以连接至存储器的选择线路SL，以及选择栅极SG连接至字线WL。
如图2所述，本发明实施例的存储器单元仅仅包括一个源极和一个漏极，而不是两个源极和一个漏极，从而有效地降低了存储器单元的尺寸。
优选地，电荷存储器C的材料为氮化硅SiN或者NCS(NCS：Nano-Crystal-Silicon)。
图5示意性地示出根据本发明实施例的存储器单元的编程操作的示意图。如图5所示，在编程操作中，n阱NWELL的电压为6V，源极S(即位线BL)上接0V电压，控制栅极CG上接5.5V电压，选择栅极SG(即字线WL)上接1V电压，漏极D(即选择线路SL)上接6V电压。图中箭头所述区域示出了由于热空穴碰撞电离所导致的沟道热电子注入。其中，利用漏极热空穴碰撞离化产生的热电子注入到氮化硅或者纳米多晶硅(NCS)，实现器件的编程操作。
图6示意性地示出根据本发明实施例的存储器单元的擦除操作的示意图。如图6所示，在擦除操作中，n阱NWELL的电压为6V，源极S(即位线BL)上接6V电压，控制栅极CG上接-6V电压，选择栅极SG(即字线WL)上接0V电压，漏极D(即选择线路SL)上接6V电压。
图7示意性地示出根据本发明实施例的存储器单元的读取操作的示意图。如图7所示，在读取操作中，n阱N＝WELL的电压为2V，源极S(即位线BL)上接0V电压，控制栅极CG上接1.5V电压，选择栅极SG(即字线WL)上接-1.5V电压，漏极D(即选择线路SL)上接2V电压。
所述存储器单元优选地例如是闪存存储器单元。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种存储器单元，其特征在于包括：源极，漏极，以及布置在所述源极和所述漏极之间的栅极区域，其中所述栅极区域包括并排布置的电荷存储器以及选择栅极，并且所述栅极区域还包括布置上所述电荷存储器上的控制栅极。
2.根据权利要求1所述的存储器单元，其特征在于，所述源极连接至存储器的位线，所述漏极连接至存储器的选择线路，所述选择栅极连接至字线。
3.根据权利要求1或2所述的存储器单元，其特征在于，所述源极和所述漏极布置在p衬底的n阱中。
4.根据权利要求1或2所述的存储器单元，其特征在于，所述电荷存储器的材料为氮化硅或者纳米多晶硅(NCS)。
5.根据权利要求3所述的存储器单元，其特征在于，在编程操作中，所述n阱的电压为6V，所述源极上接0V电压，所述控制栅极上接5.5V电压，所述选择栅极上接1V电压，所述漏极上接6V电压，利用漏极热空穴碰撞离化产生的热电子注入到氮化硅或者纳米多晶硅(NCS)，实现器件的编程操作。
6.根据权利要求3所述的存储器单元，其特征在于，在擦除操作中，所述n阱的电压为6V，所述源极上接6V电压，所述控制栅极上接-6V电压，所述选择栅极上接0V电压，所述漏极上接6V电压，利用F-N隧穿实现器件的擦除操作。
7.根据权利要求3所述的存储器单元，其特征在于，在读取操作中，所述n阱的电压为2V，所述源极上接0V电压，所述控制栅极上接1.5V电压，所述选择栅极上接-1.5V电压，所述漏极上接2V电压。
8.根据权利要求1或2所述的存储器单元，其特征在于，所述存储器单元是P型分栅闪存单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103421244A CN102394241A (zh) | 2011-11-02 | 2011-11-02 | 存储器单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103421244A CN102394241A (zh) | 2011-11-02 | 2011-11-02 | 存储器单元 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102394241A true CN102394241A (zh) | 2012-03-28 |
Family
ID=45861499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103421244A Pending CN102394241A (zh) | 2011-11-02 | 2011-11-02 | 存储器单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102394241A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839587A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 电可擦可编程只读存储器以及操作方法 |
| CN107393926A (zh) * | 2017-08-09 | 2017-11-24 | 上海华虹宏力半导体制造有限公司 | 闪存单元、闪存阵列及其操作方法 |
| CN112185965A (zh) * | 2020-11-12 | 2021-01-05 | 上海华虹宏力半导体制造有限公司 | 一种掩模只读存储器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1524297A (zh) * | 2001-07-27 | 2004-08-25 | ��ʽ���������Ƽ� | 半导体器件 |
| CN101207132A (zh) * | 2007-12-25 | 2008-06-25 | 上海宏力半导体制造有限公司 | 一种闪存单元及其操作方法 |
| US20080310237A1 (en) * | 2007-06-18 | 2008-12-18 | Nantronics Semiconductor. Inc. | CMOS Compatible Single-Poly Non-Volatile Memory |
| CN102176468A (zh) * | 2011-01-28 | 2011-09-07 | 上海宏力半导体制造有限公司 | P型mos存储单元 |
-
2011
- 2011-11-02 CN CN2011103421244A patent/CN102394241A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1524297A (zh) * | 2001-07-27 | 2004-08-25 | ��ʽ���������Ƽ� | 半导体器件 |
| US20080310237A1 (en) * | 2007-06-18 | 2008-12-18 | Nantronics Semiconductor. Inc. | CMOS Compatible Single-Poly Non-Volatile Memory |
| CN101207132A (zh) * | 2007-12-25 | 2008-06-25 | 上海宏力半导体制造有限公司 | 一种闪存单元及其操作方法 |
| CN102176468A (zh) * | 2011-01-28 | 2011-09-07 | 上海宏力半导体制造有限公司 | P型mos存储单元 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839587A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 电可擦可编程只读存储器以及操作方法 |
| CN107393926A (zh) * | 2017-08-09 | 2017-11-24 | 上海华虹宏力半导体制造有限公司 | 闪存单元、闪存阵列及其操作方法 |
| CN112185965A (zh) * | 2020-11-12 | 2021-01-05 | 上海华虹宏力半导体制造有限公司 | 一种掩模只读存储器 |
| CN112185965B (zh) * | 2020-11-12 | 2023-11-10 | 上海华虹宏力半导体制造有限公司 | 一种掩模只读存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108346662B (zh) | 单层多晶硅非易失性存储单元的操作方法 | |
| US10026742B2 (en) | Nonvolatile memory devices having single-layered gates | |
| US20110038214A1 (en) | Gate-separated type flash memory with shared word line | |
| CN204991153U (zh) | 存储器单元和非易失性存储器 | |
| CN104517647A (zh) | 一种非易失性存储器单元、非易失性存储器及其操作方法 | |
| CN101329913A (zh) | 与cmos兼容的单层多晶硅非易失性存储器 | |
| TW201515239A (zh) | 非揮發性記憶體結構 | |
| US9058882B2 (en) | Nonvolatile semiconductor memory device | |
| CN104937666B (zh) | 用于闪存存储器装置的混合电荷泵以及调节手段和方法 | |
| US20070025160A1 (en) | Channel discharging after erasing flash memory devices | |
| US8917549B2 (en) | NOR flash memory array structure, mixed nonvolatile flash memory and memory system comprising the same | |
| CN104299646B (zh) | 基于标准工艺的超低功耗非易失性存储器 | |
| US9627394B1 (en) | Nonvolatile memory cells having lateral coupling structure and memory cell arrays using the same | |
| CN102394241A (zh) | 存储器单元 | |
| US20120099381A1 (en) | Embedded non-volatile memory cell, operation method and memory array thereof | |
| US9356105B1 (en) | Ring gate transistor design for flash memory | |
| JP2012204896A (ja) | 不揮発プログラマブルロジックスイッチ | |
| US20220351781A1 (en) | Method and apparatus for data erase in memory devices | |
| CN103094282A (zh) | P型一次性可编程器件结构 | |
| CN107393926A (zh) | 闪存单元、闪存阵列及其操作方法 | |
| CN102610617B (zh) | 一种多比特sonos闪存单元、阵列及操作方法 | |
| CN102136480B (zh) | Eeprom器件 | |
| US20140167134A1 (en) | Self-aligned vertical nonvolatile semiconductor memory device | |
| JP3998098B2 (ja) | 半導体記憶装置 | |
| TWI569377B (zh) | 非揮發性記憶體單元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140509 |
|
| C10 | Entry into substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140509 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Grace Semiconductor Manufacturing Corp. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120328 |