DE2424858C2 - Treiberschaltung - Google Patents
TreiberschaltungInfo
- Publication number
- DE2424858C2 DE2424858C2 DE2424858A DE2424858A DE2424858C2 DE 2424858 C2 DE2424858 C2 DE 2424858C2 DE 2424858 A DE2424858 A DE 2424858A DE 2424858 A DE2424858 A DE 2424858A DE 2424858 C2 DE2424858 C2 DE 2424858C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- volts
- field effect
- transistor
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05D—HINGES OR SUSPENSION DEVICES FOR DOORS, WINDOWS OR WINGS
- E05D15/00—Suspension arrangements for wings
- E05D15/06—Suspension arrangements for wings for wings sliding horizontally more or less in their own plane
- E05D15/0621—Details, e.g. suspension or supporting guides
- E05D15/066—Details, e.g. suspension or supporting guides for wings supported at the bottom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
Description
Die Erfindung bezieht sich auf eine Treiberschaltung nach dem Oberbegriff des Patentanspruchs. Es ist
bekannt, daß Feldeffekt-Transistoren hergestellt werden können, die durch Einführen von Ladungen in eine
zweilagige Isolierschicht für die Gate-Elektrode Speicher
bilden, und daß diese Transistoren als Speicherelemente benutzt werden können in Speichern großer
Kapazität mit wahlfreiem Zugriff und daß sie für elektronisch änderbare Festwertspeicher verwendet
werden können.
Typische Feldeffekt-Transistoren mit nichtflüchtiger Informationsspeicherung sind die Metall/Nitrid/Oxyd/
Silizium (MNOS)-Feldeffekt-Transistoren. Diese besitzen für die Gate-Elektrode eine zweilagige Isolierschicht,
die aus einer Schicht von Siliziumdioxyd besteht, welche mit einer Schicht von Siliziumnitrid bedeckt ist.
Diese zweilagige Isolierschicht kann Ladungen an der Grenzfläche zwischen den beiden Isolierschichten
speichern, welche Ladungsspeicherung die Schwellspannung ändert, d. h., diejenige Spannung, die der
Gate-Elektrode zugeführt werden muß, um einen Kanal zwischen der Source- und der Drain-Elektrode zu
schaffen. Üblicherweise besitzen MNOS-Feldeffekt-Transistoren
mit einem P-Kanal eine Schwellspannung von etwa -6 Volt, wenn keine Elektronen an der
Grenzfläche gespeichert sind und eine Schwellspannung von etwa —2 Volt, wenn Elektronen darin gespeichert
sind. Solche Feldeffekt-Transistoren können in einen ausgewählten Zustand gesetzt werden durch Zuführen
großer positiver und negativer Spannungen innerhalb eines Bereiches von ungefähr 40 Volt, Ein P-Kanal-Feldeffekt-Transistor
mit variablem Schwellwert kann in einen Zustand mit niedrigem Schwellwert versetzt
werden, d. h. gelöscht werden, wenn große positive Spannungen der Gate· Elektrode zugeführt werden, um
die Ansammlung von Elektronen in der durch das Siliziumnitrid und das Siliziumdioxyd gebildeten Grenzfläche
zu veranlassen. Die so angesammelten Elektronen verbleiben in dieser Grenzfläche, wenn die
zugeführte Spannung entfernt wird und einen Feldeffekt-Transistor mit niedriger Schwellspannung verursacht
Um in diese geladene Vorrichtung einzuschreiben, müssen große negative Spannungen der Gate-Elektrode
zugeführt werden, um die Elektronen aus der Grenzfläche, in der sie sich befinden, zu vertreiben, so
daß der Feldeffekt-Transistor wieder einen Zustand mit hoher Schwellspannung zeigt.
Solch eine Ladungsansammlung beruht auf den verschiedenen Leitfähigkeiten der Nitrid- und der
Oxydschicht und wird an der Grenzfläche zwischen dieser. Schichten beibehalten, wenn die angelegte
Spannung entfernt wird, da die Stromdichten in der Nitrid- und Oxydschicht nichtlineare Funktionen der
Intensität des elektrischen Feldes sind.
Ein elektronisch änderbarer Festwertspeicher ist auf den Seiten 969 und 970 des IBM Technical Disclusure
Bulletin, Volume 13, Nr. 4, September 1970, beschrieben.
Bei diesem Speicher ist jeder MNOS-Feldeffekt-Transistör
von jedem anderen mittels Isolationsdiffusionen isoliert, denen eine Bezugsspannung zugeführt wird.
Aus dem US-Patent 36 18 051 ist es bekannt, daß ein der Wortauswah! dienender Adressendecodierer durch
eine Sperrschicht von dem Rest des Speichers isoliert werden kann, so daß die Substrate aller Speichertransistorer,
der Anordnung auf gegenüber den Spannungspegeln, die dem Substrat der Decodierschaltung zugeführt
werden, verschiedenen Spannungspegeln gehalten werden können.
Dem US-Patent 37 02 990 ist zu entnehmen, daß ausgewählte Transistoren einer MNOS-Anordnung in
einen Schwellwertzustand versetzt werden können durch Zuführen eines ersten Spannungspegels zu der
Gate-Elektrode und eines zweiten Spannungspegels zu
■to ihrem Halbleitersubstrat und daß die zweite Schwellspannung
erhalten werden kann durch Umkehren der genannten Spannungen. Das Substrat der Speicheranordnung
kann daher verschiedene Spannungspegel annehmen.
Ί5 Der Erfindung liegt die Aufgabe zugrunde, eine
Treiberschaltung für einen Halbleiterspeicher anzugeben, die in der Lage ist, eine Ausgangsspannung mit
einem Hub zu liefern, der größer ist als die Durchbruchsspannungen der in der Treiberschaltung
verwendeten Feldeffekt-Transistoren. Solche Treiberschaltungen finden besonders bei Matrizenspeichern
aus Speicherelementen mit nichlflüchliger Informationsspeicherung
Verwendung.
Die Lösung der genannten Aufgabe gelingt mittels der im kennzeichnenden Teil des Patentanspruchs
angegebenen Merkmalen.
Nachfolgend wird die Erfindung in Verbindung mit den Zeichnungen näher erläutert, von denen zeigt
F i g. 1 ein Schaltbild einer Speichermatrix, bei der die Erfindung Anwendung findet,
F i g. 1 ein Schaltbild einer Speichermatrix, bei der die Erfindung Anwendung findet,
F i g. 2 die Spannungsverläufe, die in den Schaltungen nach F i g. 1 beim I esen. Schreiben und Löschen
auftreten,
Fig.3 eine Draufsicht auf eine als integrierte Schaltung ausgeführte Treiberschaltung nach der
Erfindung und
F i g. 4 die Ansicht eines längs der Linie 4-4 geführten
Schnittes durch die integrierte Treiberschaltung nach
Fig.3.
F i g. 1 zeigt .schematisch eine wortorganisierte Speicheranordnung 11, die in einem monolithischen
Halbleiterkörper 12 gebildet wird und die als elektronisch änderbarer Festwertspeicher verwendet werden
kann. Die dargestellte Organisation gut für eine Anordnung mit zwei Wörtern, deren jedes zwei Bits
enthält Die Anordnung 11 enthält zwei Wortleitungen
10 und 20, an deren jede zwei Speicherzellen 13 gekoppelt sind. In dem Siliziumkörper 12 sind auch
mittels bekannter Verfahren Treiberschaltungen 14 und 15 und Decodierschaltungen 16 und 17 gebildet worden,
von denen je eine einer der Wortleitungen 10 und 20 zugeordnet ist Jede Treiberschaltung befindet sich
neben einem Ende einer Wortleitung in der Anordnung !5
11 und zwischen dieser Wortleitung und einer Decodierschaltung. Die Treiberschaltungen 14 und 15
sind isoliert in einem Bereich des Körpers 12a durch einen Isolationswall 18, der den Bereich 12a von dem
Rest des Körpers 12 isoliert, der den Speicher und die Decodierschaltung enthält. Der Randbereich des Körpers
12 wird benutzt für erforderliche Verlängerungsleitungen und Sammelleitungsverbindungen mit außerhalb
des Körpers 12 notwendigen Schaltungen.
Natürlich kann die Anordnung 11 jede gewünschte Anzahl von Wortleitungen aufweisen, deren jede an
eine beliebige Anzahl von Bits führt, obgleich nur zwei Wortleitungen 10 und 20, deren jede an nur 2 Bits führt,
bei diesem Ausführungsbeispiel dargestellt sind.
Jede Wortleitung 10 ist mit einem Ende an die isolierte Treiberschaltung 14 angekoppelt, die mit der
üblichen Decodierschaltung 16 über eine Schreibleitung 23 verbunden ist. Die Wortleitung 20 ist in ähnlicher
Weise an die Treiberschaltung 15 angekoppelt, die wiederum mit der Decodierschaltung 17 über die
Schreibleitung 23a verbunden ist. Adreßleitungen 19 bilden die Eingangsleitungen für die Decodierschaltungen
16 und 17.
Für die vorliegende Beschreibung und das Ausführungsbeispiel wird angenommen, daß P-Kanal-Feldeffekt-Transistoren
mil variablem Schwellwert als Elemente mit nichtflüchtiger Informationsspeicherung in
der Anordnung verwendet werden, die eine Anfangsschwellspannung von ungefähr —6 Volt besitzen, wenn
keine Ladung in der dielektrischen Grenzfläche gespeichert ist, und die eine Schwellspannung von
ungefähr —2 Volt besitzen.w wenn Grenzfläche eine Ladung enthält.
Wie genauer in den Fig.3 und 4 dargestellt ist, befindet sich der N-Ieitende Körper 12 auf einer Basis
21. die beispielsweise ein P-leitender Halbleiter oder ein
Isolator wie Saphir sein kann. Der Isolationswall 18 kann durch einen Oxydations- oder einen Diffusionsvorgang
gebildet werden. Die Worttreiberschaltungen 14 und 15 enthalten je zwei Feldeffekt-Transistoren 26 und
27. Der Transistor 26 wird gebildet aub einer Drain-Diffusion 29 und einer Source-Diffusion 30, die
durch einen Gate-Bereich 28 voneinander getrennt sind, und der Transistor 27 wird gebildet durch eine
Drain-Diffusion 32 und eine Source-Diffupion 33, die
durch einen Gate-Bereich 31 getrennt sind. Die Diffusionen 29, 30, 32 und 33 sind alles P-Diffusionen.
Um einen gulen ohmschen Kontakt zwischen dem Bereich 12a und der Löschleitung 24 zu erhallen, kann
eine N-Diffusion 24a vorgesehen werden. b5
Die Löschleitung 24 ist auch mit der Drain-Diffusion 32 des Feldeffekt-Transistors 27 verbunden, während
die Schreibleitung der Decodierschaltung mit der Drain-Diffusion 29 des Feldfffekt-Transistors 26 verbunden
ist. Die Source-Diffusionen 30 und 33 der Feldeffekt-Transistoren 26 und 27 sind beide mit der
gleichen Wortleitung verbunden. Die Sperrleitung 25 wirkt als eine Gate-Elektrode für den Transistor 26 und
eine Masseleitung 39 dient als Gate-Elektrode für den
Transistor 27. Diese Masseleitung 39 kann auch dazu dienen, den Isolationswall 18 und den Halbleiterkörper
12 auf Massepotential zu halten.
Sowohl die Löschleitung 24, als auch die Sperrleitung 25 ist mit einer geeigneten Spannungsquelle 40
verbunden, die selektiv diesen Leitungen sowohl positive als auch negative Spannungsimpulse liefern
kann, wenn das erforderlich ist.
Eine erste Anzahl von Speicherzellen 13, deren jede einen Feldeffekt-Transistor mit variablem Schwellwert
TH bzw. Γ12 als Element mit nichtflüchtiger Informationsspeicherung enthält, sind an die Wortleitung
10 gekoppelt durch Verbinden der Wortleitung 10 mit der Gate-Elektrode jedes Transistors. Eine zweite
Anzahl ähnlicher Transistoren Γ21 und Γ22 sind in ähnlicher Weise mit der Wortleitung 20 verbunden. Die
Transistoren T11 und T21 sind mit einem Paar von
Bit-Abfrageleitungen 34 und 35 verbunden durch Anschließen des Paares der Bit Abfrageleitungen an die
jeweiligen Source- und Drain-Elektroden der Transistoren TIl und Γ21. Die Transistoren Γ12 und 7~22sindin
ähnlicher We<se an ein anderes Paar von Bitleitungen 36 und 37 angeschlossen. J ede Bit/Abfrageleitung 34,35,36
und 37 ist an einem Ende mit einem üblichen Bitleitungs-Treiber- und Abfrageverstärker 38 verbunden.
Nur für die Zwecke der Erläuterung ist die Eigenschaft der nichtflüchtigen Informationsspeicherung
dieser Transistoren mit variablem Schwellwert in Fig. 1 durch eine gestrichelte Linie zwischen der
Gate-Elektrode und dem Substrat jedes Transistors dargestellt.
Bei der Beschreibung der Wirkungsweise der Speichermatrix nach der Erfindung wird Bezug
genommen auf die Fig. 2. Nur für Zwecke der Erläuterung wird angenommen, daß der Zustand mit
niedrigem Schwellwert, d. h. der geladene Zustand des Transistors mit nichtflüchtiger Informationsspeicherung
eine binäre »0« darstellt und daß der Zustand mit hohem Schwellwert, d. h. der ungeladene Zustand des Transistors
in der Anordnung eine binäre »1« darstellt. Anfangs wird die in Fig. 1 dargestellte gesamte
Anordnung zur Speicherung zweier Worte aus je zwei Bits gelöscht, so daß die dielektrische Grenzfläche jedes
Transistors der Anordnung aufgeladen wird und jeder Transistor eine niedrige Schwellspannung aufweist.
Nachdem die gesamte Anordnung gelöscht wurde, wird in ausgewählte Transistoren eingeschrieben und diese
werden anschließend ausgelesen, um ihren Zustand zu bestimmen. In diesen Lösch- und Schreibzyklen werden
große Spannungsamplituden den Transistoren mit variablen Schwellspannungen zugeführt.
Um die gesamte Anordnung zu löschen, wird ein positiver Spannungspegel 41 von 20 Volt auf der
Sperrleitung 25 durch die Spannungsquelle 40 aufrechterhalten. Zu dem Zeitpunkt 7Ί wird ein Spannungsimpuls
42 von 20 Volt der Löschleitung 24 von der Spannungsquelle 40 zugeführt. Die Schreibleitungen
und die Bit/Abfrageleitungen werden auf Erd- oder Nullpotential gehalten. Der positive Impuls 42 von 20
Volt auf der Löschleitung 24 wird dem Bereich 12a und der Source-Diffusion 29 des Feldeffekt-Transistor 27 in
jeder der Treiberschaltungen 14 und 15 zugeführt, bis er zum Zeitpunkt Γ2 endet. Da die Gate-Elektrode 39 des
Feldeffekt-Transistors 27 sich auf Erdpotential befindet, leitet der Transistor 27 und die Wortleitungen 10 und 20
nehmen für die Dauer des Impulses 41 ein Potential von + 20 Volt an, wie das durch die Impulse 43 und 44
dargestellt ist Durch Aufrechterhalten des Potentials der Sperrleitung 25 bei +20 Volt bleibt der Feldeffekt-Transistor
26 gesperrt. Da das Substrat 12a mit der Löschleitung verbunden ist, beträgt sein Potential
ebenfalls +20 Volt und alle die P-Diffusionen 29,30, 32 und 33 bleiben entweder ohne Vorspannung oder durch
nur 20 Volt während der Dauer des Impulses 42 in Sperrichtung vorgespannt.
Die positiven Spannungsimpulse 43 und 44 auf den Wortleitungen 10 und 20 bewirken, daß jeder mit diesen
Wortleitungen verbundene entladene Transistor geladen wird. Daher werden alle die Transistoren Π Ι, Γ12,
Γ21 und Γ22 in der Anordnung 11 zum Zeitpunkt T2 in
den binären Nullzustand versetzt. Wenn die Löschleitung 24 Erdpotential erhält, entladen sich die Wortleitungen
10 und 20 beide nach Masse über die Diffusionen 30 und 33, die jetzt hinsichtlich des Substrates 12a in
Leitrichtung vorgespannt sind. Jetzt können binäre Einsen selektiv in die Anordnung eingeschrieben
werden durch Entladen der dielektrischen Grenzfläche der ausgewählten Transistoren, so daß diese einen
hohen Wert der Schwellspannung aufweisen. Für Zwecke der Erklärung wird angenommen, daß nur in
den Transistor 7~11 eine binäre »1« eingeschrieben werden soll und daß die übrigen Transistoren im
Nullzustand gelassen werden.
Um dies zu erreichen, wird angenommen, daß zum
Zeitpunkt T3 über die Adreßleiiungen i9 geeignete
Signale empfangen werden, um nur die Decodierschaltung 16 zu aktivieren. Wenn die Decodierschaltung 16
aktiviert wird, erscheint ein Schreibimpuls 45 von -20 Volt auf der Leitung 23 und damit an der Drain-Diffusion
29 des Feldeffekt-Transistors 26. Zum Zeitpunkt T4. während dem der Schreibimpuls noch der Leitung
23 zugeführt wird, wird der Sperrleitung 25 und damit der Gate-Elektrode des Feldeffekt-Transistors 26 ein
Impuls 46 von —20 Volt von der Spannungsquelle 40 zugeführt und zum Zeitpunkt T 4 werden den nicht
ausgewählten Bitleitungen 36 und 37 Impulse 47 und 48 von -20 Volt über die Bitleitungs-Treiberschaltung 38
zugeführt. Die anderen Bitleitungen 34 und 35 und die Löschleitung 24 werden auf Erdpotential gehalten. Das
Zuführen der Schreib- und Sperrimpulse dient dazu, den Feldeffekt-Transistor 26 in der Treiberschaltung 14
leitend zu machen und bewirkt, daß der Wortleitung 10 cir: irfipuls 49 vor. —20 Volt zugeführt wird. Dieser
Impuls 49 auf der Wortleitung 10 bewirkt, daß Elektronen aus der dielektrischen Grenzfläche des
Transistors TIl entfernt werden, wodurch er in den Zustand mit hoher Schwellwertspannung versetzt wird.
Die Ladung wird von dem Transistor TIl entfernt, da
nur bei ihm eine Spannung von —20 Volt zwischen seinem Gate-Dielektrikum und dem Halbleiterkörper
besteht. Diese Spannung zwischen dem Gate und dem Körper des Transistors bewirkt, daß Elektronen aus
dem Gate-Dielektrikum in das Substrat 12a gelangen, wodurch die Schwellspannung erhöht wird. Für den
beschriebenen Losch- und Schreibzyklus weist die Wortleitung 10 einen Gesamtspannungshub von 40 Volt
auf. aber die Transistoren in der Treiberschaltung erfahren keinen Spannungshub, der größer als 20 Volt
ist. Es sei bemerkt daß die Impulse 45, 46 und 47 alle
gleichzeitig zugeführt werden können oder daß die Impulse 46 und 47 vor dem Impuls 45 erscheinen. Der
Unterschied zwischen den Zeitpunkten Γ3 und Γ4 ist
nicht kritisch, solange die Impulse 46 und 47 den Impuls 45 während eines Zeitintervalls überlappen, das
genügend lange ist, um das Laden des ausgewählten Transistors zu gestatten. Es ist notwendig, daß die
Impulse 42 und 45 sich nicht überlappen, denn diese Bedingung könnte die Transistoren in der Treiberschaltung
zerstören, wenn 40 Volt an sie angelegt würde. Es ist auch erwünscht, daß der Impuls 46 den Impuls 42
nicht überlappt, da ein großer Leistungsverbrauch auftreten würde.
In die restlichen Transistoren der Anordnung wird jedoch nicht eingeschrieben, entweder, weil beispielsweise
sämtliche Elektroden der Transistoren 7"i2 und
T21 das gleiche Potential aufweisen oder weil beispielsweise die Gate-Elektrode des Transistors 7"22
ein positives Potential bezüglich seiner Source- und Drain-Elektrode aufweist.
Nach einem Zeitintervall, das ausreichend ist. um sicherzustellen, daß in den ausgewählten Transistor
eingeschrieben wurde, d. h. zum Zeitpunkt Γ5, wird der Decodierer 16 abgeschaltet und die Schreibleitung 23
nimmt wieder Erdpotential an. Da die Sperrleitung sich noch auf einem Potential von -20 Volt befindet, bleibt
der Feldeffekt-Transistor 26 in leitendem Zustand und die Wortleitung 10 wird über den Feldeffekt-Transistor
26 auf Erdpotential entladen. Es ist daher notwendig, daß der Impuls 46 bis zum Zeitpunkt 7~6 vorhanden ist.
um es der Wortleitung 10 zu ermöglichen, Erdpotential anzunehmen. Zum Zeitpunkt Γ6 veranlaßt die Sperrspannungsquelle
28, daß der Feldeffekt-Transistor 26 sperrt Die nicht ausgewählten Bitleitungen 35 und 37
nehmen wieder Erdpotentail an.
Nachdem in die ausgewählten Transistoren eingeschrieben wurde, d. h., nachdem sie in den Zustand mit
hoher Schwellspannung versetzt wurden, kann die Anordnung anschließend zerstörungsfrei ausgelesen
4n werden. Zur Erklärung wird angenommen, daß die
Wortleitung 10 zu lesen ist. Daher wird der Zustand des Transistors ifi und Γ12 bestimmend. Der Lesezyklus
wird zum Zeitpunkt Tl eingeleitet durch Einführen geeigneter Lesesignale in die Decodierschaltung über
die Adreßleitungen 19, um die Decodierschaltung 16 zu veranlassen, der Schreibleitung 23 einen Impuls 50 von
— 5 Volt zuzuführen. Gleichzeitig werden den Bit/Abfrageleitungen 34 und 36 Impulse 51 und 52 von — 6 Volt
zugeführt. Alle anderen Leitungen werden auf einer
so Spannung von 0 Volt gehalten, mit Ausnahme der Sperrleitung 25. die auf einem Spannungswert von +20
Volt gehalten wird.
Zum Zeitpunkt TS ändert ein Impuls 53 das Potential der Sperrleitung 25 von dem Wert +20 Volt auf -20
Volt Das Zuführen des Impulses 53 zu Gate-Elektrode des Feldeffekt-Transistors 26 veranlaßt diesen, leitend
zu werden und die Wortleitung 10, ein Potential von - 5 Volt anzunehmen, wie das durch den Impuls 54
dargestellt ist
ω Es sei bemerkt, daß dieser Impuls von —5 Volt, der
der Wortleitung 10 zugeführt wird, die gelesen wird, einen Wert aufweist der unterhalb des Wertes der
Schwellspannung eines ungeladenen Transistors liegt und daher nicht ausreicht, um einen ungeladenen
Transistor leitend zu machen, aber ausreichend ist, um einen Transistor, der eine Ladung enthält leitend zu
machen. Diese niedrige Gate-Spannung, die der Wortleitung 10 zugeführt wird, ist auch unzureichend.
um irgendwelche Ladungen in den sich im geladenen Zustand befindenden Transistoren hervorzurufen, die
mit der Wortleitung verbunden sind. Wenn daher der Wortleitung 10 eine Spannung von —5 Volt zugeführt
wird, werden nur die geladenen Transistoren, die mit der Wortleitung verbunden sind, leitend.
In dem beschriebenen Beispiel ist nur der mit der Wortleitung 10 verbundene Transistor TIl entladen
worden und daher bleibt nur er nichtleitend. Es wird daher nur der Transistor Γ12 leitend und erzeugt eine
leitende Verbindung zwischen der Bitleitung 36, deren Spannung etwa —6 Volt beträgt, und der Bitleitung 37,
die sich auf Nullpotential befindet. Das Leiten des Transistors T12 verursacht, daß die Bitleitung 37 eine
Spannung von ungefähr —5 Volt annimmt, wie das durch den Impuls 55 dargestellt ist. Dies zeigt an, daß
der Transistor T12 eine binäre »0« speicherte. Obgleich auch der Gate-Elektrode des Transistors T11 ein
Impuls von —5 Volt zugeführt wurde, wird er nichtleitend, da er sich in dem Zustand mit hoher
Schwellwertspannung befindet. Es wird daher keine leitende Verbindung geschaffen zwischen den Bitleitungen
34 und 35 und die Bitleitung 35 bleibt auf Erdpotential, was anzeigt, daß der Transistor TIl eine
binäre »1« speichert.
Da die Transistoren TIl, T12, T21 und T22
Transistoren mit Speichereigenschaften und variablen Schwellspannungen sind, und da die der Wortleitung
zugeführte Spannung von —5 Volt unzureichend ist, behält jeder Transistor seinen ursprünglichen Ladungszustand
nach dem Ende des Impulses 53 bei. Da der Decodierer 17 nicht eingeschaltet wurde, beträgt die
Spannung auf der Wortleitung 0 Volt und die mit ihr verbundenen Transistoren T21 und T22 werden in
keiner V/eise durch das Zuführen irgendeiner Spannung zu den Bitleitungen beeinflußt.
Zum Zeitpunkt T9 kann die Spannung der Schreibleitung durch Abschalten des Decodierers 16 wieder den
Wert 0 Volt annehmen. Da der Impuls 53 die Spannung von — 20 Volt beibehält, bleibt der Feldeffekt-Transistor
26 leitend und die Wortleitung 10 wird über den Feldeffekt-Transistor 26 nach Masse entladen. Wenn die
Wortleitung 10 sich wieder auf Massepotential befindet, sperrt der Transistor T12 und der Impuls 55 endet. Zum
Zeitpunkt TlO erhöht sich das Potential der Sperrleitung 25 wieder auf +20 Volt, um den Impuls 53 zu
beenden und die Bitleitungen 34 und 36 nehmen wieder Erdpotential an. Es sei bemerkt, daß der Impuls 53 den
Wert —20 Volt annehmen kann vor oder gleichzeitig mit dem Zuführen des Leseimpulses 50 zu der
Schreibleitung 23. Es ist jedoch notwendig, daß die Sperrleitung 25 den Spannungswert von -20 Volt für
eine Zeitperiode beibehält, nachdem die Schreibleitung 23 das Erdpotentiai angenommen hat, um sicherzustellen,
daß die Wortleitung 10 auch auf Erdpotential entladen wird.
Die beschriebene Treiberschaltung ist bekannten Anordnungen überlegen, da es durch die Erfindung jetzt
möglich ist, besonders in Speicheranordnungen aus Transistoren mit variablen Schwellspannungen und
Speichereigenschaften große Spannungshübe zuzuführen, d. h. 40 Volt einer ausgewählten Wortleitung der
Anordnung zuzuführen, um den geladenen Zustand der Transistoren mit variabler Schwellspannung herbeizuführen,
während die maximale Spannung, die über die Treiberschaltung zugeführt wird, den halben Spannungshub
der Wortleitung aufweist, d. h. 20 Volt. Dies wird erreicht durch Isolieren der Treiberschaltung von
dem Substrat, in dem die Speicheranordnung gebildet wird, und dadurch, daß das Substrat für die Speicheranordnung
kontinuierlich auf Erdpotential gehalten wird, während dem Substrat der Treiberschaltung eine
Spannung zugeführt wird, die bezogen ist auf die Spannung der Löschleitung.
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Treiberschaltung für einen monolithisch integrierten Halbleiterspeicher, dessen matrixartig angeordnete Speicherelemente aus MNOS-Feldeffekttransistoren mit veränderbarer Schwellspannung bestehen, dadurch gekennzeichnet, daß
für jede Wortleitung (10, 20; Fig. 1) des Speichers eine Treiberschaltung aus zwei MOS-Feldeffekttransistoren (26, 27) vorgesehen ist, deren Source-Elektroden miteinander und mit der Wortleitung verbunden sind,die Drainelektrode des ersten Feldeffekttransistors (26) an einen die Wortleitung auswählenden Decodierer (16,17) angeschlossen ist,
die Gate-Elektroden aller zweiten FET (27) an das Massepotential angeschlossen sind,
die miteinander verbundenen Gcte-Elektroden aller ersten FET (26) an den ersten, positive und negative Spannungsimpulse liefernden Ausgang (25) einer Impuls-Spannungsquelle (40) angeschlossen sind, deren zweiter Ausgang (24) an die miteinander verbundenen Drain-Elektroden der zweiten FET jedes Paares und an das Halbleitersubstrat für die Treiberschaltung angeschlossen ist,
dieses Substrat von dem für den Speicher und die Decodierer elektrisch isoliert ist, wogegen das des Substrates für den Speicher und die Decodierer festgehalten wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00368002A US3858060A (en) | 1973-06-07 | 1973-06-07 | Integrated driver circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2424858A1 DE2424858A1 (de) | 1975-01-02 |
DE2424858C2 true DE2424858C2 (de) | 1981-10-15 |
Family
ID=23449476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2424858A Expired DE2424858C2 (de) | 1973-06-07 | 1974-05-22 | Treiberschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3858060A (de) |
JP (1) | JPS5718276B2 (de) |
DE (1) | DE2424858C2 (de) |
FR (1) | FR2241877B1 (de) |
GB (1) | GB1462415A (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3971001A (en) * | 1974-06-10 | 1976-07-20 | Sperry Rand Corporation | Reprogrammable read only variable threshold transistor memory with isolated addressing buffer |
US3992637A (en) * | 1975-05-21 | 1976-11-16 | Ibm Corporation | Unclocked sense ampllifier |
JPS53121435A (en) * | 1977-03-31 | 1978-10-23 | Toshiba Corp | Arithmetic operation control unit |
JPS54121028A (en) * | 1978-03-13 | 1979-09-19 | Nec Corp | Nonvolatile memory circuit |
JPS5694586A (en) * | 1979-12-28 | 1981-07-31 | Citizen Watch Co Ltd | Electronic timepiece having nonvolatile storage device |
JPS57210872A (en) * | 1981-06-22 | 1982-12-24 | Mitsubishi Electric Corp | Multicolor heat transfer recorder |
US6888200B2 (en) * | 2002-08-30 | 2005-05-03 | Micron Technology Inc. | One transistor SOI non-volatile random access memory cell |
US6917078B2 (en) * | 2002-08-30 | 2005-07-12 | Micron Technology Inc. | One transistor SOI non-volatile random access memory cell |
US8125003B2 (en) | 2003-07-02 | 2012-02-28 | Micron Technology, Inc. | High-performance one-transistor memory cell |
US9273772B2 (en) | 2011-06-30 | 2016-03-01 | Nsk Ltd. | Pulley apparatus |
CN113454722B (zh) | 2020-05-19 | 2022-08-19 | 长江存储科技有限责任公司 | 存储器器件及其编程操作 |
WO2021232233A1 (en) * | 2020-05-19 | 2021-11-25 | Yangtze Memory Technologies Co., Ltd. | Control method and controller of program suspending and resuming for memory |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3501751A (en) * | 1965-12-06 | 1970-03-17 | Burroughs Corp | High speed core memory with low level switches for sense windings |
US3618051A (en) * | 1969-05-09 | 1971-11-02 | Sperry Rand Corp | Nonvolatile read-write memory with addressing |
US3702990A (en) * | 1971-02-02 | 1972-11-14 | Rca Corp | Variable threshold memory system using minimum amplitude signals |
US3749942A (en) * | 1972-03-27 | 1973-07-31 | Lear Siegler Inc | Voltage to frequency converter for long term digital integration |
-
1973
- 1973-06-07 US US00368002A patent/US3858060A/en not_active Expired - Lifetime
-
1974
- 1974-03-19 FR FR7410677A patent/FR2241877B1/fr not_active Expired
- 1974-05-01 GB GB1902674A patent/GB1462415A/en not_active Expired
- 1974-05-22 JP JP5679074A patent/JPS5718276B2/ja not_active Expired
- 1974-05-22 DE DE2424858A patent/DE2424858C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5718276B2 (de) | 1982-04-15 |
FR2241877A1 (de) | 1975-03-21 |
JPS5023540A (de) | 1975-03-13 |
GB1462415A (en) | 1977-01-26 |
FR2241877B1 (de) | 1976-06-25 |
DE2424858A1 (de) | 1975-01-02 |
US3858060A (en) | 1974-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2557359C2 (de) | Gegen Datenverlust bei Netzausfall gesichertes dynamisches Speichersystem | |
DE4014117C2 (de) | ||
DE3740361C2 (de) | ||
DE1817510A1 (de) | Monolythischer Halbleiterspeicher | |
DE69434550T2 (de) | Nichtflüchtiges Halbleiterspeicherbauelement, welches die Anforderungen an dessen Spannungsfestigkeit verringert | |
DE2742526A1 (de) | Elektrisch programmierbarer mos- festwertspeicher | |
DE3839114A1 (de) | Nichtfluechtige dynamische halbleiterspeicheranordnung mit nand-zellenstruktur | |
DE2356275C2 (de) | Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET | |
DE4024930C2 (de) | ||
EP0088815B1 (de) | Elektrisch löschbare Speichermatrix (EEPROM) | |
DE2424858C2 (de) | Treiberschaltung | |
DE3035260A1 (de) | Dynamischer monolithischer speicher | |
DE3035484A1 (de) | Nicht-fluechtiger halbleiterspeicher | |
EP1103051B1 (de) | Ferroelektrische speicheranordnung | |
DE2413804C2 (de) | Schaltungsanordnung für eine wortorganisierte Halbleiterspeichermatrix | |
DE2628383A1 (de) | Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen | |
DE2129687C3 (de) | Digitale Speicherschaltung | |
DE2708702A1 (de) | Selektionstreiberschaltung | |
DE2655999A1 (de) | Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten | |
EP0100772B1 (de) | Elektrisch programmierbare Speichermatrix | |
DE2514582B1 (de) | Schaltung zur erzeugung von leseimpulsen | |
DE2242332A1 (de) | Zelle fuer integrierte speicherschaltung mit wahlfreiem zugriff | |
DE2818783A1 (de) | Datenspeicherzelle | |
DE2359153A1 (de) | Integrierte treiberschaltung zur anwendung in einem halbleiterspeicher | |
DE2702830C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |