DE2055232C3 - Integrierte Halbleiterschaltung zur Speicherung einer Binärzahl - Google Patents

Integrierte Halbleiterschaltung zur Speicherung einer Binärzahl

Info

Publication number
DE2055232C3
DE2055232C3 DE2055232A DE2055232A DE2055232C3 DE 2055232 C3 DE2055232 C3 DE 2055232C3 DE 2055232 A DE2055232 A DE 2055232A DE 2055232 A DE2055232 A DE 2055232A DE 2055232 C3 DE2055232 C3 DE 2055232C3
Authority
DE
Germany
Prior art keywords
zone
transistors
transistor
cell
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2055232A
Other languages
English (en)
Other versions
DE2055232A1 (de
DE2055232B2 (de
Inventor
Joseph Juifu Shelburne Vt. Chang
Irving Tze Pouthkeepsie N.Y. Ho
Norbert George Essex Vt. Vogl Jun.
Bevan Peig Feng Poughkeepsie N.Y. Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2055232A1 publication Critical patent/DE2055232A1/de
Publication of DE2055232B2 publication Critical patent/DE2055232B2/de
Application granted granted Critical
Publication of DE2055232C3 publication Critical patent/DE2055232C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/136—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung zur Speicherung einer Binärzahl mittels zweier Transistoren, deren Kollektor- und Basiszonen derart miteinander verbunden sind, daß stets einer der Transistoren im leitenden Zustand und der andere im nichtleitenden Zustand ist. wobei die Transistoren kollektorseitig über jeweils eine Diode mit zugeordneten Lastelemcnten verbunden sind, welche Schaltung auf einem Halbleitersubstrat erster Leitfähigkeit angeordnet ist.
Ls ist bekannt, ein Paar von Transistoren so untereinander zu verbinden, daß eine nichtloschende Speicherzelle gebildet wird. Ein Beispiel dieser Art von Anordnung wird im USA.-Patent 3 423 737 gezeigt. Dieses Patent betrifft eine zwei Transistoren enthaltende Speicherzelle mit sehr kurzer ZugrifTsz.eit. in der Kollektor und Basis der beiden Transistoren direkt kreuzweise gekoppelt sind.
Bei dieser Art von Speicherzellen wird die Information dadurch gespeichert, daß einer der beiden Transistoren in seinen leitenden Zustand und der andere in seinen nichtleitenden Zustand gebracht wird. Das Lesen der Information aus der Zelle geschieht, itidem der Strom des gerade leitenden Transistors durch einen Abfühlverstärker testgeslüllt wird-Eine Speicherzelle mit bipolaren 'i >ansistöicn ist unter anderem audi bttkanm durch eine VerürTentiiduiüg im !BM Technical Disclosure Ruiietin. Juni 1066, S. 96 und '·)!. Diese Speidio zelte weist vor allein den Nachteil auf. daß der Speicheriusiand nur gehalten werden kann, indem eine stationäre Speisespannimg angelegt wird. Hierdurch ist die in
ίο der Speicherzelle auflreii-:ide Vcrlusi'ei'-.iung jedo-ti so groß, daß ein hoher Integrationsgrad nicht erzielt werden kann.
Zur Überwindung des genannten Nachteiis wurde eine bekannte Speicherrelie mit bipolaren Transisior\.-n geschaffen, die ihre Information über einen relauv großen Zeitraum ohne anliegende Speisespannung hält, so daß Speisespannungsimpulse in iclaiiv großen Abständen zugeführt werden können und die Verlustleistung dadurch sehr klein wird. Bei diesen
so Speicherzellen sind in den Emladungswegen zwischen den Transistoren und den zugeordneten Lastelementen Dioden angeordnet, die so gepolt sind, daß ihr Widerstand in den Impulspausen der Speisespannung sehr hoch und während des Anliegens der Speisespannungsimpulse klein ist. Der Vorteil Jcr Einfügung einer Diode in den Entladungsweg der Speicherzelle besteht darin, daß die gespeicherte Information sehr lange gehalten werden kann, ohne daß eine Speisespannung an der Speicherzelle anliegt. Daraus ergibt sich für Speicherzellen mit bipolaren Transistoren eine extrem kleine Verlustleistung.
Integrierte Halbleiter-Speicherzellen sind nach dem gegenwärtigen Stand der Technik während des Überganges zum Lese- oder Schreibtakt Fehlern unterworfen. Jede Zelle besitzt eine virtuelle Kapazität vom Kollektor zum Substrat, die während des Betriebs der Zelle häufig umgeladen wird. Die meisten Störsignalpegel erscheinen jedoch «.n den Kollektorzonen der Transistoren. Somit besteht die Gefahr, daß durch das Schalten beim Lese- oder Schreibtakt ein falsches Bit gespeichert wird. Um diese Schwierigkeit zu beheben, wird bisweilen versucht, die Transistoren mit einem höheren Strom zu betreiben, wodurch der Wert des Schwellsignals erhöht wird, der notwendig ist, um den Transistor zu schalten. Dieser höhere Strom erzeugt aber wiederum eine Zunahme der Verlustleistung. So wurde bereits die Halbleitersiruktur einer Speicherzelle mit Dioden im Entlndungsweg vorgeschlagen, bei der die Dioden neben den Transistoren angeordnet sind. Auch diese Struktur weist den Nachteil einer relativ hohen Kapazität zwischen Kollektor und Substrat auf.
Es ist somit die Aufgabe der vorliegenden Erfindung, eine integrierte Halbleiterschaltung anzugeben, die der bekannten Speicherzelle mit den in den Entladungsweg eingefügten Dioden entspricht, bei der die Kapazität des Kollektor-Substrat-Überganges und der Flächenbedarf der Speicherzelle äußerst gering
60 sind.
Diese Aufgabe wird bei der anfangs genannten integrierten Halbleiterschaltung erfindungsgemäß dadurch gelöst, daß zwei verdeckte Halbleiterzonen zweiter Leitfähigkeit in der Oberfläche des Substrats gebildet sind, daß über diesen Zonen je ein Transistor derart gebildet ist, daß die Kollektorzone jedes Transistors mit der sie berührenden verdeckten Zone die Diode bildet, und daß eine Halbleiterzone zwei-
te. Leitfähigkeit auf dem Substn.l derurt angeordnet sein kann. Falls andererseits der I ransistor 10 sith ,„,, daß sie die beiden Transistoren umgibt, so duß im Aus-Zustand befand und Transistor 12 .utend sie mit dem Kollektor jedes Transistors je eine wei- war, erscheinen dieselben Spannungen an den I*.-lere Diode bildet, welche Dioden die Kollektoren treffenden Zonen des Transistors l- .
der beiden Transistoren voneinander isolieren. 5 Die in Fig.! gezeigte Speicherzelle ist eine: mchi-
Nachfolgend wird die Erfindung an Hand eines löschende Use-Schreib-Zelle. Das bedeute daß In-Ausiul.rungsbeispieles mittels der Zeichnungen im formation aus der Zelle ausgelesen wcraen Kam . einzelnen eWrt ohne daß ihr Inhalt zerstört wird. Der Lese-Sch.eib-
Die Zeichnungen stellen dar Takt wird nun an Hand der Fig. 1 '"^bindunp
Fiq. 1 eine Schaltung einer einzelnen Zelle einer io mit den. in Fig. 4 dargestellten Signaldtagramm er-Speichcranoidnung, Klart. Emc Leseoperation findet zwischen den Ze,-
' F i g. 2 eine Draufsicht auf eine einzelne Speicher- ten /„ und /, statt. Wenn, wie oben bescnneu.nu anyclie als integrierte Schaltung auf einem Substrat, genommen wird, daß ι ransistor 10 sich in leitendem
F i g. 3 einen Querschnitt eines Teiles der Zelle der Zustand und Transistor 12 m nichtleitendem Austana Γ.",. I i, befinden, also die Zelle ein 1-Bit gespeichert hat.
F i g! 4 ein Zeittaktdiagramm, wird im Zeitpunkt t„ ein Adressierungssignal ar. Y
in Fin. ι wird die Schaltung einer einzelnen Spei- angelegt. Falls der Spannungspegel von r„ ernoni cnervelk· gezeigt, die ein Informationsbit speichern werden soll, kann das Potential an Y1, das normaierkam, Der Einfachheit halber wird die Zelle einzeln weise Erdpotential ist, auf emen beliebigen .- Lc-ciüi und beschrieben. Beispielsweise könnte ein zo wün^emen Wert gesetzt werden. Wahrend des «.une-Spcicheraufbau in integrierter Schaltung aus zustanden der Zelle liegt der durch TranMMor l» i-50 ■ 150 derartigen Zellen bestenen. die eine Fläche fließende Strom normalen'..;ise im bereic.i _ «.on etwa 4 · 4 min bedecken würden. 10 uA Während einer Leseoperciion bewirkt die o-
Wie man aus Fig. 1 ersieht, hat die Speicherzelle tentiuldirTerenz zwischen Y0 und Y, einen Mrorn im vier als Xn X1. Y0, und Y1 bezeichnete Anschluß- »5 Bereich von 300 μΑ, der durch beide 1 ransi^nren nunkte. Die Bezeichnungen X und Y stellen die bei- fließt. Wie vorher besprochen, adressiert das ι oit...-den Koordinaten einer Speicheranordnung dar. Die ti-jl an Y1, sämtliche Bits in einem bestimmten wen. Zusammenschaltung der Zeilen ist dem Fachmann Nun muß die in der Zelle gespeic .erte information bekannt; sie ist in dem zuvorgenannten USA.-Paient uurch den Leseverstärker auf der Leseleuung i<-m-λ 423 737 beschrieben. "" 3° gestellt werden. Dies wird Png-rieutct durch uas tc-
AlIe X- und Y-Anschlußpiinkte sind durch auf- strichelte Signal X1.. welches wahrend der £eu ι„ gedruckte Leitungen verbunden, die durch die mte- bis t, auftritt. Da sich Transistor 10 im leitenden grierte Schaltung hindnrchlaufen. Die Y0- und Y1- Zustand befindet, wird ein Stromsignal an denι Lesc-Anschlußpunkte^liefem Eingangssignale zu den ZeI- verstärkein festgestellt, die an der Λ ,-Leitunfe sina len von den Treibereinheiten, welche die Lese- oder 35 Das in der Zelle abgelesene 1-Bit wird dem Dekoder Schreibtakte bewirken und die zur Speicherung der übermittelt.
Information ir. der Zelle während ihres Ruhezu- Während einer Schreiboperat.cn muß auf der . -
Standes nötige Energie liefern. Die -Y0- und A>Lei- Leitung das gleiche Adressierung,signal erzeugt wertungen Hlden Eingänge zu einem Paar von kreuz- den wie während einer Leseoperauon vie durcn den weise gekoppelten Transistoren ίθ und 12. die in 40 Signalpegel in Fig. 4 während der Zeit /s ms r, anBasisschaltung betrieben werden. Die X0- und X1- gedeutet ist. Soll ein O-Informationsmt in die Zeile Anschlußpunkte sind mit Abfühl-Leitungen verbun- eingeschrieben werden, so muß an die λ_,-ueuunj, den, die zu nicht dargestellten Abfühl-Verstärkern ein negativer Impuls angelegt werden, wahrend c.ct führen. Um ein Bit abzutasten, das in einer be- Erdpegel oder ein geringer Signalpege. auf der Xnstimmten Zelle gespeichert ist, stellen die Abfühlver- 45 Leitung aufrechterhalten wird Indem der fcmuy stärker Änderungen des Stromes durch die Xn- des Transistors 12 auf Erdpegel gelegt und der Koloder AVLeitungen fest, je nachdem ob eine Null- lektor von Transistor 10 angehoben wird, .,is_ du. Information oder eine 1-Information in der betref- Basis des Transistors 12 Strom zn ziehen beginnt, fenden Zelle gespeichert ist. Der Zustand, der im zwingt man die Zellen in den betreuenden stnuii-Abfühl-Verstärker festgestellt wird, wird dann mit- 50 zustand. Wenn Transistor 12 genügend Strom tutir tels einns Dekodernetzwerkes an eine Datenverarbei- wird die Kollektorspannung des Transistors gesenkt. tungseinheit weitergegeben. Bei normalem Betrieb wodurch Transistor 10 ausgeschaltet undIm. seinem einer Speicheranordnung wird die Zelle durch ein ausgeschalteten Zustand gehalten w.rd. Wenn dann Potential an sämtlichen Y0-Klemmen eines Wortes das Signal an Yn in seinen Runezustand zur 1, kgcadressiert. Dadurch werden sämtliche Bits in dem 55 führt wird, wird der Zustand de- Zelle auirecm-Wort aufgerufen. Durch die Y.-Klemmen dieses Wor- erhalten. Somit ist der ursprünglich im Transis.oi <> tes wird'die Potentialdifferen'z über den Zellen ge- fließende Strom vollständig auf den Transistor !\t ändert. Wenn in der Zelle Transistor 10 leitend und übertragen und der Zustand der Zelle ""'P1-"";1 Transistor 12 nichtleitend ist, hat die Zelle ein In- worden. Wenn gewünscht w.rd, den Zustand /uformationsbit »1« gespeichert. Da Transistor 10 sich 60 rückzukehren und den Transistor 10 leitend zu in einem eingeschalteten Zustand befindet, leitet er machen, wird dies in ähnlicher Weise we oben be fortlaufend Strom von Y1 nach Y0. In seinem leiten- sprochen dadurch erreicht, daß ein ncga ivc. »c enden Zustand liegt der kollektor von Transistor 10 tial an An a.igelegt und X1 auf Erdpotential gehalten auf einem Potential von etwa 0,2 V relativ zu Y1. wird. ,···„, γ γ Auf
Die Basis des Transistors 10 liegt auf etwa 0,8 V. 65 Da diese Zellen normalerweise in einem, ΛΎ-Aut Die Kollektorspannung von Transistor 10 hält den bau angeordnet werden, fuhrt die Adl;;se"'e''"ng Transistor 12 in einem ausgeschalteten Zustand, da die Ansteuerung eines gesamten Wortes entlang der die Basisspannung i'es Transistors nicht über 0,2 V Y-Dimension durch.
An Hand von Fig. 2 und 3 wird die Struktur einer Zelle in dem Speicheraufbau erklärt, wie sie innerhalb eines Plättchens gebildet wird. Die Zelle besteht aus den Transistoren 10 und 12, umgeben von einer Isolierzone 20, welche die Zelle von den übrigen Zellen in dem ^/-Aufbau isoliert.
Man erkennt, daß bei Verwendung einer cpitaktischen Zone 28 mit denselben Halbleitcrcigcnschaftcn wie die verdeckte, als Kathode wirkende Inselzonc 24 der Dioden 13, diese epitaktischc Zone als Widerstand zwischen den Eingangs-Anschlußpunktcn 30 und der Kathode der Diode 13 verwendet werden kann. Die F i g. 2 zeigt ,die Widerstände, welche die Eingangszone 30 mit den diffundierten Zonen 24 verbinden. Diese Widerstände bilden ein Dreiecks-Widerstandsnetzwerk, das durch die Werte Ri. R2 und R3 dargestellt werden kann. Man kann dieses Widerstandsnetzwerk auch durch sein Stern-Äquivalent /?,', R.,' und /?3' darstellen. Die äquivalente Stern-Struktur der Form R V, Rl' und R3' würde die folgenden Werte annehmen:
RV =
7? 3' -
R 1 ■ R 3
Rl + R2 + R3
R 3 · R 2
Rl f R 2 ! R 3
R 2' ■=-
Rl Rl RX R2 -j- /?3
Die Werte von Ri, Rl und R2> können durch besondere Dotierung der epitaktischen Zone 28 erreicht werden. Außerdem besteht die Möglichkeit, die Widerstände durch die Zone 26, welche als Nebenschhißwidcrstand über den epitaktischen Widerstand wirkt, zu beeinflussen. Da die Größe der diffundierten Nebenschlußzone 26 leichter zu beeinflussen ist als die der Eingangszone 30 relativ zur verdeckten Zone 24, kann man durch diese Technik eine gute Genauigkeit erhalten. Während des Hcrstel-Iungsprozesscs werden die Widerstände R 1, R2 und R 3 so festgelegt, daß sie die zu den Widerständen RV, RT und R 3' passenden Werte aufweisen.
Eine Isolaiion der Transistoren innerhalb der Zelle entsteht dadurch, daß die epitaktische HaIbieiterzonc 28 eine andere Leitfähigkeit hat als die KoUektorzone 38 der Transistoren. Wie man aus F i g. 3 sieht, bildet die KoUektorzone 38 eine Diode mit der verdeckten Zone 24 an der Fläche 40, und es besteht ferner eine Diode über die verbleibende Zwischenfläche der Kollektorzone und der epitaktischen Halbleitcrzone 28.
Es wird somit am Eingang jedes Transistors eine Diode gebildet, die durch die Diode 13 in F i g. 1 dargestellt wird, und weiter wird eine nicht dargestellte Diode gebildet zwischen den Kollektoren der beiden Transistoren und dem umgebenden Halbleitermaterial. Diese zweite Diode isoliert jeden der Transistoren innerhalb der Zelle und ermöglicht es, daß die Transistoren sehr nahe zueinander gebracht werden können, weil der Isolationsring um jede Halbleitervorrichtung, der in früheren Speicherzellen notwendig war, wegfällt.
Es ist bekannt, daß in Speicherzellen dieser Art eine Kapazität zwischen der Kollektorzone und dem Substrat einer Halbleitervorrichtung gebildet wird. Da der Aufbau der Zelle eine verdeckte Insel als Kathode einer Eingangsdiode 13 verwendet, wird dadurch die Kapazität virtuell von der Kollektorzone zur Kathode der Diode 13 verschoben. Mittels die ser KapazJtätsverschiebving werden die bei Schall vorgängen auftretenden Fehler vermindert. Schalt impulse weiden durch die Kapazität abgeleitet, ohm daß sie den Strom durch Transistor 10 oder 12 bc cinllusscn und dadurch den Zustand der Zelle um schalten und ein fehlerhaftes Bit verursachen.
Wie vorher besprochen, können die Zellen be zwei Strompegeln arbeiten. Beim ersten Pegel haltet
ίο die Zellen in ihrem Ruhezustand die gespeicherte In formation fest. Der /weite Strompcgel wird an dit Zellen während einer Abfühl- oder Schreiboperalioi angelegt. In der Praxis vermindert dies den Energie verbrauch während des Betriebs des Speichers, um
t5 es ist daher möglich, die Zellcngrößc hcrabzusetzer und die Dichte auf einem Plättchen mit integrierte] Schaltung zu erhöhen, ohne Erhitzungsprobleme zi schaffen.
In Fig. 3 ist die integrierte Schaltung in einen Siliziumkörper 22 dargestellt, der P-lcitend ist. Un die Kathoden für die Dioden 13 zu bilden, wird eii Loch in die Oberflächenschicht des Materials in der Bereichen !angebracht, in denen die Transistoren gc bildet werden sollen. Durch dieses Loch wird die verdeckte Zone 24 eingebracht, die N-leitmd ist. Zusammen mit diesem Loch wird ein weiteres Loch zwischen der Isolationszone und jedem der Transistoren geschnitten, das der Formierung einer als Diffusionszone ausgebildeten Ncbenschlußzone 26 für den Widerstand am Eingang der Zelle dient. Diese Nebenschlußzonc 26 ist gleichfalls N-leitend. Die nächste Verfahrensstufe ist die Bildung der verdeckten Zone 24 und der Nebenschlußzone 26 mitteln Diffusion Sodann läßt man eine geringfügig N-minusleitendc epitaktische Halbleitcrzone 28 über das gesamte Substrat aufwachsen. Es ist wichtig zu beachten, daß die cpitaxiale Zone vom selben Leitfähigkeitstyp ist wie die Zone 24 der verdeckten Insel. Dadurch ist Vorsorge getmffen für die Verwendung der cpitaktischen Zone als Widerstandszonc, die die Verbindung zur als Kathode wirkenden verdeckten Zone 24 der Dioden 13 herstellt. Sie bildet einen Widerstandspfad zur Kathode der Diode 13, welche zwischen der verdeckten Zone 24 und dem Kollektor 38 der Transistoren in der Zeile gebildet wird. In jeder Zelle werden zwei Transistoren je über einer verdeckten Zone 24 formiert. F i g. 3 zeigt einen Querschnitt durch einen dieser Transistoren, die Struktur des anderen Transistors ist identisch.
Nachdem die epitaktische Schicht gewachsen ist, wird um den Umfang der Zelle ein Isolationsring diffundiert. Jeder der Transistoren in der Zelle wird durch einen Dreifach-Diffusionsprozeß formiert, der eine P-Ieitende Kollektorzone eine N-Ieitende Basiszone und eine P "-leitende Emitterzone bildet.
Zur Herstellung einer Eingangszone, zum Kontaktanschluß für die K0-Adressenleitung, muß eine N-Anschlußzone 30 an einem Punkt diffundiert werden, der von beiden Transistoren in der Zelle gleichen Abstand hat. Nachdem alle Halbleitcrzonen richtig im Substrat gebildet wurden, werden ohmsche Kontakte für die äußeren Anschlüsse aufgebracht. Kontakt 31 dient als y „-Eingang, der Kontakt bildet den Anschluß für die Verbindung Kollektor-Basis zwischen den Transistoren der Zelle. Kontakt 34 wird als Doppelemittcrverbindung für die A'-Leitung und die Erdverbindung Y1 verwendet. Kontakt 36 dient als Verbindung zur N-Basiszonc des einen
Transistors. Um Störungen zu vermeiden und in den Zellen die Verbindung zwischen Basis und Kollektor zu erleichtern, ist es möglich, zwischen den Zellen eine P—Unterführungszone zu bilden. Dies wurde im Diagramm nicht gezeigt, denn Unterfiihrungs-Diffusionszonen sind schon bekannt.
Um die Isolation der Zellen in dem Aufbau zu verbessern, ist es bekannt, an der P+-Isolationszone 20 ein negatives Potential anzulegen. Es ist klar, daß die Erfindung nicht auf die besonderen Halbleitermaterialien beschränkt ist, die in der gezeigten Ausführungsform verwendet wurden. Zum Beispiel ist es
möglich, die Speicherzelle entweder mit PNP- oder mit NPN-Transistoren auszuführen.
Weiterhin ist die Erfindung nicht auf Transistorspcichcrzcllen beschränkt, die kreuzweise gckoppell sind. Sie kann vielmehr angewendet werden in zahlreichen integrierten Schaltungen, wobei es möglich ist, die Abmessungen der Schaltung dadurch zu reduzieren, il;iR die epitaktische Schicht als Widerstandspfad zwischen den aktiven Elementen der Schaltung verwendet wird, und um wirksame Isolation zwischer den verschiedenen Elementen in der Schaltung sicher zustellen.
Hienoi 1 Blatt Zeichnungen 309686/3)

Claims (3)

055 232 Patentansprüche:
1. integrierte Halbleiterschaltung zur Speicherung einer Binärzahl mittels zweier Transistoren, deren Kollektor- und Basiszonen derart miteinander verbunden sind, daß stets einer der Transistoren im leitenden Zustand und der andere im nichtleitenden Zustand ist, wobei die Transistoren kollektorseitig über jeweils eine Diode mit zugeordneten Lastelementen verbunden sind, welche Schaltung auf einem Halbleitersubstrat erster Leitfähigkeit angeordnet ist. dadurch gekennzeichnet, daß zwei verdeckte Halbleiterzonen (24) zweiter Leitfähigkeit in der Oberfläche des Substrats gebildet sind, daß über diesen Zonen je ein Transistor derart gebildet ist, daß die Kollektorzone (38) jedes Transistors mit der sie berührenden verdeckten Zone (24) die Diode (13) bildet, und daß eine Halbleiterzone (28) zweiter Leitfähigkeit auf dem Substrat derart angeordnet ist, daß sie die beiden Transistoren umgibt, so daß sie mit dem Kollektor jedes Transistors je eine weitere Diode bildet, welche Dioden die Kollektoren der beiden Transistoren voneinander isolieren.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine Anschiußzone (30) von zweiter Leitfähigkeit derart angeordnet ist, daß sie son den beiden verdeckten Zonen (24) gleich weit entfernt ist.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß eine Neber,.-.cblußzone (26) von zweiter Leitfähigkeit im ?,tro lfUißgebiet zwischen der AnschluPzone (30) und den beiden verdeckten Zonen (24) derart angeordnet ist, daß die Größe dieser Nebenschlußzone den Wert des durch die Halbleiterzone (28) zwischen der Anschlußzone (30) und den verdeckten Zonen (24) ücbiideten Widerstandes bestimmt.
DE2055232A 1969-11-13 1970-11-10 Integrierte Halbleiterschaltung zur Speicherung einer Binärzahl Expired DE2055232C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US87641669A 1969-11-13 1969-11-13

Publications (3)

Publication Number Publication Date
DE2055232A1 DE2055232A1 (de) 1971-05-19
DE2055232B2 DE2055232B2 (de) 1973-06-20
DE2055232C3 true DE2055232C3 (de) 1974-02-07

Family

ID=25367664

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2055232A Expired DE2055232C3 (de) 1969-11-13 1970-11-10 Integrierte Halbleiterschaltung zur Speicherung einer Binärzahl

Country Status (6)

Country Link
US (1) US3626390A (de)
JP (1) JPS494595B1 (de)
CH (1) CH508964A (de)
DE (1) DE2055232C3 (de)
FR (1) FR2067260B1 (de)
GB (1) GB1264260A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509635B1 (de) * 1970-09-07 1975-04-14
US3891480A (en) * 1973-10-01 1975-06-24 Honeywell Inc Bipolar semiconductor device construction
JPS5753667B2 (de) * 1974-07-04 1982-11-13
DE2739283A1 (de) * 1977-08-31 1979-03-15 Siemens Ag Integrierbare halbleiterspeicherzelle
NL188721C (nl) * 1978-12-22 1992-09-01 Philips Nv Halfgeleidergeheugenschakeling voor een statisch geheugen.
JPS5829628B2 (ja) * 1979-11-22 1983-06-23 富士通株式会社 半導体記憶装置
IT1289513B1 (it) * 1996-12-23 1998-10-15 Sgs Thomson Microelectronics Struttura integrata con dispositivo a soglia di conduzione inversa prestabilita
CN110060934B (zh) * 2019-04-30 2024-02-09 苏州固锝电子股份有限公司 一种四颗二极管集成芯片的制造工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL298196A (de) * 1962-09-22
US3423737A (en) * 1965-06-21 1969-01-21 Ibm Nondestructive read transistor memory cell
US3427598A (en) * 1965-12-09 1969-02-11 Fairchild Camera Instr Co Emitter gated memory cell
US3505000A (en) * 1967-01-03 1970-04-07 Nagase & Co Ltd Process for impressing embossed seersucker on crepe design or pattern on knitted fabrics of polyvinyl alcohol fibers
DE1524873B2 (de) * 1967-10-05 1970-12-23 Ibm Deutschland Monolithische integrierte Speicherzelle mit kleiner Ruheleistung
US3564300A (en) * 1968-03-06 1971-02-16 Ibm Pulse power data storage cell

Also Published As

Publication number Publication date
DE2055232A1 (de) 1971-05-19
FR2067260B1 (de) 1974-10-31
DE2055232B2 (de) 1973-06-20
US3626390A (en) 1971-12-07
JPS494595B1 (de) 1974-02-01
GB1264260A (en) 1972-02-16
FR2067260A1 (de) 1971-08-20
CH508964A (de) 1971-06-15

Similar Documents

Publication Publication Date Title
DE2235801C3 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE2132652C3 (de) Verfahren zum Herstellen eines Festwertspeichers
DE2745290A1 (de) Integriertes speicherfeld
DE1817510B2 (de) Monolithischer halbleiterspeicher mit speicherzellen aus transistoren
DE2303409A1 (de) Monolithisch integrierbare speicheranordnung
DE2538631A1 (de) Speicher als integrierte schaltung
DE2621136C2 (de) Vorprogrammierter Halbleiterspeicher
DE2545921A1 (de) Binaere halbleiter-speicherzelle
DE2708126A1 (de) Speicherschaltung mit dynamischen speicherzellen
DE2632036A1 (de) Integrierte speicherschaltung mit feldeffekttransistoren
DE2950906C2 (de) Speicherzelle für einen statischen Halbleiterspeicher und aus solchen Speicherzellen aufgebauter Halbleiterspeicher
DE1942559A1 (de) Dioden-gekoppelter Halbleiterspeicher
DE2055232C3 (de) Integrierte Halbleiterschaltung zur Speicherung einer Binärzahl
DE1959744A1 (de) Monolithische Halbleiteranordnung
DE2513165A1 (de) Transistorspeicherelement und damit gebildeter integrierter speicher
DE2309616C2 (de) Halbleiterspeicherschaltung
DE2137976C3 (de) Monolithischer Speicher und Verfahren zur Herstellung
DE1764241C3 (de) Monolithisch integrierte Halbleiterschaltung
DE2318550B2 (de)
DE2753607C2 (de)
DE3033731C2 (de) Statische bipolare Speicherzelle und aus solchen Zellen aufgebauter Speicher
DE2704796A1 (de) Speicherzellenanordnung
DE2259432A1 (de) Npn-pnp-transistor-halbleitergedaechtnis mit zwei anschluessen
DE1524792C3 (de) Loschbarer Festkörper speicher fur binare Daten
DE1912176C2 (de) Monolithische Speicherzelle

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee