DE3042765A1 - Speicherzellenvorrichtung fuer statische speicher - Google Patents

Speicherzellenvorrichtung fuer statische speicher

Info

Publication number
DE3042765A1
DE3042765A1 DE19803042765 DE3042765A DE3042765A1 DE 3042765 A1 DE3042765 A1 DE 3042765A1 DE 19803042765 DE19803042765 DE 19803042765 DE 3042765 A DE3042765 A DE 3042765A DE 3042765 A1 DE3042765 A1 DE 3042765A1
Authority
DE
Germany
Prior art keywords
diode
cell
transistor
collector
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803042765
Other languages
English (en)
Other versions
DE3042765C2 (de
Inventor
Cornelis Maria Hart
Jan 5621 Eindhoven Lohstroh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3042765A1 publication Critical patent/DE3042765A1/de
Application granted granted Critical
Publication of DE3042765C2 publication Critical patent/DE3042765C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • H10B10/10SRAM devices comprising bipolar components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

*5 Γ\ I *y 7 R R
kV. Philips' ülGsiiüntpBÄckDn, Eindhoven
PHN 9625 3C ^ 27.8.I98O
Speicherzellenvorrichtung für statische Speicher
Die Erfindung bezieht sich auf eine Speicherzellenvorrichtung für einen statischen Speicher, die in integrierter Schaltungstechnik ausgeführt und mit einer Anzahl von Steuerleitungen zum Einschreiben, zum Auslesen bzw. zum Speichern der Speicherinformation in der Zelle versehen ist, wobei diese Zelle aus zwei kreuzweise miteinander gekoppelten mit den Steuerleitungen verbundenen Transistoren aufgebaut ist. Sie bezweckt insbesondere, die Anzahl von Steuerleitungen einer derartigen Zelle
1Q herabzusetzen, um dadurch Raum auf dem Halbleiterkörper, auf dem der Speicher integriert wird, einzusparen. In der Regel sind nämlich zwei Steuerleitungspaare pro Zelle erforderlich, und zwar zwei Wortleitungen und zwei Bitleitungen, mit deren Hilfe Information in einer derartigen Zelle eingeschrieben, ausgelesen und/oder gespeichert v/erden kann. Zwar sind in der deutschen Auslegeschrift 2 147 833 in Fig. 8 und den folgenden Figuren Beispiele beschrieben, bei denen man mit nur drei Steuerleitungen pro Zelle auskommt, aber in der Praxis stellt sich heraus, dass solche Speicher nicht befriedigend wirken, weil zum Speichern von Information in einer Zelle Strom durch die Bitleitungen (DL) fliesst, so dass bei Anwendung einer Vielzahl von Zellen ein derart grosser parasitärer Strom fliessen kann, dass die Auslesung einer ausgewählten Zelle fehler— hafte Information ergeben kann.
Die Erfindung ist dadurch gekennzeichnet, dass die Zelle mit höchstens drei Steuerleitungen verbunden ist, wobei wenigstens eine Steuerleitung einerseits über eine erste Diode mit dem Kollektor des einen Tran— sistors einer Zelle und andererseits über die Reihenschaltung eines Widerstandes und einer zweiten Diode mit dem Kollektor des anderen Transistors der Zelle verbunden ist, und wobei diese Dioden eine exponentielle
130035/0368
3042785
PHN 9625 2" H 27.8.1980
qV Strom-Spannungskennlinie mit Exponent aufweisen, wobei q die elementare Menge Ladung, V die Spannung, k die Boltzmann-Konstante, T die absolute Temperatur und m eine Konstante grosser als 1 darstellen. Die Erfindung gründet auch, auf den Gedanken, der in der deutschen Patentanmeldung P 29 50 906.6 beschrieben ist und nach dem als wichtige Vorteile der Anwendung einer derartigen Diode erwähnt werden können, dass der Speicherzustand der Zelle praktisch von dem Strom durch die Zelle
'" unabhängig ist und also auch, bei sehr niedriger Stromeinstellung erhalten bleibt, während die technologische Realisierung derartiger Dioden, z.B. durch Anwendung polykristallinen Halbleitermaterials, nahezu keine Schwierigkeiten bereitet. Durch die Anwendung des genannten Widerstandes in Reihe mit einer Diode ergibt sich die Möglichkeit, mit nur drei Steuerleitungen auszukommen, wie aus Nachstehendem hervorgehen wird.
Die Erfindung wird nachstehend beispielsweise
an Hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine erste Ausführungsform der Erfindung,
Fig. 2, 3 und 4 Abwandlungen der Fig. 1, und Fig. 5 einen statischen Speicher unter Verwendung von Speichervorrichtungen nach den Fig. 3 und k. Die Zelle nach Fig. 1 ist aus zwei Transistoren 1 und 2 aufgebaut, deren Kollektoren und Basen kreuzweise miteinander gekoppelt sind, so dass ein Eccles-Jordan-Flipflop erhalten wird. Diese Zelle wird mit Hilfe von drei Steuerleitungen gesteuert, und zwar zwei Wortleitungen X1 und Xp und einer Bitleitung Y. Die
Steuerleitung X1 ist mit einer Steuerspannungsquelle V , die Leitung X0 mit einer Steuerstromquelle I und die Bitleitung Y mit einem Stromdetektor verbunden, der z.B. die Form eines Transistors A aufweist, dessen Kollektorausgang den in der Leitung Y fliessenden Strom liefert,
während mit Hilfe einer Steuerspannungsquelle V ein gewünschtes Steuerpotential der Leitung Y aufgeprägt werden kann. In den Kollektorkreis des Transistors 1 ist eine erste Diode 3 und in den des Transistors 2 die
130035/0368
3042785
PHN 9625 γ S 27.8.1980
Reihenschaltung einer zweiten Diode k und eines Widerstandes 5 aufgenommen. Die Steuerleitung X1 ist einerseits über die Diode 3 mit dem Kollektor des Transistors 1 und andererseits über die genannte Reihenschaltung mit dem Kollektor des Transistors 2 verbunden. Weiter ist die Steuerleitung X„ mit den Emittern der Transistoren 1 und verbunden, während die Steuerleitung Y über die Diode 6 mit dem Kollektor des Transistors 2 verbunden ist. Alle Dioden 3, h und 6 weisen eine exponentielle Strom-Spannungskennlinie mit Exp. auf,wobei m grosser als 1 ist, was sich technologisch dadurch verwirklichen lässt, dass Übergänge zwischen poly— und einkristallinem Halbleitermaterial, zwischen polykristallinem und polykristallinem Halbleitermaterial entgegengesetzter Leitungstypen bzw. "Punch-through"-Dioden verwendet werden. Auch können mehrere übliche Dioden in Reihe geschaltet werden und dann der Funktion einer solchen Diode nachahmen, was jedoch mehr Raum auf dem Halbleiterkörper, auf dem die Zelle integriert wird, erfordern wird.
Zum Schreiben einer logischen "1" muss der Leitung X z.B. eine Spannung OV und der Leitung Y eine Spannung +1V aufgeprägt werden, während die an die Leitung X„ angeschlossene Stromquelle I einen verhältnis-
iC JrC
massig hohen Strom liefert. Da die Steuerleitung Y eine höhere Spannung als die Steuerleitung X1 führt, wird ein grösserer Teil des Stromes der Quelle I den Weg 1-6 über den Transistor 1 und die Diode 3 wählen und somit den Transistor 1 in den leitenden und den Transistor 2 nahezu in den gesperrten Zustand bringen. Zum Schreiben einer logischen "0" wird der Y-Leitung eine Spannung von z.B. — 1V aufgeprägt, während die Leitung X1 wieder eine Spannung von z.B. OV führt und die Leitung X„ einen verhältnismässig hohen Strom liefert, wobei der Innenwiderstand der Diode 3 bzw. k kleiner als der Widerstand 5 ist. Die Diode 6 wird nun nahezu keinen Strom führen, so dass der Stromweg, der durch die Reihenschaltung der Emitter-Basis-Strecke des Transistors 1, der Diode h und des Widerstandes 5 gebildet
130035/0368
PHN 9625 Jf ί> 27.8.1980
wird, einem erheblich, höheren ¥iderstand als die Reihenschaltung der Emitter-Basis-Strecke des Transistors 2 und der Diode 3 begegnen wird. Der Transistor 2 wird daher leitend und der Transistor 1 gesperrt sein.
Zum Speichern von Information wird die Leitung X auf z.B. +2 V eingestellt, während die Leitung X„ auf einen niedrigen Strompegel eingestellt wird. Die Leitung Y liegt z.B. an einer Spannung von O V, so dass die Diode gesperrt wird. Das Flipflop 1—2 wird also auf niedrigem Strompegel wie ein normales Flipflop betrieben, wobei es wichtig ist, dass der Innenwiderstand der Dioden 3 und (der dann gross in bezug auf den Widerstand 5 ist) in gleichem Masse wie der inverse Leitwert des Transistors bzw. 2 zunimmt, so dass die Wirkung der Zelle im Speicherzustand praktisch von dem Einstellstrom unabhängig ist (infolge der Tatsache, dass der obengenannte Faktor m grosser als 1, z.B. 1,5 bis 2, ist, ist die Schleifeverstärkung des Flipflops beträchtlich grosser als 1, und zwar 3 bis k), so dass man mit einem niedrigen Speicherstrom und also mit einer wirtschaftlichen Schaltung auskommen kann.
Zum Auslesen der Zelle werden die Leitungen X und Y auf dasselbe Potential, z.B. O V, eingestellt, während die Quelle I auf einen höheren Strom eingestellt wird. Abhängig von der Tatsache, ob der Transistor 1 oder der Transistor 2 leitend ist, wird nun die Leitung Y einen verhältnismässig hohen oder einen verhältnismässig niedrigen Strom führen, der mit Hilfe des Stromdetektors A bestimmt werden kann.
In der Abwandlung nach Fig. 2 sind die Leitungen X1 und Y untereinander vertauscht. Die Bezugsziffern sind übrigens dieselben wie in Fig. 1. Die Wirkung ist analog der der Schaltung nach Fig. 1, mit der Massgabe, dass beim Auslesen der Speicherstrom anderer mit der Leitung Y verbundener Zellen ebenfalls durch diese Leitung fliesst.
In der Abwandlung nach Fig. 3 ist die Zelle nach Fig. 1 symmetrisch ausgeführt. Zum Schreiben von Information wird wieder die Quelle I auf einen verhältnis-
130035/0368
PHN 9625 y τ 27.8.198O
massig hohen Strom eingestellt, während die Lage des Flipflops in Abhängigkeit von dem Spannungsunterschied zwischen den Quellen V 1 bzw. V _ eingestellt wird. Zum Lesen wird die Quelle I auf einen vernaltnismässig hohen Strom eingestellt und die beiden Leitungen Y1 und Y„ werden mit Hilfe der Quellen V 1 bzw. V auf gleiches Potential gebracht, so dass über die Stromdetektoren A1 bzw. A2 ein von der Lage des Flipflops abhängiger Differenzstrom erzeugt wird.
Zum Speichern von Information wird die Quelle I auf einen verhältnismässig niedrigen Strom eingestellt. Dadurch, dass die Werte der Widerstände 5 bzw. 51 dann in bezug auf den Innenwiderstand der Dioden k bzw. 4' praktisch keine Rolle mehr spielen, wird trotz der niedrigen Stromeinstellung ein stabiler Speicherzustand sichergestellt, wobei parasitäre Schreibvorgänge unmöglich sind, weil die Zelle nach wie vor über die Y-Leitung mit dem höchsten Potential gespeist wird.
In der Abwandlung nach Fig. k sind die beiden Zweige 3~h-5 nach Fig. 1 miteinander verflochten, und zwar derart, dass die Bitleitung Y1 einerseits über die Diode 3 mit dem Kollektor des einen Transistors und andererseits über die Reihenschaltung des Widerstandes und der Diode k- mit dem Kollektor des anderen Transistors des Flipflops 1,2 verbunden ist. Ebenso ist die Bitleitung Y„ über einerseits die Diode h mit dem Kollektor des Transistors 2 und andererseits über die Reihenschaltung des Widerstandes 5 und der Diode 3 mit dem Kollektor des Transistors 1 verbunden. Die Dioden 3 und k sind wieder vom Typ mit einer exponentiellen Strom-Spannungskennlinie mit Exp. j wobei m grosser als 1 ist. Zwischen der Leitung Y1 bzw. Y„ und den Verbindungspunkten 3—5 bzw. k-5 eingeschaltete Trenndioden 9 bzw. 10 dürfen eine beliebige Diodenkennlinie aufweisen. Das Schreiben, das Lesen und das Speichern gehen wieder auf gleiche Weise wie an Hand der Fig. 3 beschrieben vor sich, wobei wieder parasitäre Schreibvorgänge unmöglich sind, weil die Zelle im Speicherzustand nach wie vor über jene
130035/0368
PHN 9625 fr % 27.8.I98O
Y-Leitung gespeist wird, die das höchste Potential führt.
Fig. 5 zeigt ein Beispiel eines Speichers mit wahlweisem Zugriff (Random Access Memory) mit Zeilen und Spalten von Speicherzellen, in denen jeder der Blöcke M eine Speicherzelle nach Fig. 3 oder h darstellt. Die Steuerung der Zelle M1 erfolgt über die Yortleitung X1 und die beiden Bitleitungen Y1 und Y„ und die der Zelle M„ über die Wortleitung X1 und die beiden Bitleitungen Y„ und Y„. Die Bitleitung Y„ ist daher den Zellen M und M„ (bzw. M1' und Mp' usw.) gemeinsam, was eine zusätzliche Einsparung von Steuerleitungen bedeutet, weil nun nur noch vier Steuerleitungen je zwei Zellen erforderlich sind. Zum Einschreiben von Information in die Zelle M1 wird die Leitung Y1 entweder auf positive Spannung, z,B.
+1 V (logische "1") oder auf negative Spannung, z.B. -1 V (logische "0"), in bezug auf die Leitung Y„ (z.B. O V) gebracht, während die Leitung X1 auf einen verhältnismässig hohen Strom eingestellt ist. Das Lesen erfolgt dadurch, dass X1 ebenfalls auf einen verhältnismässig hohen Strom eingestellt wird und Y1 und Y„ auf gleiches Potential, z.B. O V, gebracht werden. Zum Speichern von Speicherinformation werden Y1 und Y„ wieder auf gleiches Potential, z.B. O V, und X1 auf einen verhältnismässig niedrigen Strom eingestellt.
Nach einer Weiterbildung können die Bitleitungen benachbarter Paare gemeinsam sein und können also z.B. die Leitungen Y„ und Y1' zusammenfallen. Dadurch wird eine weitere Raumeinsparung bei Integration erhalten, jedoch auf Kosten verwickelter Spannungseinstellungen der Quellen V , die die Bitleitungen steuern.
130035/0368
Leerseite

Claims (6)

PHN 9625 4 27.8.1980 PATENTANSPRÜCHE
1. Speicherzellenvorrichtung für einen statischen Speicher, die in integrierter Schaltungstechnik ausgeführt und mit einer Anzahl von Steuerleitungen zum Einschreiben, Auslesen bzw. Speichern der Speicherinformation in der Zelle versehen ist, wobei diese Zelle aus zwei kreuzweise miteinander gekoppelten und mit den Steuerleitungen verbundenen Transistoren aufgebaut ist, dadurch gekennzeichnet, dass die Zelle mit höchstens drei Steuerleitungen verbunden ist, wobei wenigstens eine Steuerleitung einerseits über eine erste Diode mit dem Kollektor des einen Transistors der Zelle und andererseits über die Reihenschaltung eines Widerstandes und einer zweiten Diode mit dem Kollektor des anderen Transistors der Zelle verbunden ist, und wobei diese Dioden eine exponentielle Strom—Spannungskennlinie mit Exp. · aufweisen, wobei q die elementare Menge
Iili£ J-
Ladung, V die Spannung, k die Boltzmann-Konstante, T die absolute Temperatur und in eine Konstante grosser als 1 dars teilen.
2. Vorrichtung nach Anspruch 1, dadurch gekenn-
zeichnet, dass die Emitter beider Transistoren mit einer Steuerstromquelle verbunden sind, die im Zustand des Speicherns von Speicherinformation in der Zelle einen derart niedrigen Strom liefert, dass der genannte Widerstand klein in bezug auf den Innenwiderstand der ersten bzw. zweiten Diode ist, während diese Steuerstromquelle im Lese- bzw. Schreibzustand der Zelle einen derart hohen Strom liefert, dass der genannte Widerstand wenigstens annähernd gleich diesem Innendiodenwiderstand ist.
3· Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Kollektor des genannten anderen Transistors über eine Diode mit einer Steuerleitung
verbunden ist, die zum Auslesen von Speicherinformation mit einem Stromdetektor (Fig. 1,3,4) ver-
130035/0368
ORIGINAL INSPECTED
PHN 9625 Sr 2, 28.8.1980
bunden ist.
4. Vorrichtung nach Anspruch 3> dadurch gekennzeichnet, dass die Vorrichtung zwei solcher Steuerleitungen enthält, wobei die eine Steuerleitung einerseits über die genannte erste Diode mit dem Kollektor des einen Transistors und andererseits über die genannte Reihenschaltung mit dem Kollektor des anderen Transistors der Zelle verbunden ist, während die andere Steuerleitung einerseits über eine ähnliche Diode mit dem Kollektor des anderen Transistors und andererseits über eine ähnliche Reihenschaltung mit dem Kollektor des einen Transistors der Zelle verbunden ist (Fig. 3).
5· Vorrichtung nach Anspruch 35 dadurch gekennzeichnet, dass die Vorrichtung zwei solcher Steuedeitungen enthält, wobei zwischen der einenStaasdeitung und dem Verbindungspunkt der genannten ersten Diode und der genannten Reihenschaltung eine erste Trenndiode angeordnet ist, während zwischen der anderen Steuerieitung und dem Verbindungspunkt des genannten Widerstandes und der genannten zweiten Diode
^0 eine zweite Trenndiode angeordnet ist (Fig. 4).
6. Statischer Speicher mit Zeilen und Spalten von Speicherzellen nach den Ansprüchen 4 oder 5» dadurch gekennzeichnet, dass benachbarte an dieselbe ¥ortleitung
angeschlossene Zellen eine gemeinsame Steuetleitung benutzen. 25
130035/0368
■ 7;
-•ti '.
DE3042765A 1979-11-15 1980-11-13 Integrierter statischer Speicher Expired DE3042765C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7908340A NL7908340A (nl) 1979-11-15 1979-11-15 Geheugencelinrichting voor statisch geheugen.

Publications (2)

Publication Number Publication Date
DE3042765A1 true DE3042765A1 (de) 1981-08-27
DE3042765C2 DE3042765C2 (de) 1986-03-27

Family

ID=19834177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3042765A Expired DE3042765C2 (de) 1979-11-15 1980-11-13 Integrierter statischer Speicher

Country Status (7)

Country Link
US (1) US4393471A (de)
JP (1) JPS5827918B2 (de)
DE (1) DE3042765C2 (de)
FR (1) FR2469774A1 (de)
GB (1) GB2063609B (de)
IT (1) IT1134235B (de)
NL (1) NL7908340A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145595A (ja) * 1985-12-20 1987-06-29 Toshiba Corp 半導体記憶装置
US4922455A (en) * 1987-09-08 1990-05-01 International Business Machines Corporation Memory cell with active device for saturation capacitance discharge prior to writing
JPH06103781A (ja) * 1992-09-21 1994-04-15 Sharp Corp メモリセル回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573499A (en) * 1969-05-02 1971-04-06 Bell Telephone Labor Inc Bipolar memory using stored charge

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3990056A (en) * 1974-10-09 1976-11-02 Rockwell International Corporation High speed memory cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573499A (en) * 1969-05-02 1971-04-06 Bell Telephone Labor Inc Bipolar memory using stored charge

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z: IBM TDB. Vol. 17, Nr. 2, Juli 1974, S. 472 *

Also Published As

Publication number Publication date
JPS5683894A (en) 1981-07-08
FR2469774A1 (fr) 1981-05-22
GB2063609A (en) 1981-06-03
DE3042765C2 (de) 1986-03-27
US4393471A (en) 1983-07-12
IT1134235B (it) 1986-08-13
IT8025923A0 (it) 1980-11-12
GB2063609B (en) 1984-04-18
NL7908340A (nl) 1981-06-16
JPS5827918B2 (ja) 1983-06-13
FR2469774B1 (de) 1984-05-18

Similar Documents

Publication Publication Date Title
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE2303409A1 (de) Monolithisch integrierbare speicheranordnung
DE2505186C3 (de) Programmierbarer Lesespeicher
DE1499843B2 (de) Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren
DE3038641C2 (de) Halbleiter-Speicherschaltung
DE2347968C3 (de) Assoziative Speicherzelle
DE1942559A1 (de) Dioden-gekoppelter Halbleiterspeicher
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE2525985A1 (de) Verfahren zum betreiben eines speichers und schaltungsanordnung zur durchfuehrung des verfahrens
DE2513165A1 (de) Transistorspeicherelement und damit gebildeter integrierter speicher
DE2633879A1 (de) Halbleiterspeicherzelle
DE1499650A1 (de) Einrichtung zur Speicherung und Verarbeitung von Daten
DE2519323C3 (de) Statisches Drei-Transistoren-Speicherelement
DE3242234C2 (de)
DE1524892B1 (de) Halbleiterspeicherzelle mit kreuzgekoppelten Multie mittertransistoren
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
DE3042765A1 (de) Speicherzellenvorrichtung fuer statische speicher
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE2360378A1 (de) Speicherzelle
DE2008065B2 (de)
DE2704796C3 (de) Dynamische Halbleiter-Speicherzelle
DE2259432A1 (de) Npn-pnp-transistor-halbleitergedaechtnis mit zwei anschluessen
DE2111146A1 (de) Speicherzelle fuer einen assoziativen Speicher
DE2546728A1 (de) Verknuepfungsschaltung
DE3739872C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee