JPH06103781A - メモリセル回路 - Google Patents

メモリセル回路

Info

Publication number
JPH06103781A
JPH06103781A JP4250955A JP25095592A JPH06103781A JP H06103781 A JPH06103781 A JP H06103781A JP 4250955 A JP4250955 A JP 4250955A JP 25095592 A JP25095592 A JP 25095592A JP H06103781 A JPH06103781 A JP H06103781A
Authority
JP
Japan
Prior art keywords
memory cell
cell circuit
transfer gate
bit line
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4250955A
Other languages
English (en)
Inventor
Munehiro Uratani
宗宏 浦谷
Aoi Kitaura
あおい 北浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4250955A priority Critical patent/JPH06103781A/ja
Priority to US08/123,434 priority patent/US5353251A/en
Publication of JPH06103781A publication Critical patent/JPH06103781A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 単一ビット線方式のメモリセル回路を改良す
ることにより、低消費電力で動作マージンが広く、量産
に適したメモリセル回路を提供する。 【構成】 １本のビット線Ｂと、入出力端子が相互に接
続されたインバータＴＰ２,ＴＮ２およびインバータＴ
Ｐ３,ＴＮ３からなるラッチ部Ｌを備える。ビット線Ｂ
とラッチ部Ｌの１つの出力端子Ｊとの間に設けられた並
列接続のトランスファゲート・トランジスタＴＰ１,Ｔ
Ｎ１を備える。トランスファゲート・トランジスタＴＰ
１,ＴＮ１のゲートにそれぞれワード線／Ｗ,Ｗが接続さ
れている。書き込み動作時はトランスファゲート・トラ
ンジスタＴＰ１,ＴＮ１が同時にオンされる一方、読み
出し動作時はトランスファゲート・トランジスタＴＮ１
のみがオンされるようにする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はメモリセル回路に関
し、より詳しくは、ＣＭＯＳ(コンプリメンタリ・メタ
ル・オキサイド・セミコンダクタ)型ＳＲＡＭ(スタティ
ック・ランダム・アクセス・メモリ)のメモリセル回路
に関する。
【０００２】
【従来の技術】従来のＣＭＯＳスタティックＲＡＭのメ
モリセル回路としては、図６に示すように、２本のビッ
ト線Ｂ,／Ｂと、ラッチ部Ｌと、上記ビット線Ｂ,／Ｂと
上記ラッチ部Ｌの出力端子Ｊ,Ｊ′との間にそれぞれ設
けられたＮチャネル型ＭＯＳトランジスタ(トランスフ
ァゲート)ＴＮ１０,ＴＮ１１と、この２個のトランジス
タＴＮ１０,ＴＮ１１の各ゲートに接続された１本のワ
ード線Ｗからなるものが知られている。上記ラッチ部Ｌ
は、入出力端子が相互に接続された２つのインバータ
(電源とグランドとの間に直列に接続されたＰチャネル
型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジス
タ)ＴＰ２,ＴＮ２;ＴＰ３,ＴＮ３からなり、出力端子
Ｊ,Ｊ′に高レベル(Ｈレベル)または低レベル(Ｌレベ
ル)のデータを保持する。書き込み動作時には、ワード
線ＷをＨレベルに立ちあげてトランジスタＴＮ１０,Ｔ
Ｎ１１をオンした状態で、書き込みデータの極性によっ
てビット線Ｂ,／Ｂのいずれか一方をＬレベル、他方を
Ｈレベルに駆動する。これにより、ラッチ部Ｌにデータ
を書き込む。読み出し動作時には、ワード線ＷをＨレベ
ルに立ちあげてトランジスタＴＮ１０,ＴＮ１１をオン
して、上記ラッチ部Ｌに保持されているデータの極性に
よってビット線Ｂ,／Ｂ間に電位差を生じさせる。この
電位差を図示しないセンス増幅器で増幅してデータの読
み出しを行う。
【０００３】このメモリセル回路は比較的広い動作マー
ジンを有することから、量産に適しており、広く用いら
れている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記メ
モリセル回路は、１列当たり２本のビット線Ｂ,／Ｂを
有しているため、ビット線Ｂ,／Ｂで消費される電力が
大きく、メモリ装置全体の消費電力を増大させるという
問題がある。すなわち、一般に、メモリセル回路を安定
動作させるために、アクセス動作のスタート時にビット
線をＨレベル(電源電圧に近いレベル)に引き上げる。こ
のとき、クロックに同期して動作する同期式回路方式で
はプリチャージ動作、あるいはクロックに因らない非同
期式回路方式ではプルアップルトランジスタによる電流
がビット線Ｂ,／Ｂを通して流れる。この電流が消費電
力を増大させており、ビット線を２本有する上記メモリ
セル回路では消費電力が多くなる。また、上記メモリセ
ル回路では、読み出し動作時に、ビット線Ｂ,／Ｂのい
ずれか一方に、ラッチ部Ｌに保持されたデータの極性に
関係なく必ず電流が流れる。このことも消費電力を増大
させる原因となっている。
【０００５】そこで、図７に示すように、ビット線を１
本にすることによって消費電力を半減することを狙った
単一ビット線方式のメモリセル回路が提案された。しか
し、このメモリセル回路は、ビット線Ｂとラッチ部Ｌの
出力端子Ｊとを接続するトランスファーゲートが１個の
Ｎチャネル型ＭＯＳトランジスタＴＮ１０のみで構成さ
れるため、書き込み動作時に、このトランジスタＴＮ１
０のオン抵抗が無視できず、ラッチ部ＬにＨレベルを書
き込む(出力端子ＪにＨレベルを保持させる)のが難し
い。このため、ワード線Ｗを電源電圧以上に引き上げる
(これにより、トランジスタＴＮ１０のオン抵抗を下げ
る)ためのブーストコントロール回路２０を必要とす
る。また、このメモリセル回路は、読み出し動作時に、
安定に読み出しを行うために、ビット線ＢをＶＤＤ／２
レベル(電源電位ＶＤＤと接地電位ＧＮＤの中間レベル)
に予備充電するためのプリチャージ回路３０を必要とす
る。このように、このメモリセル回路は、図６に示した
メモリセル回路に比して複雑な回路２０,３０を必要と
し、かつ製造条件・電源電圧等の変動に対する動作マー
ジンが狭い。このため、量産には適しておらず、実用化
には至っていない。
【０００６】そこで、この発明の目的は、単一ビット線
方式のメモリセル回路を改良することにより、低消費電
力で動作マージンが広く、量産に適したメモリセル回路
を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明のメモリセル回路は、１本のビット線と、
入出力端子が相互に接続された２つのインバータからな
り、上記出力端子に高レベルまたは低レベルのデータを
保持するラッチ部と、上記ビット線と上記ラッチ部の１
つの出力端子との間に設けられた並列接続のＰチャネル
型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジス
タからなるトランスファゲートと、上記トランスファゲ
ートを構成するＰチャネル型ＭＯＳトランジスタ,Ｎチ
ャネル型ＭＯＳトランジスタのゲートにそれぞれ接続さ
れた２本のワード線とを備えて、書き込み動作時は上記
トランスファゲートを構成する両トランジスタが同時に
オンされる一方、読み出し動作時は上記トランスファゲ
ートを構成する一方のトランジスタのみがオンされるよ
うにしたことを特徴としている。
【０００８】
【作用】この発明のメモリセル回路は、ビット線が１本
だけ(単一ビット線方式)であるから、図６に示した一般
的なメモリセル回路に比して消費電力が半減され、低消
費電力となる。
【０００９】また、ビット線とラッチ部の出力端子との
間に設けられたトランスファゲートが並列に接続された
Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳ
トランジスタからなるので、書き込み動作時に上記両ト
ランジスタをオンさせることによって、トランスファゲ
ートのオン抵抗が小さくなる。この結果、上記ラッチ部
へのデータ書き込みがＨレベル,Ｌレベルにかかわらず
容易に行なわれる。一方、読み出し動作時には、上記ト
ランスファゲートを構成する一方のトランジスタのみを
オンさせることによって、上記ラッチ部がビット線から
受ける影響が少なくなる。すなわち、書き込み動作時,
読み出し動作時のいずれも動作マージンが広がる。した
がって、このメモリセル回路は容易に量産される。
【００１０】
【実施例】以下、この発明のメモリセル回路を実施例に
より詳細に説明する。
【００１１】図１は一実施例のメモリセル回路を示して
いる。このメモリセル回路は、１本のビット線Ｂと、ラ
ッチ部Ｌと、上記ビット線Ｂと上記ラッチ部Ｌの１つの
出力端子Ｊとの間に設けられた並列接続のＰチャネル型
ＭＯＳトランジスタＴＰ１とＮチャネル型ＭＯＳトラン
ジスタＴＮ１からなるトランスファゲートを備えてい
る。上記ラッチ部Ｌは、入出力端子が相互に接続された
２つのインバータ(電源とグランドとの間に直列に接続
されたＰチャネル型ＭＯＳトランジスタとＮチャネル型
ＭＯＳトランジスタ)ＴＰ２,ＴＮ２;ＴＰ３,ＴＮ３から
なり、出力端子Ｊに高レベルまたは低レベルのデータを
保持する。上記トランスファゲートを構成するＰチャネ
ル型ＭＯＳトランジスタＴＰ１,Ｎチャネル型ＭＯＳト
ランジスタＴＮ１のゲートにそれぞれワード線／Ｗ,Ｗ
が接続されている。上記ワード線／Ｗは、書き込み動作
時(書き込みモード信号ＷＲがＨレベルのとき)には否定
論理積回路ＮＡＮＤ１を介してワード線Ｗと相補に駆動
される一方、読み出し動作時および非選択時(書き込み
モード信号ＷＲがＬレベルのとき)にはＨレベルが与え
られる。
【００１２】表１に示すように、書き込み動作(書き込
みサイクル)時は、上記ワード線ＷがＨレベル、ワード
線／ＷがＮＡＮＤ１を介してＬレベルに駆動される。し
たがって、上記トランスファゲートを構成する両トラン
ジスタＴＰ１,ＴＮ１が同時にオンする。図示しない書
き込み回路によって、ビット線ＢがＨレベルまたはＬレ
ベルに強制され、ラッチ部Ｌにデータの書き込みが行な
われる。このとき、両トランジスタＴＰ１,ＴＮ１がオ
ンしているので、トランスファゲートのオン抵抗を小さ
くすることができ、この結果、ビット線Ｂからラッチ部
Ｌへのデータ書き込みをＨレベル,Ｌレベルにかかわら
ず容易に行うことができる。一方、読み出し動作(読み
出しサイクル)時は、ワード線ＷがＨレベル、ワード線
／ＷがＮＡＮＤ１を介してＨレベルに駆動される。した
がって、上記トランスファゲートのＮチャネル型ＭＯＳ
トランジスタＴＮ１のみがオンし、Ｐチャネル型ＭＯＳ
トランジスタＴＰ１はオフする。そして、ラッチ部Ｌの
出力端子Ｊに保持されているデータの極性に応じてビッ
ト線Ｂに電位が与えられ、図示しないセンス増幅器を通
してデータの読み出しが行なわれる。このように、トラ
ンスファゲートを構成する一方のトランジスタＴＮ１の
みをオンさせているので、ラッチ部Ｌがビット線Ｂから
受ける影響が少なくできる。このように、書き込み動作
時,読み出し動作時のいずれも動作マージンを広げるこ
とができる。したがって、このメモリセル回路は容易に
量産することができる。なお、待機状態(非選択)のとき
は、ワード線ＷはＬレベル、ワード線／ＷはＨレベルと
なる。したがって、上記トランスファゲートを構成する
Ｐチャネル型ＭＯＳトランジスタＴＰ１,Ｎチャネル型
ＭＯＳトランジスタＴＮ１はいずれもオフ状態となって
いる。
【００１３】このメモリセル回路の構成部品数を図６に
示した従来のメモリセル回路と比較すると、トランジス
タ数はいずれも６個、ワード線とビット線の総数はいず
れも３本となっている。したがって、この発明のメモリ
セル回路は図１に示した従来のものと同等のサイズで構
成することができる。
【００１４】また、この発明のメモリセル回路の動作を
回路シュミレーターＳＰＩＣＥによってシミュレーショ
ンしたところ、低消費電力で、かつ、動作マージンが広
いことを確認できた。
【００１５】なお、図２に示すように、上記ラッチ部Ｌ
のインバータを構成するＰチャネル型ＭＯＳトランジス
タＴＰ２,ＴＰ３に代えて、高抵抗負荷Ｒ１,Ｒ２を設け
ても良い。このメモリセル回路も、図１に示したものと
同様に、低消費電力で動作マージンが広く、量産に適し
ている。
【００１６】図３は、図１に示したメモリセル回路を採
用したＣＭＯＳスタティックＲＡＭの概略構成を例示し
ている。このスタティックＲＡＭは、n行m列に配された
メモリセルＭＣと、各行のメモリセルＭＣにつながるワ
ード線Ｗ１,／Ｗ１;…;Ｗn,／Ｗnと、各列のメモリセル
ＭＣにつながるビット線Ｂ１,…,Ｂmを備えている。さ
らに、各ビット線Ｂ１,…,Ｂmを予備充電するビット線
プリチャージ回路１１と、図１に示したＮＡＮＤ１を含
む行デコーダ,ワード線コントロール１２と、上記各ビ
ット線と入出力端子Ｉ／Ｏ１,Ｉ／Ｏ２,…,Ｉ／Ｏkまた
はセンス増幅器(図示せず)とを接続するコラム選択,Ｉ
／Ｏコントロール１３を備えている。
【００１７】このスタティックＲＡＭは、図４,図５に
示すように、読み出しサイクル、書き込みサイクルとも
にクロックによる同期方式で動作し、１サイクルはプリ
チャージ期間とアクセス期間とから構成される。プリチ
ャージ期間では、ワード線Ｗ,／Ｗを非選択にするとと
もに、ビット線Ｂ１,…,ＢmをＨレベルに引き上げる。
アクセス期間では、読み出しサイクルの場合はワード線
ＷのみをアクティブにしてメモリセルＭＣのデータを読
み出す一方、書き込みサイクルの場合はワード線Ｗ,／
Ｗをいずれもアクティブにしてビット線Ｂ１,…,Ｂmの
内容をメモリセルＭＣに書き込む。
【００１８】なお、この発明のメモリセル回路は、クロ
ック同期式のスタティックＲＡＭだけでなく、当然なが
ら、プリチャージ動作を行わない非同期式のものにも適
用することができる。
【００１９】
【発明の効果】以上より明らかなように、この発明のメ
モリセル回路は、１本のビット線で駆動されるので、従
来の一般的なメモリセル回路に比して消費電力を半減し
て、低消費電力で動作することができる。また、書き込
み動作時と読み出し動作時とで、ビット線とラッチ部と
の間に設けられたトランスファゲートのオン抵抗を切り
換えて最適化しているので、動作マージンを広げること
ができる。したがって、容易に量産することができる。
また、この発明のメモリセル回路は、メモリセルの構成
部品数を従来の一般的なメモリセル回路と同等にでき、
したがって従来と同等のサイズで構成することができ
る。
【表１】
【図面の簡単な説明】
【図１】 この発明の一実施例のメモリセル回路の構成
を示す図である。
【図２】 この発明の別の実施例のメモリセル回路の構
成を示す図である。
【図３】 図１のメモリセル回路を採用したＣＭＯＳス
タティックＲＡＭの概略構成を示す図である。
【図４】 上記スタティックＲＡＭの読み出しサイクル
の動作波形を示す図である。
【図５】 上記スタティックＲＡＭの書き込みサイクル
の動作波形を示す図である。
【図６】 従来の一般的なメモリセル回路の構成を示す
図である。
【図７】 従来の単一ビット線方式のメモリセル回路の
構成を示す図である。
【符号の説明】
Ｂ ビット線 Ｌ ラッチ部 ＴＮ１,ＴＮ２,ＴＮ３ Ｎチャネル型ＭＯＳトランジス
タ ＴＰ１,ＴＰ２,ＴＰ３ Ｐチャネル型ＭＯＳトランジス
タ Ｗ,／Ｗ ワード線

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 １本のビット線と、 入出力端子が相互に接続された２つのインバータからな
    り、上記出力端子に高レベルまたは低レベルのデータを
    保持するラッチ部と、 上記ビット線と上記ラッチ部の１つの出力端子との間に
    設けられた並列接続のＰチャネル型ＭＯＳトランジスタ
    とＮチャネル型ＭＯＳトランジスタからなるトランスフ
    ァゲートと、 上記トランスファゲートを構成するＰチャネル型ＭＯＳ
    トランジスタ,Ｎチャネル型ＭＯＳトランジスタのゲー
    トにそれぞれ接続された２本のワード線とを備えて、 書き込み動作時は上記トランスファゲートを構成する両
    トランジスタが同時にオンされる一方、読み出し動作時
    は上記トランスファゲートを構成する一方のトランジス
    タのみがオンされるようにしたことを特徴とするメモリ
    セル回路。
JP4250955A 1992-09-21 1992-09-21 メモリセル回路 Pending JPH06103781A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4250955A JPH06103781A (ja) 1992-09-21 1992-09-21 メモリセル回路
US08/123,434 US5353251A (en) 1992-09-21 1993-09-16 Memory cell circuit with single bit line latch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4250955A JPH06103781A (ja) 1992-09-21 1992-09-21 メモリセル回路

Publications (1)

Publication Number Publication Date
JPH06103781A true JPH06103781A (ja) 1994-04-15

Family

ID=17215498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4250955A Pending JPH06103781A (ja) 1992-09-21 1992-09-21 メモリセル回路

Country Status (2)

Country Link
US (1) US5353251A (ja)
JP (1) JPH06103781A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180508A (ja) * 2005-12-26 2007-07-12 Samsung Electronics Co Ltd 積層メモリセル
WO2009078220A1 (ja) * 2007-12-19 2009-06-25 National Institute Of Advanced Industrial Science And Technology Ｓｒａｍセル回路およびその駆動方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623440A (en) * 1993-10-15 1997-04-22 Solidas Corporation Multiple-bit random access memory cell
US5689471A (en) * 1995-01-24 1997-11-18 Cypress Semiconductor Corp. Dummy cell for providing a reference voltage in a memory array
US5453950A (en) * 1995-01-24 1995-09-26 Cypress Semiconductor Corp. Five transistor memory cell with shared power line
US5708598A (en) * 1995-04-24 1998-01-13 Saito; Tamio System and method for reading multiple voltage level memories
US5867443A (en) * 1995-08-17 1999-02-02 The United States Of America As Represented By The Secretary Of The Air Force Shared bitline heterogeneous memory
US5831897A (en) * 1996-12-12 1998-11-03 Stmicroelectronics, Inc. SRAM memory cell design having complementary dual pass gates
US5805496A (en) * 1996-12-27 1998-09-08 International Business Machines Corporation Four device SRAM cell with single bitline
US5828597A (en) * 1997-04-02 1998-10-27 Texas Instruments Incorporated Low voltage, low power static random access memory cell
JP3214395B2 (ja) * 1997-05-20 2001-10-02 日本電気株式会社 不揮発性半導体記憶装置
US5877979A (en) * 1997-06-26 1999-03-02 Xilinx, Inc. Single-sided RAM cell and method of accessing same
DE69727939D1 (de) 1997-11-28 2004-04-08 St Microelectronics Srl RAM-Speicherzelle mit niedriger Leistungsaufnahme und einer einzigen Bitleitung
EP0920026A1 (en) * 1997-11-28 1999-06-02 STMicroelectronics S.r.l. A low power RAM memory cell with a single bit line
US6097651A (en) * 1999-06-30 2000-08-01 Quicklogic Corporation Precharge circuitry in RAM circuit
US6166946A (en) * 2000-01-21 2000-12-26 Hewlett-Packard Company System and method for writing to and reading from a memory cell
US6262911B1 (en) 2000-06-22 2001-07-17 International Business Machines Corporation Method to statically balance SOI parasitic effects, and eight device SRAM cells using same
US6580657B2 (en) * 2001-01-04 2003-06-17 International Business Machines Corporation Low-power organic light emitting diode pixel circuit
GB2384092A (en) * 2002-01-14 2003-07-16 Zarlink Semiconductor Ab Low power static random access memory
JP4605390B2 (ja) * 2003-10-27 2011-01-05 日本電気株式会社 半導体記憶装置
US7349266B2 (en) * 2004-06-10 2008-03-25 Freescale Semiconductor, Inc. Memory device with a data hold latch
US7321504B2 (en) * 2005-04-21 2008-01-22 Micron Technology, Inc Static random access memory cell
US7385840B2 (en) * 2005-07-28 2008-06-10 Texas Instruments Incorporated SRAM cell with independent static noise margin, trip voltage, and read current optimization
US7164596B1 (en) 2005-07-28 2007-01-16 Texas Instruments Incorporated SRAM cell with column select line
DE602006016537D1 (de) * 2005-11-25 2010-10-14 Semiconductor Energy Lab Betriebsverfahren und Anordnung eines Halbleiterspeichers
US7489540B2 (en) * 2007-05-22 2009-02-10 Freescale Semiconductor, Inc. Bitcell with variable-conductance transfer gate and method thereof
US7957178B2 (en) * 2008-01-04 2011-06-07 Texas Instruments Incorporated Storage cell having buffer circuit for driving the bitline
US7706174B2 (en) * 2008-05-15 2010-04-27 The University Of Bristol Static random access memory
US7800936B2 (en) * 2008-07-07 2010-09-21 Lsi Logic Corporation Latch-based random access memory
IT1399756B1 (it) * 2010-04-30 2013-05-03 St Microelectronics Srl Cella base di memoria e banco di memoria
US20150294738A1 (en) * 2014-04-15 2015-10-15 International Business Machines Corporation Test structure and method of testing a microchip
CN107437427B (zh) 2017-08-07 2020-06-23 上海兆芯集成电路有限公司 读取电路和读取方法
US11029720B2 (en) * 2019-04-16 2021-06-08 Intel Corporation Area-efficient scalable memory read-data multiplexing and latching

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3521242A (en) * 1967-05-02 1970-07-21 Rca Corp Complementary transistor write and ndro for memory cell
US3493786A (en) * 1967-05-02 1970-02-03 Rca Corp Unbalanced memory cell
NL7117525A (ja) * 1971-02-11 1972-08-15
US3813653A (en) * 1972-12-18 1974-05-28 Rolm Corp Memory cell with reduced voltage supply while writing
DE2360887C3 (de) * 1973-12-06 1978-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Komplementär-Speicherelement und Verfahren zum Betrieb desselben
US3964031A (en) * 1975-05-05 1976-06-15 Rca Corporation Memory cell
JPS5525858A (en) * 1978-08-11 1980-02-23 Nec Corp Memory unit
US4724530A (en) * 1978-10-03 1988-02-09 Rca Corporation Five transistor CMOS memory cell including diodes
JPS6055914B2 (ja) * 1979-10-19 1985-12-07 株式会社東芝 半導体記憶装置
NL7908340A (nl) * 1979-11-15 1981-06-16 Philips Nv Geheugencelinrichting voor statisch geheugen.
US4281400A (en) * 1979-12-28 1981-07-28 Rca Corporation Circuit for reducing the loading effect of an insulated-gate field-effect transistor (IGFET) on a signal source
JPS56114196A (en) * 1980-02-13 1981-09-08 Sharp Corp Ram circuit
US4380055A (en) * 1980-12-24 1983-04-12 Mostek Corporation Static RAM memory cell
JPS57141097A (en) * 1981-02-25 1982-09-01 Toshiba Corp Storage circuit
US4536859A (en) * 1981-08-31 1985-08-20 Sharp Kabushiki Kaisha Cross-coupled inverters static random access memory
US4660177A (en) * 1985-01-14 1987-04-21 American Telephone And Telegraph Company Dual port complementary memory
US4792924A (en) * 1985-01-16 1988-12-20 Digital Equipment Corporation Single rail CMOS register array and sense amplifier circuit therefor
US4833644A (en) * 1986-08-26 1989-05-23 General Electric Company Memory cell circuit having radiation hardness
US4760557A (en) * 1986-09-05 1988-07-26 General Electric Company Radiation hard memory cell circuit with high inverter impedance ratio
JPS63251999A (ja) * 1987-04-08 1988-10-19 Mitsubishi Electric Corp 半導体記憶装置
US4872141A (en) * 1988-09-12 1989-10-03 General Electric Company Radiation hard memory cell having monocrystalline and non-monocrystalline inverters
JPH0334191A (ja) * 1989-06-30 1991-02-14 Sony Corp スタティック型半導体メモリ
JPH0732200B2 (ja) * 1990-11-15 1995-04-10 株式会社東芝 スタティック型メモリセル
US5257239A (en) * 1992-07-14 1993-10-26 Aptix Corporation Memory cell with known state on power-up

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180508A (ja) * 2005-12-26 2007-07-12 Samsung Electronics Co Ltd 積層メモリセル
WO2009078220A1 (ja) * 2007-12-19 2009-06-25 National Institute Of Advanced Industrial Science And Technology Ｓｒａｍセル回路およびその駆動方法

Also Published As

Publication number Publication date
US5353251A (en) 1994-10-04

Similar Documents

Publication Publication Date Title
JPH06103781A (ja) メモリセル回路
US4744063A (en) Static memory utilizing transition detectors to reduce power consumption
USRE39227E1 (en) Content addressable memory (CAM) arrays and cells having low power requirements
US5388075A (en) Read and write timing system for random access memory
US6373745B2 (en) Semiconductor memory cell and semiconductor memory device
KR101060037B1 (ko) 감지 증폭기 및 자체 타이밍된 래치를 가지는 메모리 장치
US5850359A (en) Asynchronous high speed zero DC-current SRAM system
US5539691A (en) Semiconductor memory device and method for reading and writing data therein
JPH02273396A (ja) タイミング回路
KR100574181B1 (ko) 고속기입회복을갖춘메모리장치및그에관련된기입회복방법
JP6308218B2 (ja) 半導体記憶装置
US3978459A (en) High density mos memory array
US5020029A (en) Static semiconductor memory device with predetermined threshold voltages
JP2662822B2 (ja) 半導体記憶装置
US6356473B1 (en) Static random access memory (SRAM)
US5384504A (en) Sense amplifier powered from bit lines and having regeneratively cross-coupling means
US6201758B1 (en) Semiconductor memory device permitting time required for writing data to be reduced
US20010046169A1 (en) Voltage differential sensing circuit and methods of using same
JP2937719B2 (ja) 半導体記憶装置
EP0587753B1 (en) Differential latching inverter and random access memory using same
JPH1021688A (ja) 半導体記憶装置
JP2580086B2 (ja) スタテイック型半導体記憶装置
JPS639095A (ja) スタテイツク型半導体メモリ
JP2662821B2 (ja) 半導体記憶装置
JPH0770224B2 (ja) 同期式スタティックランダムアクセスメモリ