DE2460150A1 - Speicheranordnung - Google Patents

Speicheranordnung

Info

Publication number
DE2460150A1
DE2460150A1 DE19742460150 DE2460150A DE2460150A1 DE 2460150 A1 DE2460150 A1 DE 2460150A1 DE 19742460150 DE19742460150 DE 19742460150 DE 2460150 A DE2460150 A DE 2460150A DE 2460150 A1 DE2460150 A1 DE 2460150A1
Authority
DE
Germany
Prior art keywords
flip
flop
transistors
memory
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742460150
Other languages
English (en)
Other versions
DE2460150C2 (de
Inventor
Utz Dipl Ing Dr Baitinger
Werner Dipl Ing Haug
Knut Dipl Ing Najmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE2460150A priority Critical patent/DE2460150C2/de
Priority to US05/620,690 priority patent/US3986173A/en
Priority to FR7533269A priority patent/FR2295527A1/fr
Priority to GB4350875A priority patent/GB1472817A/en
Priority to IT28648/75A priority patent/IT1043638B/it
Priority to JP14408575A priority patent/JPS5727550B2/ja
Publication of DE2460150A1 publication Critical patent/DE2460150A1/de
Application granted granted Critical
Publication of DE2460150C2 publication Critical patent/DE2460150C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine monolithisch integrierbare Speicher- ' anordnung mit Speicherzellen, die jeweils aus einem Flipflop mit
Bipolartransistoren sowie diesen zugeordneten weiteren Ansteuerungselementen zur Speicherselektion bestehen.
In elektronischen Datenverarbeitungsanlagen müssend laufend
(binär) verschlüsselte Informationen abgespeichert werden, die
von Verknüpfungsschaltkreisen erarbeitet wurden oder von diesen ' noch zu verarbeiten sind, wie Eingabedaten, Zwischen- und End- . ergebnisse. Neben ausgesprochenen Massenspeichern, z.B. Band- ! und Plattenspeichern, die zwar eine hohe Speicherkapazität ' bieten, dafür aber relativ hohe Zugriffszeiten erfordern, be- : nötigt man in zunehmendem Maße schnelle Speicher mittleren ! Fassungsvermögens mit demgegenüber niedriger Zugriffszeit. j Diese lassen sich mit bistabilen oder kapazitiv speichernden '< elektronischen Schaltkreisen realisieren. Von den technisch
möglichen Spexcherschaltungen sind z.Zt. die monolithisch inte- \ grierbaren Halbleiterspeicher nicht zuletzt aus wirtschaftlichen j Gründen besonders attraktiv. Für statische Speicherzellen sind ; insbesondere Flipflop-Schaltungen gebräuchlich, die ihren Speicherinhalt so lange beibehalten, bis er durch einen Schreibvorgang
609826/0465
geändert wird. Die Halbleitertechnologie ermöglicht es, umfangreiche Speicheranordnungen bzw. -matrizen monolithisch zu integrieren, die auf einem gemeinsamen Halbleiterplättchen eine Vielzahl derartiger Flipflops enthalten, die geometrisch in Zeilen und Spalten angeordnet sind. Zur Selektion der einzelnen Speicherzellen enthalten die Halbleiterplättchen zusätzlich die erforderlichen Verknüpfungsschaltkreise, z.B. Dekoder.
Statische Flipflop-Speicherzellen, auf die sich die vorliegende Erfindung bezieht, wurden bereits nach den jeweils im Vordergrund stehenden Gesichtspunkten wie Fassungsvermögen, Zugriffszeit, Verlustleistung, Packungsdichte, Herstellungsprozeß usw. in vielen Versionen entwickelt. So stehen Flipflop-Speicher- \ zellen zur Verfügung, die ausschließlich mit Bipolar- oder Feld- ι effekttransistoren eines einheitlichen oder zueinander komplemen-' tären Leitfähigkeitstyps aufgebaut sind, ferner hybride Speicher-1 zellen mit beispielsweise Bipolartransistoren als Flipflop-Tran- i sistoren und Feldeffekttransistoren als Lastelementen und umgekehrt. Bei all diesen Versionen stehen Vorteilen auf der einen : Seite bestimmte Nachteile auf der anderen Seite gegenüber, bei- ι spielsweise bieten mit komplementären Transistoren aufgebaute Speicherzellen eine sehr geringe Verlustleistung, erfordern dafür aber einen relativ aufwendigen Herstellungsprozeß, was insbesondere auch für Speicherschaltungen mit Bipolar- und Feldeffekttransistoren gilt. Die vorliegende Erfindung bezieht sich im engeren Sinne auf Speicherschaltungen, deren Grundschaltkreise mit bipolaren Transistoren aufgebaute Flipflop-Schaltungen darstellen. Insbesondere hinsichtlich der mit Unipolar- bzw. Feldeffekttransistoren aufgebauten Speicher sind dabei im vorliegenden Fall die folgenden Gesichtspunkte maßgeblich.
Wie bereits erwähnt wurde, läßt sich ein Speicher in erster Linie durch seine Kapazität (Fassungsvermögen) und seine Zugriffszeit (Abgabevermögen) kennzeichnen. Der Quotient aus beiden Faktoren stellt dabei ein Maß für die Güte des Speichers dar. Berücksichtigt man lediglich die Speicherzellen selbst, spricht eigent-
GE 974 026
609826/0465
lieh vieles dafür, derartige Halbleiterspeicher mit Feldeffekttransistoren auszulegen, die gegenüber Bipolartransistoren eine höhere Packungsdichte bei in der Regel geringerer Dauerverlustleistung bieten. Auf der anderen Seite ist gleichermaßen anerkannt, daß mit Bipolartransistoren aufgebaute Verknüpfungsschaltkreise, die in einer Datenverarbeitungsanlage ebenfalls . in sehr weitem Umfang vorgesehen sein müssen, gegenüber Feld- ■ ιeffekttransistor-Schaltkreisen deutlich überlegene Eigenschaf- \
ten, insbesondere hinsichtlich ihrer Schnelligkeit bieten. !Diesem Sachverhalt kann man im allgemeinen Rechnung tragen, ' !indem die Speicher einerseits und die Logik andererseits se- i !parat in integrierter Weise zusammengefaßt werden. Da man in ! !Wirklichkeit jedoch bei einem Halbleiterplättchen, das einen !Speicher(teil) enthält, hinsichtlich der Zahl der äußeren ■Anschlüsse beschränkt ist, müssen zusammen mit den Speicherzellen in jedem Fall auch Verknüpfungsschaltkreise zum Dekodieren vorgesehen werden. Bei einer Speichermatrix aus 2n Zeilen !und 2m Spalten, die folglich 2n+m Speicherzellen enthält, müs-'sen zur Selektion einer Speicherzelle 2 Wortleitungen und 2 Bitleitungspaare vorgesehen sein. Es ist ersichtlich, daß die Selektion von Wort und Bit bei den heute erreichten Packungs- ;dichten nicht mehr direkt von außen erfolgen kann, da die Speichermatrix sonst 2n + 2m äußere Anschlüsse am Halbleiter-
4+5 plättchen benötigen würde. Für eine Matrix aus 512 = 2 .
I 4 5
(Speicherzellen wären das 2 +2 =48 Anschlüsse. Die für 'dieses Beispiel gewählte Speicherkapazität pro Halbleiterplätt- !chen ist dabei mit den heute zur Verfügung stehenden Herstellungsverfahren ohne weiteres konventionell erreichbar und keineswegs extrem angenommen. Sieht man in dem gegebenen Beispielsfall die Dekodier-Schaltkreise dagegen auf dem Halbleiterplättchen vor, sind lediglich 4+5=9 Anschlüsse erforderlich. Daraus aber folgt, daß bei den heute erreichbaren Packungsdichten die Selektionsschaltkreise unbedingt mit auf das Halbleiterplättchen integriert werden müssen.
Für die Zugriffszeit des jeweiligen Speichers ist dann aber nicht
GE 974 026
609826/0465
mehr allein die Zugriffszeit der Speicherzellen an sich ent- : scheidend, sondern hängt im wesentlichen von der Schaltgeschwindigkeit der Selektionsschaltkreise ab. Aus diesen Gründen liegt der Erfindung ganz allgemein die Aufgabe zugrunde, ! einen Speicher mit kurzer Zugriffszeit anzugeben, der den Ge-Jschwindigkeitsvorteil der Bipolartransistoren bietet bzw. I in einem auf die Herstellung von Bipolartransistoren zugejschnittenen Herstellungsprozeß realisiert werden kann.
I Bei Betrachtung der verschiedenen bekanntgewordenen bipolaren Speicherzellen erkennt man, daß die Wortleitung stets an den beiden aktiven Flipflop-Transistoren angeschlossen ist, vgl. z.B. das Buch "Schaltkreistechnologien für digitale Rechenanlagen" von U. Baitinger , Verlag Walter de Gruyter, 1973, Seiten 219 bis 221 sowie Elektronics, 7. März 1974, Seiten 130 bis 133, insbesondere die übersiehtsfigur 5 auf Seite 132. Nachteilig bei einer derartigen Ankopplung der Wortleitung an die aktiven Flipflop-Transistoren ist jedoch, daß beim Selektieren, d.h. wenn das Potential der Wortleitung abgesenkt wird, die beiden Zellknoten ebenfalls potentialmäßig absinken, und im Anschluß an die Selektionsphase, d.h. wenn das Potential der j Wortleitung wieder ansteigt, erneut aufgeladen werden müssen, Iwas relativ viel Zeit in Anspruch nimmt bzw. einen erhöhten !Stromfluß erfordert. Bezüglich der Ansteuerung von derartigen ι mit bipolaren Transistoren aufgebauten Speicherzellen ist es weiterhin sehr wünschenswert, für den Schreib- und Lesevorgang möglichst symmetrische bzw. gleiche Schaltkreiseigenschaften zur Verfügung zu haben. In den Fällen der überwiegend zur Ankopplung an die Bitleitung benutzten Diodenkopplung bzw. Transistorkopplung von bipolaren Flipflop-Speicherzellen liegen aufgrund der jeweiligen unsymmetrischen Leitungscharakteristik der Ansteuerungselemente naturgemäß erhebliche Unterschiede für den Schreib- und Lesevorgang vor, woraus z.B. das Erfordernis relativ hoher Schreibströme resultiert.
Aufgabe der Erfindung ist es daher, eine Speicherschaltung mit
GE 974, 026
609826/0 AB B
ι Bipolartransistoren als aktiven Flipflop-Transistoren anzugeben, ;die hinsichtlich der oben genannten Gesichtspunkte verbessert I ist, d.h. den Geschwindigkeitsvorteil von Bipolartransistoren zu erhalten gestattet, ohne den Nachteil dös potentialmäßigen ! "Pumpens" der gesamten Speicherzelle in Kauf nehmen zu müssen. j Die Speicherschaltung soll weiterhin ein ausgeglicheneres \ jSchreib-Leseverhalten aufweisen und schließlich einen wirtschaft- : 'liehen^ hochintegrierte Schaltkreise ermöglichenden, realisierbaren i !Herstellungsprozeß erlauben. Damit scheidet z.B. ein konventioneljler kombinierter Prozeß für sowohl bipolare als auch Feldeffekt-
'transistoren aus.
ί Zur Lösung dieser Aufgaben sieht die Erfindung die im Patentan-I spruch 1 gekennzeichneten Maßnahmen vor. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen bezeich-I net. Bevorzugt sieht die Erfindung vor, daß bei monolithisch integrierbaren Speicherzellen vom Flipflop-Typ die aktiven Flipflop-Transistoren als Bipolartransistoren ausgeführt sind, während die Ansteuerungs- bzw. Eingabe-/Ausgabe-Elemente Schottky-Feldeffekttransistoren , im folgenden MESFET genannt, sind. Da die als Ansteuerungs-Elemente benutzten MESFET Dreipole mit symmetrischer Leitungscharakteristik sind, gestatten sie sowohl das j Auf- als auch Entladen der Zellknoten sowie den Anschluß der j Selektionsleitungen, wobei ihre Realisierung mittels üblicher I Schottky-Bipolar-Prozesse erfolgen kann. Durch eine besondere Ausgestaltung der MESFET-Strukturen wird überdies durch eine i neuartige Kanalsteuerung ein schnelles Lesen sowie Schreiben der Speicherzelle ermöglicht.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 eine typische mit bipolaren Transistoren aufgebaute Flipflop-Speicherzelle nach dem Stande der Technik;
GE 974 026
609826/0465
Fig. 2 das elektrische Schaltbild eines Ausführungsbeispiels der erfindungsgemäßen Speicherzelle und
Fig. 3 ein Ausführungsbeispiel für eine besonders vorteilhafte integrierte Schaltungsauslegung für
zwei benachbarte erfindungsgemäße Speicherzellen ι in Draufsicht (Fig. 3A) und Querschnitt (Fig. 3B)
: Fig. 1 zeigt das elektrische Schaltbild einer bekannten Speicher- ! zelle, bei der zwei Bipolartransistoren zu einem Flipflop verbunden sind. Dieses Flipflop ist zu einer selektierbaren Speicherzelle erweitert, indem an die miteinander verbundenen Emitter ! der beiden aktiven Flipflop-Transistoren die Wortleitung zur
Zeilenauswahl und an die beiden Zellknoten 1 und 2 des Flipflops ; die Bitleitungen BL1 und BL2 mittels Diodenkopplung angeschlossen sind. Diese Speicherzeile kann bezüglich ihrer Ansteuerung als
typisch für mit bipolaren Transistoren aufgebaute Flipflop-Spei- ; cherschaltungen nach dem Stande der Technik angesehen werden.
Anhand dieser Schaltung sollen die bei derartigen bipolaren \ Speicherzellen bestehenden Probleme dieser Speicherzellengattung dargestellt werden, die bei einer Ausbildung der Speicherzelle in der erfindungsgemäß vorgeschlagenen Form nicht mehr auftreten.
i
Als erstes schwerwiegendes Problem bei derartigen Speicherzellen
ist der Nachteil des potentialmäßigen "Pumpens" der gesamten ! Speicherzelle in Kauf zu nehmen, wenn beim Selektieren das Potential der Wortleitung abgesenkt wird. Damit sinkt zwangsläufig auch das Potential der beiden Zellknoten 1 und 2 ab. Nimmt man einmal an, daß in Fig. 1 der linke Flipflop-Tran sistor leitend ist, ist ersichtlich, daß das Potential am Zellknoten 1 der Potentialänderung an der Wortleitung unmittelbar folgen kann, während das Potential am Zellknoten 2 über die
Basis-Emitter-Diode des leitenden Transistors folgt. Bei Beendi gung der Selektion, d.h. wenn das Potential der Wortleitung wieder ansteigt, müssen die beiden Zellknoten jedoch wieder aufgeladen GE 974 026
6098 26/0465
werden, und zwar über die Lastwiderstände, da sonst beide Flipflop-Transistoren sperren. Das nimmt relativ viel Zeit in Anspruch, so daß sich an dem Zellknoten ein Potentialverlauf ergibt, ; wie er für den Zellknoten 1 in Fig. 1 angedeutet ist. Maßgeblich : dafür ist, daß man sich die Zellknoten als kapazitätsbehaftet vorstellen muß, so daß der Potentialanstieg durch die Zeitkonstante aus dem Lastwiderstand des Flipflop-Transistors und der mit dem Zellknoten bzw. dem Basis-Emitterübergang des damit verbun- ; denen Transistors repräsentierten Kapazität bestimmt ist. Würde ' man zur schnelleren Aufladung der Zellknoten die Lastwiderstände kleiner machen, müßte man zwangsläufig höhere Dauerströme im
unselektierten Zustand und damit eine höhere DauerverlustIeistung ; in Kauf nehmen. Eine höhere Dauerverlustleistung läßt sich auf j der anderen Seite aber nicht mit einer in der Regel angestrebten hohen Packungsdichte vereinbaren, so daß dieser Weg nicht gangbar ι ist. Zudem bedeutet der Potentialübergang nach Abschluß der Selektionsphase für die Stabilität der Speicherzelle einen besonders , kritischen Moment, da hierbei die Gefahr eines unerwünschten Um-' Schreibens der Speicherinformation besteht. j
, Speicherzellen der in Fig. 1 gezeigten Art weisen darüberhinaus i \ stets besondere Probleme hinsichtlich der Symmetrie beim Ein- ι ; schreib- bzw. Lesevorgang auf. Es soll wieder angenommen werden, ! J daß der linke Flipflop-Transistor leitend ist, so daß der j Zellknoten 1 entladen und der Zellknoten 2 nahezu auf die ' Betriebsspannung +V aufgeladen ist. Zum Umschreiben der Speicherinformation muß daher über die Bitleitung BL1 und die damit verbundene Diode der Zellknoten 1 soweit aufgeladen werden, daß der rechte Flipflop-Transistor einschaltet. Da der linke Flipflop-Transistor jedoch anfänglich stark leitend ist, fließt ein großer Teil des über die Bitleitung zugeführten Stromes über den leitenden linken Flipflop-Transistor ab. Daraus resultieren erforderliche Schreibströme in an sich unerwünschter Höhe. Wegen : der nicht symmetrischen Leitungscharakteristik der Koppeldioden ist ein Entladen des mit dem gesperrten Flipflop-Transistors ver~. bundenen Zellknotens, in diesem Fall des Zellknotens 2, nicht möglich. Demgegenüber gestaltet sich der Lesevorgang bei der .
GE.974 026
609826/0 465
in Fig. 1 dargestellten Speicherzelle relativ einfach, da beim Absenken des Wortleitungspotentials während der Selektionsphase der in der Speicherzelle fließende erhöhte Strom leicht über die Bitleitungen und die damit verbundenen Dioden zugeführt und zum Feststellen des Speicherinhalts an den Bitleitungen einfach festgestellt werden kann. Würde man in einer Schaltung der in Fig. 1 gezeigten Art die Polung der Koppeldioden umkehren, wäre zwar der Schreibvorgang mit geringeren Strömen möglich, da dann der aufgeladene Zellknoten lediglich zu entladen wäre, wobei kein störender niederohmiger Leitungsweg vorlage, in diesem Fall müßte jedoch der Lesestrom aus der Speicherzelle herausgezogen werden. Damit beim Lesen die Stabilität der Speicherzelle jedoch nicht gefährdet wird, müßte als Preis dafür dauernd ein entsprechend höherer Strom auch im Ruhezustand fließen.
Die an dem gezeigten Beispiel dargestellten Probleme sind typisch für alle bipolaren Flipflop-Speicherzellen, deren Zeilenselektion an den aktiven Flipflop-Transistoren vorgenommen wird und bei denen die Bitleitungen mit den Zellknoten über hinsichtlich ihrer Leitungscharakteristik unsymmetrische Ansteuerungselernente verbunden sind. Dazu zählen beispielsweise neben den angesprochenen Speicherzellen auch bipolare Flipflop-Speicherzellen mit Multiemitter-Transistoren oder mit einer Transistorkopplung zwischen den Zellknoten und Bitleitungen usw.
In Fig. 2 ist das Schaltbild einer Ausführungsform einer Speicherzelle nach der Erfindung dargestellt, die hinsichtlich der oben erläuterten Probleme bedeutend verbessert ist. Die Speicherzelle basiert wiederum auf einer Flipflop-Schaltung, die beispielsweise mit der in Fig. 1 gezeigten Schaltung gleich ist. |Die beiden aktiven NPN-Flipflop-Transistoren T1 und T2 sind in gekannter Weise hinsichtlich ihrer Kollektor- und Basiszonen kreuzgekoppelt. Die Emitter der Flipflop-Transistoren sind miteinander verbunden und liegen an einer festen Bezugsspannung, oeispielsweise auf Massepotential. Im Lastzweig jedes Flipfloptrransistors ist im Ausführungsbeispiel nach Fig. 2 ein Wider-
GE 973 Q26
6 0 9 8 2 6/0465
mm Q —
stand R1 bzw. R2 vorgesehen, über die die Speicherzelle mit der Betriebsspannung +V verbunden ist. Der Speicherzustand einer solchen Speicherzelle wird wiederum durch das Potential an den Zellknoten 1 und 2 repräsentiert. Für die Lastelemente der Flipflop-Transistoren können die verschiedensten Ausführungsformen vorgesehen werdem. beispielsweise ohmsche Widerstände in einfach oder doppelt diffundierter Form, dotierte Streifen, aber auch Transistorstrukturen, insbesondere z.B. laterale PNP-Bipolartransistoren. Ganz allgemein können als Lastelemente alle bekannten Halbleiterstrukturen eingesetzt werden, die mit einem Bipolarprozeß kompatibel sind.
Im Gegensatz zu den oben abgehandelten bipolaren Flipflop-Speicherzellen der bisherigen Art erfolgt bei der Speicherschaltung nach der Erfindung die Ansteuerung des Flipflops in davon verschiedener Weise. Die Ankopplung der Zellknoten 1 und 2 des Flipflops an die Bitleitungen BL1 bzw. BL2 wird über Schottky-Gate-Feldeffekttransistoren, im folgenden MESFET genannt, T3 bzw. T4 vorgenommen. Die Steueranschlüsse dieser MESFET T3 und T4 sind miteinander verbunden und an die Wortleitung WL angeschlossen. Maßgeblich für die Wahl der Ansteuerungsf elemente ist im Rahmen der vorliegenden Erfindung, daß ganz allgemein mit einem Bipolarprozeß kompatible Dreipole mit symmetrischer Leitungscharakteristik benutzt werden, welche die Wort- und Bitselektion getrennt von der Flipflop-Grundschaltung der Speicherzelle vorzunehmen gestatten. Es ist ersichtlich, daß damit die oben geschilderten Nachteile des mit jeder Selektion verbundenen "Pumpens" der Flipflop-Potentiale nicht mehr auftreten. Wegen der symmetrischen Leitungscharakteristik der MESFET T3 und T4 kann ferner in einfacher Weise sowohl das Aufladen als auch das Entladen der Zellknoten vorgenommen werden. Damit aber sind die oben erläuterten Probleme hinsichtlich des ansonsten unterschiedlichen Lese-/Schreibverhaltens solcher bipolaren Flipflop-Speicherschaltungen wirksam verhindert.
Wie bereits erwähnt und später noch im einzelnen erläutert werden wird, ist für die Wahl von MESFET als Ansteuerungselementen ent-GE 974 026
609826/0465
2A60150
scheidend, daß diese sich mit bereits heute üblichen Bipolarprozessen herstellen lassen. In diesem Zusammenhang kann beispielsweise darauf verwiesen werden, daß für bipolare Flipflop-Speicherschaltungen mit Diodenankopplung Schottky-Dioden bzw. allgemein Metall-Halbleiterübergänge vorgesehen werden. Es handelt sich demnach keineswegs um einen der sogenannten kombinierten Herstellungsprozesse, die beispielsweise für die gleichzeitige Herstellung von Isolierschicht-Feldeffekttransistoren und Bipolartransistoren eingesetzt werden müssen. Diese letzteren Verfahren stehen zwar heute in gewissem Umfang zur Verfügung, sie erfordern jedoch außerordentlich komplexe und kritische Verfahrensschritte und -kontrollen. Wie ebenfalls später noch näher erläutert werden wird, sind die als Ansteuerungselemente benutzten MESFET T3 und T4 in vorteilhafter Weise über einer vergrabenen relativ hoch dotierten Zone ausgebildet, so daß sich eine neuartige Kanalsteuerung mit kleinen und unkritischen Spannungspegeln für die Wortleitung ergeben.
Aus der Vielzahl von Möglichkeiten für die Wahl der Ansteuerungselemente, von denen zu fordern ist, daß sie hinsichtlich ihrer Leitungscharakteristik symmetrische Dreipole darstellen und mit einem Bipolarprozeß kompatibel sind, soll ferner auf die Gruppe der Sperrschicht-Feldeffekttransistoren hingewiesen werden. Diese benutzen eine Gate-Dotierung zur elektrischen Beeinflussung der Kanalzone und lassen sich zusammen mit Bipolartransistoren in einem einheitlichen Prozeß herstellen. Weiterhin kommen entsprechend ausgelegte laterale Bipolar-Transistorstrukturen in Frage usw.
Die Erläuterung der Betriebsweise der Speicherzelle nach Fig. 2 kann auf die Verhältnisse hinsichtlich der Ansteuerung beischränkt werden, da der der Speicherzelle zugrundeliegende Flipflop-Grundschaltkreis konventionell ist. Im Ruhezustand, d.h. wenn die Speicherzelle nicht selektiert ist, wird durch das Potential der Wortleitung, z.B. -4V, bewirkt, daß die MESFET T3 und T4 gesperrt sind. Damit ist das Speicher-Flipflop
L : ■
GE 974 026
609 8 2 6/0465
von den zugeordneten Bitleitungen BL1 und BL2 isoliert. In der Selektionsphase wird das Wortleitungspotential auf den Wert der Versorgungsspannung von etwa +1,5 V angehoben, wodurch T3 und T4 leitend werden und so in ohne weiteres ersichtlicher Weise das Auslesen der Speicherinformation bzw. das Umschreiben der Zelle gestatten. Dabei kann das Lesen durch Feststellen des Differenzsignales zwischen den beiden Zellknoten 1 und 2 durch einen an das jeweilige Bitleitungspaar angeschlossenen Leseverstärker, insbesondere Differenzverstärker, erfolgen. Zum Umschreiben der Speicherinformation ist man nun nicht darauf beschränkt, den mit dem leitenden Flipflop-Transistor verbundenen entladenen Zellknoten durch einen von außen zuzuführenden hohen Strom aufzuladen, sondern kann in demgegenüber erheblich einfacherer Weise und vor allen Dingen ohne eine Verschlechterung beim Lesevorgang in Kauf nehmen zu müssen, den mit dem jeweils gesperrten Flipflop-Transistor verbundenen aufgeladen Zellknoten über die zugehörige Bitleitung entladen. Als typische Spannungswer te sind beim Lesen etwa +1,5 V auf beiden Bitleitungen und beim Schreiben etwa +1,5 V auf der einen bei gleichzeitig etwa O V auf der anderen Bitleitung anzusehen.
Ein vorteilhaftes Ausführungsbeispiel des integrierten Aufbaus der Speicherschaltung nach der Erfindung ist in den Fign. 3A in einer Draufsicht, sowie in Fig. 3B in einem Querschnitt für zwei (benachbarte) Flipflop-Speicherzellen dargestellt. Die Auslegung der Lastelemente kann, wie erwähnt, konventionell in zusätzlichen, getrennten Isolationswannen erfolgen und ist deshalb nicht dargestellt.
Auszugehen ist von einem Herstellungsprozeß, der sowohl Bipolartransistoren als auch Schottky-übergänge zu erzielen gestattet. Zur Erläuterung des strukturellen Aufbaus einer derartigen Halbleiter-Speicherschaltung wird zunächst auf die Schnittdarstellung in Fig. 3B bezuggenommen. Ausgegangen wird von einem P-leitenden Silizium-Substrat, in das bereichsweise hochdotierte P+Gebiete 10 zur späteren Isolation und 11 für die Kanal-
GE 974 026
609826/0465
Steuerung der MESFET-Ansteuerungselemente in einem gemeinsamen Prozeßschritt eingebracht werden. Wie mit unterbrochenen Linien angedeutet ist, können ferner für die Bipolartransistoren N+Gebiete 12 und 13 als Subkollektorzonen vorgesehen werden. Auf dem Substrat wird anschließend eine N-Epitaxieschicht ausgebildet, wobei die Leitfähigkeit der Epitaxieschicht so gewählt wird, daß damit Metall-Halbleiter-Übergänge erzielt werden können. Durch ι Ausdiffusion bei diesem sowie den nachfolgenden Verfahrensschritte|n • dehnen sich die im Substrat gebildeten hochdotierten Bereiche 10, 11, 12 und 13 bis in die Epitaxieschicht hinein aus, so daß sie : schließlich die in Fig. 3B gezeigte Form bieten. Mittels eines geeigneten Dotierungsverfahrens, z.B. durch Diffusion und/oder Ionenimplantation werden anschließend die P Basisbereiche 14 ; für die bipolaren Flipflop-Transistoren sowie die N+Zonen 15 bis 19 vorgesehen. Dabei stellen die Zonen 15 bzw. 19 die Emitterzonen jeweils eines bipolaren Flipflop-Transistors
dar, während die Zonen 16 bzw. 18 die Kollektor-Anschlußzonen bilden. Durch den relativ hohen Dotierungsgrad der Kollektor-, Anschlußzonen 16 bzw. 18 ist sichergestellt, daß an diesen ■ Stellen kein Metall-Halbleiterübergang zur Schaffung einer ι Schottky-Diode entsteht, wie er für den noch zu erläuternden MESFET -im Gegensatz dazu gerade angestrebt wird. Schließlich j stellt das N+Gebiet 17 die gemeinsame Source'-Zone für zwei MESFET dar, deren Drain-Zonen zum einen das N+Gebiet 16 bzw. ( zum anderen das N+Gebiet 18 sind.
I
Auf der Oberfläche des derart strukturierten Halbleiterkörpers
; ist schließlich in an sich bekannter Weise eine Doppellagen-
; metallisierung vorgesehen, wobei die erste Metallisierungs-
! ebene vom Halbleiterkörper durch eine dünne Schicht 20 aus vorzugsweise thermischem Siliziumdioxid isoliert ist. In dieser ersten Metallisierungsebene sind die Kollektor-Basis-Verbindungen der aktiven Flipflop-Transistoren unter Vorsehung entsprechender Kontaktöffnungen zum Halbleiterkörper ausgebildet, vgl. die Leiterzüge 21, 22 bzw. 21', 22". Die Emitterverbindungen der Flipflop-Transistoren erfolgt über die Leiterzüge 23 GE 974 026
609826/04 6 5
bzw. 23'. In dieser ersten Metallisierungsebene sind ferner die für die beiden dargestellten Speicherzellen vorgesehenen
Wortleitungen WL1 und WL2 zu erkennen, die mit den Steuerelektroden der für die Ansteuerung einer Speicherzelle vorge- ! sehenen MESFET identisch sind. Daraus folgt, daß zur Erzielung eines Metall-Halbleiter-Übergangs bzw. zur Schaffung eines iSchottky-Gate-Feldeffekttransistors für das Material der Wortleitungen ein Metall ausgewählt werden muß, das an den I Dotierungsgrad der Epitaxieschicht so angepaßt ist, daß sich I an den Berührungsflächen Gleichrichter-Übergänge bilden. Zur ; Erzielung solcher Metall-Halbleiter-Übergänge sind nach : dem Stande der Technik eine Vielzähl von Metall-Halbleiter- ; Kombinationen bekannt, auf die ohne weiteres zurückgegriffen ' werden kann. Als besonders vorteilhaft ist ein Aluminium-Halbleiterkontakt anzusehen, wobei das Halbleitermaterial relativ niedrig dotiert sein sollte und Aluminium als Metallkontakt ,dienen kann. Darin liegt keine einschränkende Bedingung, da I Aluminium ohnehin in den konventionellen Verfahren als Leiterzugmaterial bevorzugt wird.
ι Die den Halbleiterkörper auf seiner Oberfläche bedeckende ίIsolierschicht 20 erstreckt sich über den Isolationszonen ;10 etwas in den Halbleiterkörper hinein, so daß durch die Isolierschichtgebiete 24 eine vollständige gegenseitige Isolation bestimmter Halbleitergebiete im Halbleiterkörper erreicht wird. Insbesondere werden dadurch die Steuerelektroden 1 der für die Ansteuerung einer Speicherzelle vorgesehenen beiden MESFET voneinander isoliert. Bei dieser Isolationsweise handelt ! es sich um eine Mischform, indem nämlich in den oberflächennahen Bereichen eine dielektrische und weiter im Innern des ;Halbleiterkörpers eine Isolation mittels gesperrter P/N-Über- !gänge vorliegt. Dadurch werden insbesondere die äußerst !schädlichen Querströme an der Oberfläche unterdrückt. Diese j Isolationsmethode ist an sich bekannt, jedoch neu in Bezug auf
die Isolation von MESFET.
GE 974 026
60982 6/0465
Über der ersten Metallisierungsebene befindet sich eine davon durch eine zweite Isolierschicht 25, z.B. aus mittels Kathodenzerstäubung aufgebrachtem Sliziuirtdioxid getrennte zweite Metallisierungsebene für die Bitleitungen BL1 bzw. BL2. Die Bitleitungs-Metallisierung enthält dabei Kontaktbereiche zu den Source-Gebieten, z.B. 17, der als Ansteuerungselemente ' verwendeten MESFET.
Bei den im Rahmen der Erfindung verwendeten MESFET handelt es sich um besonders vorteilhaft modifizierte Schottky-Gate-Feldeffekttransistoren. Betrachtet sei beispielsweise der : MESFET, dessen Gate von der Wortleitung WL1 gebildet ist. Die N+Zonen 17 und 16 stellen dabei die Source- und Drain-Zone dar. Der erfindungsgemäß modifizierte MESFET weist einen leitenden Kanal auf, der durch die in unterbrochenen Linien angedeutete Verarmungszone B der WL1-Schottky-Diode ; und die Verarmungszone A der darunter angeordneten P+Zone 11 begrenzt wird. Die Ausdehnung der unteren Verarmungszone A I kann durch die Substratvorspannung frei gewählt werden, während die Ausdehnung der Verarmungszone B durch das Gate-Potential , von WL1 gesteuert wird. Es ist ersichtlich, daß die Verarmungsi zone B unter der Wortleitung die Verarmungszone A bei negativer Vorspannung von WL1 gegenüber der Epitaxie berührt und so den : MESFET als Ansteuerungselement sperrt. Durch die zusätzliche ' für den MESFET vorgesehene P+Zone 11 ist nur eine geringe Aus- : dehnung der Verarmungszone B erforderlich, um diesen Kanal zu
sperren. Dieser Fall ist im Bereich der Wortleitung WL2 anhand . des Verlaufs der Verarmungszone B1 dargestellt.
In Fig. 3A ist eine zu dem Querschnitt von Fig. 3B gehörende
Draufsicht auf die gegenseitige Anordnung der aktiven Flipflopi
und Ansteuerungstransistoren für zwei nach der Erfindung ausge-
; bildete Flipflop-Speicherzellen dargestellt, wobei mit 30 die Trennungslinie zwischen den aktiven Elementen der beiden Zellen angedeutet ist. Darin sind die zu einer Speicherzelle gehörenden Flipflop-Transistoren T1 und T2 mit den zugehörigen An-GE 974 026
6 0 9 8 2 C3 / 0 4 β
Steuerungselementen T3 und T4 in ihrer zonenmäßigen Zuordnung deutlich gemacht. Es 6ist insbesondere ersichtlich, daß die Flipflop-Transistoren mit den zugehörigen MESFET in flächensparender Weise zusammengefaßt werden können.
Damit ist eine bipolare Flipflop-Speicherzelle angegeben, die es ermöglicht, umfangreiche Speieheranordnungen aufzubauen, bei denen der Geschwindigkeitsvorteil der bipolaren Transistoren, insbesondere für die Dekodierschaltkreise, behalten wird, ohne den Nachteil des potentialmäßigen "Pumpens" der gesamten Speicherzelle (n) in Kauf nehmen zu müssen. Gegenüber Speichern mit Transistor- oder Diodenkopplung und Selektion an den aktiven Flipflop-Transistoren ergeben sich verbesserte Stäbilitäts- sowie Schreib-/ Leseeigenschaften. Damit können insbesondere geringe Schreibströme, unkritische Schaltpegel für die Wortselektion sowie durch die als MESFET ausgeführten Ansteuerungselemente schnelle Lese- und Schreibzeiten erreicht werden. Schließlich sind derartige Speicherzellen mit konventionellen Bipolarprozessen herstellbar, wobei der benötigte Halbleiterflächenaufwand durchaus vergleichbar ist mit den bei dioden- oder trahsistorgekoppelten Speicherzellen.
GE 974 026
6 09826/0465

Claims (9)

  1. - 16 PATENTANSPRÜCHE
    My Monolithisch integrierbare Speicheranordnung mit Speicherzellen, die jeweils aus einem Flipflop mit Bipolartransistoren sowie diesen zugeordneten weiteren Ansteuerungselementen zur Speicherselektion bestehen, dadurch gekennzeichnet, daß die aktiven Flipflop-Transistoren Bipolartransistoren und die Ansteuerungselernente hinsichtlich ihrer Leitungscharakteristik symmetrische Dreipolelemente sind, die mit ihrer Steuerstrecke zwischen den Zellknoten des Flipflops und den jeweils zugeordneten Bitleitungen angeordnet und deren Steueranschlüsse mit der Wortleitung verbunden sind.
  2. 2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ansteuerungselemente Feldeffekttransistoren sind, deren Source- und Drain-Anschlüsse mit der jeweiligen Bitleitung bzw. dem Flipflop-Zellknoten und deren Gate-Anschlüsse mit der Wortleitung verbunden sind.
  3. 3. Speicheranordnung nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die Ansteuerungselemente Schottky-Gate-Feldeffekttransistoren sind.
  4. 4. Speicheranordnung nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die Ansteuerungselemente Sperrschicht-Feldeffekttransistoren sind.
  5. 5. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Wortleitung gleichzeitig die Steuer- bzw. Gate-Elektrode der Ansteuerungselemente des Flipflops darstellt.
  6. 6. Speicheranordnung nach einem der vorhergehenden Ansprüche, GE 974 026
    609826/0 465
    dadurch gekennzeichnet, daß die als Ansteuerungselemente vorgesehenen Schottky-Gate-Feldeffekttransistoren über einem hochdotierten vergrabenen Halbleitergebiet mit gegenüber dem Kanalbereich entgegengesetztem Leitfähigkeitstyp gebildet sind und daß das vergrabene Halbleitergebiet mit einer den Kanalquerschnitt beeinflussenden Vorspannungsquelle verbunden ist.
  7. 7. Speicheranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Vorspannung des vergrabenen Halbleitergebietes über die Substratspannung einstellbar ist.
  8. 8. Speicheranordnung nach einem der vorhergehenden Ansprüche f gekennzeichnet durch gleichzeitig mit diesen vergrabenen Halbleitergebieten gebildete rahmenförmige Isolationszonen, auf denen jeweils bis zur Oberfläche des Halbleiterkörpers reichende dielektrische Isolationsgebiete angeordnet sind.
  9. 9. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeweils ein aktiver Flipflop-Transistor zusammen mit dem zugeordneten Ansteuerungselement in einem gemeinsamen Halbleitergebiet integriert ist, daß eine gemeinsame Emitterdotierung zur Bildung der Emitter- und Kollektorahschlußzonen der Flipflop-Transistoren sowie der Source-Zonen der Ansteuerungs-Feldeffekttransistoren vorgesehen ist und daß die Kollektor-Anschlußzone eines Flipflop-Transistors gleichzeitig die Drainzone des zugeordneten Ansteuerungs-Feldeffekttransistors darstellt.
    GE 974 026
    60 9 8 26/0465
DE2460150A 1974-12-19 1974-12-19 Monolitisch integrierbare Speicheranordnung Expired DE2460150C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2460150A DE2460150C2 (de) 1974-12-19 1974-12-19 Monolitisch integrierbare Speicheranordnung
US05/620,690 US3986173A (en) 1974-12-19 1975-10-08 Memory circuit
FR7533269A FR2295527A1 (fr) 1974-12-19 1975-10-20 Element de memoire pouvant etre integre de facon monolithique
GB4350875A GB1472817A (en) 1974-12-19 1975-10-23 Monolithic semiconductor storage cells
IT28648/75A IT1043638B (it) 1974-12-19 1975-10-24 Memoria perfezionata
JP14408575A JPS5727550B2 (de) 1974-12-19 1975-12-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2460150A DE2460150C2 (de) 1974-12-19 1974-12-19 Monolitisch integrierbare Speicheranordnung

Publications (2)

Publication Number Publication Date
DE2460150A1 true DE2460150A1 (de) 1976-06-24
DE2460150C2 DE2460150C2 (de) 1984-07-12

Family

ID=5933872

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2460150A Expired DE2460150C2 (de) 1974-12-19 1974-12-19 Monolitisch integrierbare Speicheranordnung

Country Status (6)

Country Link
US (1) US3986173A (de)
JP (1) JPS5727550B2 (de)
DE (1) DE2460150C2 (de)
FR (1) FR2295527A1 (de)
GB (1) GB1472817A (de)
IT (1) IT1043638B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2726997A1 (de) * 1976-08-16 1978-02-23 Fairchild Camera Instr Co Bipolare speicherzelle mit wahlfreiem zugriff
US5239502A (en) * 1990-08-02 1993-08-24 Carlstedt Elektronik Ab Bit storage cell

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016551A (en) * 1976-03-10 1977-04-05 Data General Corporation Dynamic MOS memory with reduced propagation delay
US4150392A (en) * 1976-07-31 1979-04-17 Nippon Gakki Seizo Kabushiki Kaisha Semiconductor integrated flip-flop circuit device including merged bipolar and field effect transistors
US4290185A (en) * 1978-11-03 1981-09-22 Mostek Corporation Method of making an extremely low current load device for integrated circuit
US4251876A (en) * 1978-11-03 1981-02-17 Mostek Corporation Extremely low current load device for integrated circuit
JPS58213450A (ja) * 1982-06-04 1983-12-12 Toshiba Corp 半導体装置の多層配線構造
DE3330013A1 (de) * 1983-08-19 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Statische speicherzelle
US4868628A (en) * 1984-08-22 1989-09-19 Signetics Corporation CMOS RAM with merged bipolar transistor
DE3529422A1 (de) * 1985-08-16 1987-02-26 Stabilus Gmbh Dichtung fuer pneumatische, hydraulische oder hydropneumatische aggregate
US4821235A (en) * 1986-04-17 1989-04-11 Fairchild Semiconductor Corporation Translinear static memory cell with bipolar and MOS devices
US4991138A (en) * 1989-04-03 1991-02-05 International Business Machines Corporation High speed memory cell with multiple port capability
JPH04318395A (ja) * 1991-02-13 1992-11-09 Internatl Business Mach Corp <Ibm> メモリセル回路
JP3400894B2 (ja) * 1995-07-14 2003-04-28 三菱電機株式会社 スタティック型半導体記憶装置
US5875127A (en) * 1996-10-24 1999-02-23 Yin; Ronald Loh-Hwa Non-volatile semiconductor memory device having a floating gate storage capacitor and method of operating thereof
US5717629A (en) * 1996-10-24 1998-02-10 Yin; Ronald Loh-Hwa Memory circuit and method of operation therefor
US5671182A (en) * 1996-10-24 1997-09-23 Yin; Ronald Loh-Hwa SRAM memory circuit and method of operation therefor
US5825687A (en) * 1996-12-04 1998-10-20 Yin; Ronald Loh-Hwa Low voltage memory cell, circuit array formed thereby and method of operation therefor
JP3741053B2 (ja) * 2002-02-18 2006-02-01 ソニー株式会社 画像処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1774128A1 (de) * 1968-04-13 1971-07-08 Ibm Deutschland Monolithische Speicherzelle
DE1774175A1 (de) * 1967-05-25 1971-11-18 Ibm Verfahren zum Betreiben von monolytischen Datenspeichern und Schaltungsanordnung zur Durchfuehrung des Verfahrens

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3815106A (en) * 1972-05-11 1974-06-04 S Wiedmann Flip-flop memory cell arrangement
US3553541A (en) * 1969-04-17 1971-01-05 Bell Telephone Labor Inc Bilateral switch using combination of field effect transistors and bipolar transistors
NL7107040A (de) * 1971-05-22 1972-11-24
GB1390034A (en) * 1971-09-22 1975-04-09 Ferranti Ltd Semiconductor information storage devices
US3747078A (en) * 1972-06-28 1973-07-17 Ibm Compensation technique for variations in bit line impedance
US3849675A (en) * 1973-01-05 1974-11-19 Bell Telephone Labor Inc Low power flip-flop circuits
US3879621A (en) * 1973-04-18 1975-04-22 Ibm Sense amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1774175A1 (de) * 1967-05-25 1971-11-18 Ibm Verfahren zum Betreiben von monolytischen Datenspeichern und Schaltungsanordnung zur Durchfuehrung des Verfahrens
DE1774128A1 (de) * 1968-04-13 1971-07-08 Ibm Deutschland Monolithische Speicherzelle

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: IEEE Journal of Solid-State Circuits, Vol. SC-8, No.5, Okt.1973, S.326-331 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2726997A1 (de) * 1976-08-16 1978-02-23 Fairchild Camera Instr Co Bipolare speicherzelle mit wahlfreiem zugriff
US5239502A (en) * 1990-08-02 1993-08-24 Carlstedt Elektronik Ab Bit storage cell

Also Published As

Publication number Publication date
IT1043638B (it) 1980-02-29
DE2460150C2 (de) 1984-07-12
JPS5727550B2 (de) 1982-06-11
FR2295527B1 (de) 1978-04-07
US3986173A (en) 1976-10-12
JPS5183740A (de) 1976-07-22
FR2295527A1 (fr) 1976-07-16
GB1472817A (en) 1977-05-11

Similar Documents

Publication Publication Date Title
DE2460150C2 (de) Monolitisch integrierbare Speicheranordnung
DE2235801C3 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE2621136C2 (de) Vorprogrammierter Halbleiterspeicher
DE69914746T2 (de) Halbleiter-schaltsstromvorrichtung mit betriebsverstärker und verfahren zur herstellung
DE2632036C2 (de) Integrierte Speicherschaltung mit Feldeffekttransistoren
DE69734241T2 (de) Statische speicherzelle
DE1499843A1 (de) Speicherzelle
DE2708126A1 (de) Speicherschaltung mit dynamischen speicherzellen
DE69929409T2 (de) Speicherzelle mit kapazitiver Last
DE1942559B2 (de) Speichereinrichtung fur Binann formation
DE2738678C3 (de) Monolithisch integrierte Speicherzelle
EP0000169B1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE1959744A1 (de) Monolithische Halbleiteranordnung
DE2142721A1 (de) Integrierte bistabile Speicherzelle
DE2363089B2 (de) Speicherzelle mit Feldeffekttransistoren
DE2033260C3 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE2424858A1 (de) Integrierte treiberschaltung
EP0004871B1 (de) Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle
DE2612666C2 (de) Integrierte, invertierende logische Schaltung
DE2309616A1 (de) Hybride speicherschaltung
EP0028306B1 (de) Monolithisch integrierte Speicheranordnung mit I2L-Speicherzellen
DE2101688A1 (de) Halbleiterspeicherzelle
DE2152109B2 (de) Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz
DE2125451A1 (de) Integrierte Halbleiterschaltung zur Speicherung von Daten
DE1912176C2 (de) Monolithische Speicherzelle

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee