JPS58213450A - 半導体装置の多層配線構造 - Google Patents

半導体装置の多層配線構造

Info

Publication number
JPS58213450A
JPS58213450A JP57096032A JP9603282A JPS58213450A JP S58213450 A JPS58213450 A JP S58213450A JP 57096032 A JP57096032 A JP 57096032A JP 9603282 A JP9603282 A JP 9603282A JP S58213450 A JPS58213450 A JP S58213450A
Authority
JP
Japan
Prior art keywords
wiring layer
wiring
connection hole
layers
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57096032A
Other languages
English (en)
Other versions
JPS6343895B2 (ja
Inventor
Yukihiro Ushiku
幸広 牛久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14154079&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS58213450(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57096032A priority Critical patent/JPS58213450A/ja
Priority to US06/482,783 priority patent/US4587549A/en
Priority to DE8383301992T priority patent/DE3377312D1/de
Priority to EP83301992A priority patent/EP0096455B2/en
Publication of JPS58213450A publication Critical patent/JPS58213450A/ja
Publication of JPS6343895B2 publication Critical patent/JPS6343895B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の多層配線構造の改良、特に接続
孔ノリーンの改良に関する。
〔発明の技術的背景とその問題点〕
近年の半導体製造技術の向上紘目覚しく、特に多層配線
技術においては、２層から３層、史に４層以上の多層配
線構造が実現されるに至っている。しかし、一方では配
線層の増加に伴い半導体表面の段差形状が益々複雑化し
てお・す、断線を含む配線特性の劣化や信頼性の低下等
の問題が表面化している。特に、所望の配線層間を接続
するだめの接続孔に関しては、従来出来るだけ大きく開
孔するのが一般的であり、かつ有利であると考えられて
いたが、このような接続孔でＬ以下に述べるような不都
合があった。
第１図は従来の多層配線技術を示す平面図で、第２図は
第１図の矢視Ａ−Ａ断面を示す図である。図中１社半導
体基板で、この基板１０表面には拡散層からなる第１の
配線層２が形成されている。半導体基板１上には第１の
絶縁層３が設けられ、この絶縁層３の上記配線層２上に
祉接続孔４が開孔されている。絶縁層３上にｌｉ、Ａ／
。
膜からなる第２の配線層５が設けられておシ、この配線
層５は接続孔４を介して第１の配線層２と接続されるも
のとなっている。ここで、接続孔４は上記各配線層２，
５間の接続を確実にするため配線層２，５０重畳する領
域で比較的大きく、かつ第２の配線層５の長さ方向に長
く形成されている。また、絶縁層３および第２の配線層
５上には第２の絶縁層６を介してＡｔ膜からなる第３の
配線層７が壇けられている。なお、この第３の配線層７
は第２の配線層５と交差する関係に形成され、かつ前記
接続孔４上を通過するものとなっている。
このような構成では、第３の配線層７は、第２図からも
判るように接続孔４上において、第１の絶縁膜３０表面
形状に起因する第２の絶縁膜６の段差により、絶縁膜６
への被覆性が悪くなシ、段差部においてその膜厚が極め
て薄くなる。このだめ、第３の配線層７の断切れや配線
抵抗増大等の配線特性の劣化を招き、またマイグレーシ
ョン等によるイ＾頼性低下を招くと言う間駒があった。
なお、上述した間融は第３の配線層７の幅よシも接続孔
４の長手方向の方が長く、配線層７が接続孔４にて完全
に横切られるために生じるものであり、これを避けるた
めには接続孔４を配線層７０幅より短く形成すれによい
。しかしながら、この場合接続孔４の面積が狭くなり、
第１の配線層２と第２の配線層５との接続が不確集とな
シ好ましくない。
〔発明の目的〕
本発明の目的は、配線層が接続孔上の段差を通過するこ
とに起因する該配線層の断切れや抵抗増大化等を未然に
防止することができ、配線特性および信頼性の向上をは
かシ得る半導体装置の多層配線構造を提供することＫあ
る。
〔発明の概要〕
本発明の骨子は、接続孔を複数に分割することによシ配
線層の一部が段差のない領域を通過できるようにしたこ
とにある。
すなわち本発明は、半導体基板上に複数の配線層をそれ
ぞれ絶縁層を介して積層すると共に、絶縁層に設けられ
た接続孔を介して所望の配線層間を接続してなる半導体
装置の多層配線構造において、上記接続孔を接続に供さ
れる上層側の配線層の長さ方向に複数に分割するようＫ
したものである。
〔発明の効果〕
本発明によれは、接続孔を分割することによシ、従来接
続孔上の段差にて横切られていた配線層の一部を段差の
ない領域に通過させることが可能となる。このため、該
配線層の断切れや抵抗増大化等を未然に防止することが
できる。
一方、接続孔を介する配線層間の接続特性は、接続孔の
面積のみならず周囲長に依存する。本発明の場合、接続
孔を分割しているのでその面積は狭くなるが、周囲長が
増大することになる。
このため、接続孔を小分割することによる接続特性の劣
化は殆んど問題とならない。また、接続孔を分割するこ
とによるパターンの追加やパターン面積の増大等を招く
ことがなく、さらに接続孔パターンの分割であるのでプ
ロセスの変更も伴わない。したがって、レイアウトやプ
ロセス等の変更なしに、配線特性および信頼性の向上を
はかることができ、半導体技術分野への有用性り極めて
大きい。
〔゛発明の実施例〕
第３図は本発明の一実施例に係わる多層配線構造を示す
平面図である。々お、第１図と同一部分には同一符号を
付して、その許しい説明鉱省略する。この実施例が先に
説明した従来例と異なる点は、前記接続孔４の代シに複
数の接続孔を形成したことである。すなわち、前記第１
の絶縁膜３には、前記第２の配線層５の長さ方向に沿っ
て４個の接続小孔Ｒｈ＋８ｂ＊８ｃ、８ｄが直線状に配
列形成されている。
このような構成であれは、第３の配線層２の一部を段差
のない領域を通過させることができる。すなわち、第３
図の矢視Ｂ−Ｂ断面では前記第２図に示す如く、第３の
配線層７は段差を横切ることになるが、矢視Ｃ−Ｃ断面
では第４図に示す如く段差のない領域を横切るととＫな
る。したがって、段差部での段切れや膜厚減少岬に起因
する第３の配線層１の断線や抵抗増大化を防止でき、配
線特性および信頼性の向上をはかることができる。
なお、本発明祉上述した実施例に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えは、前記接続孔の分割数は４個に
限るものではなく、適宜変更できるのは勿論のことであ
る。また、配線層の砂も３層に限るものではなく、４層
以上であってもよいのは勿論のことである。
【図面の簡単な説明】
第１図は従来の半導体装置の多層配線構造を示す平面図
、第２図は第１図の矢視Ａ−Ａ断面図、第３図り本発明
の一実施例に係わる多層配線構造を示す平面図、第４図
は第３図の矢視Ｃ−Ｃ断面図である。 １・・・半導体基板、２・・・第１の配線層、３・・・
第１の絶縁層、４・・・接続孔、５・・・第２の配線層
、６・・・第２の絶縁層、７・・・第３の配線層、８＆
。 ８ｂ、８ｃ・・・接続小孔。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に複数の配線層をそれぞれ絶縁層を介して
    積層すると共に、絶縁層に設けられた接続孔を介して所
    望の配線層間を接続してなる半導体装置の多層配線構造
    において、上記接続孔を接続に供される上層側の配線層
    の長さ方向に複数に分割したことを特徴とする半導体装
    置の多層配線構造。
JP57096032A 1982-06-04 1982-06-04 半導体装置の多層配線構造 Granted JPS58213450A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57096032A JPS58213450A (ja) 1982-06-04 1982-06-04 半導体装置の多層配線構造
US06/482,783 US4587549A (en) 1982-06-04 1983-04-07 Multilayer interconnection structure for semiconductor device
DE8383301992T DE3377312D1 (en) 1982-06-04 1983-04-08 Multilayer interconnection structure for semiconductor device
EP83301992A EP0096455B2 (en) 1982-06-04 1983-04-08 Multilayer interconnection structure for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57096032A JPS58213450A (ja) 1982-06-04 1982-06-04 半導体装置の多層配線構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP1198338A Division JPH0624220B2 (ja) 1989-07-31 1989-07-31 半導体装置

Publications (2)

Publication Number Publication Date
JPS58213450A true JPS58213450A (ja) 1983-12-12
JPS6343895B2 JPS6343895B2 (ja) 1988-09-01

Family

ID=14154079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57096032A Granted JPS58213450A (ja) 1982-06-04 1982-06-04 半導体装置の多層配線構造

Country Status (4)

Country Link
US (1) US4587549A (ja)
EP (1) EP0096455B2 (ja)
JP (1) JPS58213450A (ja)
DE (1) DE3377312D1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206164A (ja) * 1984-03-30 1985-10-17 Toshiba Corp 半導体メモリ装置
JPS60211866A (ja) * 1984-04-05 1985-10-24 Mitsubishi Electric Corp 半導体集積回路
JPS6276640A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体集積回路装置
JPS62274659A (ja) * 1986-05-22 1987-11-28 Mitsubishi Electric Corp 半導体装置
DE3641299A1 (de) * 1986-12-03 1988-06-16 Philips Patentverwaltung Integrierte halbleiter-schaltung mit mehrlagenverdrahtung
DE3902693C2 (de) * 1988-01-30 1995-11-30 Toshiba Kawasaki Kk Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen
US4975544A (en) * 1988-03-18 1990-12-04 Fujitsu Limited Connecting structure for connecting conductors in an electronic apparatus
JP3238395B2 (ja) * 1990-09-28 2001-12-10 株式会社東芝 半導体集積回路
US5466961A (en) 1991-04-23 1995-11-14 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US5185652A (en) * 1991-05-28 1993-02-09 Ncr Corporation Electrical connection between buses on a semiconductor integrated circuit
GB2276491A (en) * 1993-03-26 1994-09-28 Lucas Ind Plc Multilayered connections for intergrated circuits
DE4328474C2 (de) * 1993-08-24 1996-09-12 Gold Star Electronics Mehrschichtverbindungsstruktur für eine Halbleitereinrichtung
US6251773B1 (en) 1999-12-28 2001-06-26 International Business Machines Corporation Method of designing and structure for visual and electrical test of semiconductor devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4828185A (ja) * 1971-08-18 1973-04-13
JPS50141975A (ja) * 1974-05-01 1975-11-15
JPS5183740A (ja) * 1974-12-19 1976-07-22 Ibm
JPS5255379A (en) * 1975-10-31 1977-05-06 Toshiba Corp Semiconductor device
JPS53105991A (en) * 1977-02-28 1978-09-14 Oki Electric Ind Co Ltd Mamufacture of semiconductor device
JPS5726454A (en) * 1980-07-24 1982-02-12 Nec Corp Integrated circuit device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436611A (en) * 1965-01-25 1969-04-01 Texas Instruments Inc Insulation structure for crossover leads in integrated circuitry
US3436616A (en) * 1967-02-07 1969-04-01 Motorola Inc Ohmic contact consisting of a bilayer of gold and molybdenum over an alloyed region of aluminum-silicon
JPS584819B2 (ja) * 1975-08-28 1983-01-27 株式会社東芝 ハンドウタイソウチ
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
JPS5279679A (en) * 1975-12-26 1977-07-04 Toshiba Corp Semiconductor memory device
JPS55132055A (en) * 1979-03-30 1980-10-14 Nec Corp Mos integrated circuit
JPS55134962A (en) * 1979-04-09 1980-10-21 Toshiba Corp Semiconductor device
EP0154685B1 (en) * 1980-01-25 1990-04-18 Kabushiki Kaisha Toshiba Semiconductor memory device
US4260436A (en) * 1980-02-19 1981-04-07 Harris Corporation Fabrication of moat resistor ram cell utilizing polycrystalline deposition and etching
DE3114679A1 (de) * 1980-04-11 1982-01-14 Hitachi, Ltd., Tokyo Integrierte schaltung mit mehrschichtenverbindungen
JPS5773940A (en) * 1980-10-28 1982-05-08 Toshiba Corp Levelling method of insulation layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4828185A (ja) * 1971-08-18 1973-04-13
JPS50141975A (ja) * 1974-05-01 1975-11-15
JPS5183740A (ja) * 1974-12-19 1976-07-22 Ibm
US3986173A (en) * 1974-12-19 1976-10-12 International Business Machines Corporation Memory circuit
JPS5255379A (en) * 1975-10-31 1977-05-06 Toshiba Corp Semiconductor device
JPS53105991A (en) * 1977-02-28 1978-09-14 Oki Electric Ind Co Ltd Mamufacture of semiconductor device
JPS5726454A (en) * 1980-07-24 1982-02-12 Nec Corp Integrated circuit device

Also Published As

Publication number Publication date
US4587549A (en) 1986-05-06
DE3377312D1 (en) 1988-08-11
EP0096455B2 (en) 1992-03-18
EP0096455A3 (en) 1985-08-07
EP0096455B1 (en) 1988-07-06
JPS6343895B2 (ja) 1988-09-01
EP0096455A2 (en) 1983-12-21

Similar Documents

Publication Publication Date Title
JPS58213450A (ja) 半導体装置の多層配線構造
JPH01152662A (ja) 半導体記憶装置
JP2693750B2 (ja) 半導体装置
JP2504498B2 (ja) 半導体装置
JPH0277139A (ja) 半導体装置
JPH06283608A (ja) 半導体装置
JPS5853874A (ja) ジヨセフソン集積回路
JP2784360B2 (ja) インダクタンス素子
JPH02184035A (ja) 半導体装置
JP2003131258A (ja) 液晶表示装置
JPH01298746A (ja) 半導体装置及びその製造方法
JPH0693455B2 (ja) 半導体集積回路
JPS6037749A (ja) 配線層の形成方法
JPS58124260A (ja) 配線基板
KR0140683B1 (ko) 반도체 소자의 배선구조
JPH0223674A (ja) 配線の接続方法
JPS61294836A (ja) 集積回路の製造方法
JPH01154532A (ja) 半導体装置
JPH06151786A (ja) マスタースライス方式集積回路装置
JPS63253644A (ja) 半導体装置
JPH02196428A (ja) 半導体装置
JPS6313346A (ja) 集積回路
JPH0233952A (ja) 半導体集積回路
JPS59228732A (ja) マスタスライス型半導体装置
JPH0521426A (ja) 半導体集積回路