JPH01298746A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH01298746A
JPH01298746A JP12830688A JP12830688A JPH01298746A JP H01298746 A JPH01298746 A JP H01298746A JP 12830688 A JP12830688 A JP 12830688A JP 12830688 A JP12830688 A JP 12830688A JP H01298746 A JPH01298746 A JP H01298746A
Authority
JP
Japan
Prior art keywords
wiring
resistor
film
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12830688A
Other languages
English (en)
Inventor
Katsunobu Ueno
上野 勝信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12830688A priority Critical patent/JPH01298746A/ja
Publication of JPH01298746A publication Critical patent/JPH01298746A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔斗U  要〕 両端部に配線電極を有する抵抗体と、該抵抗体の上方に
その抵抗体を横断して配置された配線とを含んでなる半
導体装置に関し、 抵抗体の発熱に原因する配線の融解及び断線を防止する
ことを目的とし、 前記抵抗体の上方の配線が、設計ルール上許容され得る
限りに抵抗体の中央部より離れて配置されているように
構成するか、もしくは 前記抵抗体の上方の配線と同一の面上であって抵抗体の
中央部あるいはその近傍に他の配線とは独立したダミー
の配線をさらに有するように構成する。
〔産業上の利用分野〕
本発明は半導体装置及びその製造方法に関する。
本発明は、さらに詳しく述べると、両端部に配線電極を
有する抵抗体と、該抵抗体の上方にその抵抗体を横断し
て配置された配線とを含んでなる半導体装置、そしてそ
のような半導体装置を製造する方法に関する。本発明は
、特に大電流が流れる高抵抗を有する半導体集積回路の
ような半導体装置の製造において有利に利用することが
できる。
〔従来の技術〕
半導体装置は、機能や応用の面から、あるいは構造的な
面から、いろいろなものが公知である。
例えば、抵抗体の両端部に配線電極を設けるとともに、
その抵抗体を横断して配線を施した構造を有する半導体
装置が公知である。第5図は、この種の半導体装置の一
例を断面図(A)及びパターン図(B)で示したもので
、基板1上に第1絶縁膜2、抵抗体3、スルーホール5
及び6を有する第2絶縁膜4、そして配線電極7及び8
及び配線9が図示の通りに作り込まれている。配線9は
下方の抵抗体9を横断して延在している。この半導体装
置を構成材料についてみると、基板1はシリコンなどの
半導体基板であり、その上方の第1絶縁膜2は絶縁性酸
化膜、例えば下地のシリコン基板の熱酸化によって形成
された5i02膜である。
S+02膜2上にはポリシリコンやシリコンカーバイド
(SiC)からなる抵抗体3が形成される。このように
、酸化膜上に抵抗体を形成することは、特に寄生容量を
減少させるために14行われている。
第2絶縁膜4は、例えば、CVD法による5in2膜な
どであることができ、コンタクトホール5及び6を常法
に従って形成した後、配線電極7及び8ならびに配線9
が被着せしめられる。これらの電極は、例えば、アルミ
ニウムのような配線膜を蒸着などによって全面的に形成
した後、任意の手法によってパターニングすることによ
って得ることができる。
〔発明が解決しようとする課題〕
第5図に図示し、先に説明した半導体装置では、抵抗体
として用いるポリシリコン膜の発熱に原因して、抵抗体
の上方を横断する配線が融解し、断線する問題が屡々発
生している。このような配線の融解は、例えば、抵抗体
の部分が短くて、たとえ発熱がおこってもその熱が両端
部の配線電極から逃出し得るならば問題はないけれども
、実際には抵抗体が長くて、面配線電極間にかなりの間
隔があるのが現状である。本発明者の知見によれば、抵
抗体が長くなった時、その抵抗長の中央部における温度
の上昇が顕著である。このような抵抗体の発熱を防止す
ることは事実上不可能である。
本発明の目的は、したがって、両端部に配線電極を有す
る抵抗体と、該抵抗体の上方にその抵抗体を横断して配
置された配線とを含んでなる半導体装置において、抵抗
体の発熱に原因する配線の融解及び断線を防止すること
にある。
〔課題を解決するための手段〕
上記した目的は、本発明(第1の発明)によれば、両端
部に配線電極を有する抵抗体と、該抵抗体の上方にその
抵抗体を横断して配置された配線とを含んでなる半導体
装置において、前記抵抗体の上方の配線が、設計ルール
上許容され得る限りに抵抗体の中央部より離れて配置さ
れていることを特徴とする半導体装置によって達成する
ことができる。
ここで、抵抗体は、上記したように、ポリシリコン膜が
一般的であるけれども、必要に応じてその他の膜、例え
ばシリコンカーバイド膜などであってもよい。同様に、
抵抗体の下地の絶縁膜は、5iO7膜が一般的であるけ
れども、必要に応じてその他の膜、例えば窒化シリコン
(Si、N、)膜などであってもよい。また、抵抗体を
横断する例えばアルミニウム配線のよ・うな配線は、1
本でも、あるいは必要に応じて2本以上であってもよい
上記した目的は、また、本発明(第2の発明)によれば
、上記した第1の発明のように抵抗体の上方の配線を、
設計ルール上許容され得る限りに抵抗体の中央部より離
れて配置するとともに、前記抵抗体の上方の配線と同一
の面上であって抵抗体の中央部あるいはその近傍に、池
の配線とは独立したダミーの配線をさらに配置すること
を特徴とする半導体装置によって達成することができる
ここで、ダミーの配線は、プロセスの単純化の面などか
ら、その他の配線と同一の材料、例えばアルミニウムな
どから形成するのが好ましい。このダミー配線のパター
ンは特に限定されるものではないけれども、設計ルール
の許すかぎり幅広くかつ長くすることが好ましい。
また、この第2の発明による半導体装置は、本発明(第
3の発明)によれば、基板上に抵抗体を形成した後、前
記抵抗体を覆った絶縁膜を形成し、前記絶縁膜を選択的
に除去してコンタクトホールを形成し、前記絶縁膜を覆
った配線膜を形成し、そして前記配線膜を選択的に除去
して、前記抵抗体の両端部に前記コンタクトホールを介
して接続せる配線電極、前記抵抗体の上方にあってその
抵抗体を中央部より離れて横断せる配線、及び該配線と
同一の面上であって抵抗体の中央部あるいはその近傍を
横断せる他の配線とは独立したダミーの配線を形成する
ことを特徴とする製造方法によって提供することができ
る。
〔作 用〕
本発明では、抵抗体を横断して配線を形成する場合に、
抵抗体の中央部を避けて配線が行われる。
したがって、抵抗体の特に中央部において発熱がおこっ
ても、その熱の影響が配線にまで及ぶことは少い。また
、上記のような配線パターンに追加してダミー配線を形
成すると、たとえその抵抗体の発熱がはげしくても、よ
り効果的に放熱を行うことができ、同様に発熱の影響が
真の配線に及ぶことがない。
〔実施例〕
第1図は、本発明による半導体装置の好ましい一例を断
面図(A)及びパターン図(B)で示したものである。
シリコン基板1はその酸化によって形成されたSiO□
膜2を第1絶縁膜として有する。
抵抗体3は、第1絶縁膜2上にポリシリコンを成長させ
た後、パターニングし、不純物を拡散させることによっ
て抵抗体となしたものである。第2絶縁膜(同じ(5i
n2膜)4はコンタクトホール5及び6を有する。配線
電極7及び8は、アルミニウムから、先ず全面にアルミ
ニウム配線膜を蒸着により形成し、次いでこれをパター
ニングすることによって形成したものである。このパタ
ーニングの際、アルミニウム配線9もあわせて形成する
配線9は、図示の通り、抵抗体3の中央部より離れてお
り、したがって、抵抗体3の発熱時にもその熱の影響を
回避することができる。抵抗体3から配線9までの距離
は、設計ルールの許すかぎり大であることが好ましい。
また、配線9の幅は、大であればあるほど熱の影響を回
避もしくは分散させることができるであろう。
第2図は、抵抗体3のほぼ中央部の上方位置にさらにダ
ミー配線IOを有する点を除いて第1図に図示の半導体
装置に同じである。ここで、ダミー配線10は、配線電
極7及び8ならびに配線9と同時に、アルミニウム配線
膜のパターニングによって形成することができる。ダミ
ー配線10のパターンは、図示の例では直線状であるが
、任意に変更することができる。かかるダミー配線のパ
ターンは、しかし、設計ルールの許すかぎり幅広くかつ
長くするのが好ましい。なお、第2図(B)のような配
線パターンでは、抵抗体3の長さを107−とじ、その
中間部に幅2〜3−のダミー配線IOを配置することが
一例としてあげられる。
第3図(A)及び(B)は、それぞれ、本発明による半
導体装置の好ましい配線パターンを図示したものである
。第3図(A)では、ダミー配線10の抵抗体3を覆う
部分が幅広となっており、配線9に平行に延在せる部分
もかなり長い。第3図(B)では、2禾の配線9及び1
1の中間にダミー配線10が配置された例が示されてい
る。本例のダミー配線10も、抵抗体の中央部に対応す
る部分が幅広となっている。このようなダミー配線パタ
ーンを採用することにより、抵抗体3の中央部において
発生した熱を効率良く放散させることができる。
第2図に示した半導体装置は、例えば第4図(A)〜(
E)に断面図で示すようなプロセスを使用して、製造す
ることができる。
先ず、第4図(A)に示されるように、抵抗体3をポリ
シリコンから形成する。これは、シリコン基板lを酸化
してその表面にシリコン酸化膜(S10゜膜)2を第1
絶縁膜として形成し、形成されたS10□膜2の全面に
ポリシリコン膜を成長させ、このポリシリコン膜を所望
のパターンにエツチングし、さらにこれに不純物を例え
ばイオン注入(II)により拡散して抵抗を形成するこ
とによって行う。
次いで、第4図(B)に示されるように、ポリシリコン
膜3上を第2絶縁膜形成のための絶縁膜14で覆う。こ
の絶縁膜14の形成は、例えば、CVD法によるSlO
□膜の形成により行う。
引き続いてコンタクトホールを形成する。第4図(C)
に示されるように、先に形成した5in2膜を選択的に
エツチングして、コンタクトホール5及び6を有する第
2絶縁膜(Sit]□膜ン4を形成する。
コンタクトホールの形成後、第4図(D)に示されるよ
うに、配線膜17を全面的に形成する。
この膜17は、例えば、アルミニウムを蒸着により被着
せしめることにより行うことができる。
最後に、配線形成のためのパターニングを行う。
これは、所望の配線パターンに対応するマスクを用いて
、アルミニウム配線膜の選択エツチングにより行うこと
ができる。エツチングの結果、第4図(E)に示される
ように、いずれもアルミニウムからなる、配線電極7及
び8、配線9、そしてダミー配線lOが形成される。
〔発明の効果〕
本発明によれば、配線の下方に位置する抵抗体からの熱
を逃げやすくすることにより、抵抗値の温度変化が小さ
くなり、また、抵抗体上を横断する配線の融解を防止す
ることができる。また、ダミー配線を形成する場合には
、それを他の配線と同時に形成することができるのでプ
ロセスを複雑化しないばかりか、段差をなくすことがで
きるので、デバイスの平坦化に有効である。
【図面の簡単な説明】
第1図は、本発明による半導体装置の好ましい一例を示
した断面図(A)及びパターン図(B)、第2図は、本
発明による半導体装置のもう1つの好ましい例を示した
断面図(A)及びパターン図(B)、 第3図(A)及び(B)は、本発明による半導体装置の
好ましい配線例を示したパターン図、第4図(A)〜(
E)は、第2図の半導体装置の製造プロセスを順を追っ
て示した断面図、そして 第5図は、従来の半導体装置の一例を示した断面図(A
)及びパターン図(B)である。 図中、1は基板、2は第1絶縁膜、3は抵抗体、4は第
2絶縁膜、5及び6はコンタクトホール、7及び8は配
線電極、9は配線、そして10はダミー配線である。

Claims (1)

  1. 【特許請求の範囲】 1、両端部に配線電極を有する抵抗体と、該抵抗体の上
    方にその抵抗体を横断して配置された配線とを含んでな
    る半導体装置において、前記抵抗体の上方の配線が、設
    計ルール上許容され得る限りに抵抗体の中央部より離れ
    て配置されていることを特徴とする半導体装置。 2、前記抵抗体の上方の配線と同一の面上であって抵抗
    体の中央部あるいはその近傍に他の配線とは独立したダ
    ミーの配線をさらに有することを特徴とする、請求項1
    に記載の半導体装置。 3、請求項2に記載の半導体装置を製造するに当って、
    基板上に抵抗体を形成した後、前記抵抗体を覆った絶縁
    膜を形成し、前記絶縁膜を選択的に除去してコンタクト
    ホールを形成し、前記絶縁膜を覆った配線膜を形成し、
    そして前記配線膜を選択的に除去して、前記抵抗体の両
    端部に前記コンタクトホールを介して接続せる配線電極
    、前記抵抗体の上方にあってその抵抗体を中央部より離
    れて横断せる配線、及び該配線と同一の面上であって抵
    抗体の中央部あるいはその近傍を横断せる他の配線とは
    独立したダミーの配線を形成することを特徴とする、半
    導体装置の製造方法。
JP12830688A 1988-05-27 1988-05-27 半導体装置及びその製造方法 Pending JPH01298746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12830688A JPH01298746A (ja) 1988-05-27 1988-05-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12830688A JPH01298746A (ja) 1988-05-27 1988-05-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH01298746A true JPH01298746A (ja) 1989-12-01

Family

ID=14981517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12830688A Pending JPH01298746A (ja) 1988-05-27 1988-05-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH01298746A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956592A (en) * 1992-08-12 1999-09-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes
JP2007180478A (ja) * 2005-12-28 2007-07-12 Hynix Semiconductor Inc フラッシュメモリ素子のレジスタ形成方法
JP2016034040A (ja) * 2005-05-13 2016-03-10 株式会社半導体エネルギー研究所 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956592A (en) * 1992-08-12 1999-09-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes
JP2016034040A (ja) * 2005-05-13 2016-03-10 株式会社半導体エネルギー研究所 半導体装置
US9972646B2 (en) 2005-05-13 2018-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US10847550B2 (en) 2005-05-13 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US11081505B2 (en) 2005-05-13 2021-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2007180478A (ja) * 2005-12-28 2007-07-12 Hynix Semiconductor Inc フラッシュメモリ素子のレジスタ形成方法

Similar Documents

Publication Publication Date Title
JPH01298746A (ja) 半導体装置及びその製造方法
JPS61164241A (ja) 半導体装置
US5204735A (en) High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same
JP2878088B2 (ja) 半導体装置およびその製造方法
JPH08195479A (ja) 半導体装置及びその製造方法
JPH01295440A (ja) 半導体装置
JPS60130155A (ja) 半導体装置
JP2687469B2 (ja) 半導体装置
KR920007784B1 (ko) 에미터안정화저항을구비한고주파반도체장치및그제조방법
JPH0310234B2 (ja)
JPH09260588A (ja) 半導体装置
JPS61191061A (ja) 半導体抵抗装置
JPS63229735A (ja) 半導体装置
JPH04243150A (ja) ポリシリコンヒューズ
JPS58165366A (ja) 半導体装置の製造方法
JPS60227459A (ja) 集積回路装置
JPH03116852A (ja) 半導体装置
JPH01222461A (ja) 半導体装置の製造方法
JPH05243497A (ja) 半導体装置
JPS6240757A (ja) 半導体装置
JPS61176147A (ja) 半導体装置の製造方法
JPS62134961A (ja) 半導体集積回路装置
JPH08125132A (ja) 半導体装置
JPS59130445A (ja) 半導体集積回路装置の製造方法
JPS63175462A (ja) 半導体装置