JPS63229735A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特に、異な層の多層導体配線間又
は電極と上層の導体配線間に多結晶シリコン抵抗体及び
接続用金属もしくは金属硅化物を有する半導体装置に関
する。

〔従来の技術〕

従来のこの種の半導体装置は、例えば、第６図に示すよ
うに、シリコン基板１５上に設けられたシリコン酸化膜
１６上に、多結晶シリコン抵抗素子１７が形成され、そ
の上を絶縁膜１８で覆い、絶縁膜１８の開孔部（コンタ
クト）１つにアルミ電極２０を有する構造となっていた
。

〔発明が解決しようとする問題点〕

上述した従来例においては、多結晶シリコン抵抗を形成
する製造工程を追加せねばならず、又、層抵抗の異なる
抵抗を使用する場合には、その都度製造工程を一つずつ
追加する為に、工程が煩雑になり、さらに、電極間の距
離（即ち抵抗の長さ）はフォトエツチング技術の制度に
よって決まっていた為に、抵抗値のバラツキが大きくな
るという欠点があった。

〔問題点を解決するための手段〕

本発明の半導体装置は、半導体基板上に形成された導体
配線層又は一導電型の半導体領域上に、導体配線と上層
の導体配線層の接続部又は上記半導体領域上の一部にの
み開孔部を有する絶縁膜が形成され、開孔部のうち一部
の開孔部には一導電型の多結晶シリコンが充填され、残
りの開孔部には金属ないし金属硅化物が充填されており
、開孔部上に導体配線層が形成され、この導体配線層上
に絶縁膜を有することを特徴とする。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図と第２図は、本発明の第１の実施例の断面図と平
面図を示す。

本実施例では、第１図及び第２図に示すように、Ｎ型シ
リコン基板１上のシリコン酸化膜２上に、アルミニウム
３及びタングステンシリサイド４の２層構造からなる第
１配線層５が形成されており、その上にプラズマ窒化膜
６が形成されており、プラズマ窒化膜６中にはスルーホ
ール７が形成されており、そのうちアルミニウム３もし
くはタングステンがつめ込まれているスルーホールがあ
り、残りのスルーホールにはＰ型多結晶シリコン８がつ
め込まれており、その上にタングステンシリサイド４及
びアルミニウム３の２層構造の第２配線層９が形成され
ており、さらにその上にカバー用のプラズマ窒化膜６が
形成されている。

次に本実施例の製造工程を第３図（Ａ）〜（Ｇ）を参照
して説明する。

まず、第３図（Ａ）に示すようにＮ型シリコン基板１の
表面に酸化してシリコン酸化膜２を形成する。次に、ス
パッタリング法によりアルミニウム３を付着し、さらに
その上にスパッタリング法もしくはＣＶＤ法によりタン
グステンシリサイド４を付着する。

次にフォトレジストを用い、フォトリソグラフィーによ
り、フォトレジストの配線パターンを形成し、このフォ
トレジストをマスクとしてタングステンシリサイド及び
アルミニウムをＲＩＥ（リアクティブ・イオン・エツチ
ング）法等によりエツチングし、除去する。この様にし
て第３図（Ｂ）に示すように第１配線層５を形成する。

次に第３図（Ｃ）の様に、第１配線層５上にプラズマ窒
化膜６を付着し、さらにフォトリソグラフィーを用いて
、フォトレジストによるスルーホールパターンを形成し
、このフォトレジストをマスクとしてプラズマ窒化膜６
をＲＩＥ方等によりエツチング除去しスルーポール７を
開孔する。

そして第３図（Ｄ＞の様に、フォトリソグラフィーによ
り第１．第２配線層の接続部をフォトレジストで覆うよ
うにしておいてＰ型多結晶シリコン８を付着しエッチバ
ック等により、スルーホール７の中にのみＰ型多結晶シ
リコン８をつめ込み、多結晶シリコン抵抗を形成する。

さらに第３図（Ｅ）の様に、ＣＶＤ法によりアルミニウ
ム３（もしくはタングステン）を付着し、エッチバック
等の方法により、Ｐ型多結晶シリコン８のつまっていな
いスルーホール７の中のみアルミニウム３をつけ込む。

次に、第３図（Ｆ）の様にスパッタリング法もしくはＣ
ＶＤ法によりタングステンシリサイド４を付着し、さら
にその上にスパッタリング法によりアルミニウム３を付
着する。そしてフォトリソグラフィーを用い、フォトレ
ジストによる第２配線層９のパターンを形成し、タング
ステンシリサイド及びアルミニウムをＲＩＥ法等により
工２ツチング除去し、第２配線層９を形成する。次に第
３図（Ｇ）の様にカバー用プラムマＣＶＤ窒化膜６を付
着する。

以上に説明した第１の実施例においては、本発明を２層
配線から成る半導体集積回路（バイポーラ型トランジス
タ及び電界効果型トランジスタ）に適用した場合である
が、２層以上の配線から成る半導体集積回路にも適用で
きる。

又、アルミニウム３と多結晶シリコン抵抗の間にバリア
ーメタルとしてタングステンシリサイドを用いたが他の
シリサイドもしくは白金シリサイド等の貴金属シリサイ
ドとチタン等の高融点金属の二層構造等を用いてもよい
。

又、Ｐ型多結晶シリコン抵抗の濃度を二種類以上変える
ことにより、高抵抗と低抵抗を形成することも出来、さ
らにＮ型多結晶シリコン抵抗を形成する場合にも適用で
きる。

次に本発明の第２の実施例として、本発明をＮＰＮ型バ
イポーラトランジスタの電極部に適用した場合について
説明する。

第２の実施例では、第４図に示すように、Ｎ型シリコン
基板１にＰ型拡散領域１０が設けられ、Ｐ型拡散領域１
０の中にＮ型拡散領域１１が設けられており、Ｎ型シリ
コン基板１上にシリコン酸化膜２が形成されており、シ
リコン酸化ｐＡ２中にはコンタクト１２が形成されてお
り、コンタクト１２の中には白金シリサイド１３が形成
され、ベース及びエミッタのコンタクト１２中には白金
シリサイド１３の上にタングステンがつめ込まれており
、コレクタのコンタクトの中にはＰ衆多結晶シリコン８
がつめ込まれており、その上にタングズテンシリサイド
４及びアルミニウム３の２層構造の第１配線層５が形成
されており、さらにその上にカバー用のプラズマ窒化膜
６か形成されており、コンタクト部に多結晶シリコン抵
抗を有している。

次に、本実施例の製造工程毎に断面図を第５図（Ａ）〜
（Ｅ）を参照して説明する。

まず、第５図（Ａ）に示すようにＮ型シリコン基板１中
にＰ型拡散領域１０を形成し、さらにＰ型拡散領域１０
中にＮ型拡散領域１１が設けられて、それぞれベース領
域、エミッタ領域が形成される。

次にＮ型シリコン基板１の表面にシリコン酸化膜２を熱
酸化等により形成する。そしてフォトリソグラフィー技
術を用いてベース、エミッタ、コレクタの各電極となる
コンタクト１２の開孔を行なう。

さらに第５図（Ｂ）の様に、コンタクト１２部に白金シ
リサイド１３を形成する。そしてフォトリソグラフィー
によりベース、エミッタのコンタクト１２をフォトレジ
ストで覆うようにしておいてＰ衆多結晶シリコン８を付
着し、エッチバック等によりコレクタのコンタクト１２
の中にのみＰ衆多結晶シリコン８をつめ込み多結晶シリ
コン抵抗を形成する。

さらに、第５図（Ｃ）の様に、ＣＶＤ法によりタングス
テン１４を付着し、エッチバック等の方法によりベース
及びエミッタのコンタクト内にのみタングステン１４を
つめ込む。

次に第５図（Ｄ）の様に、スパッタリング法等によりア
ルミニウム３を付着し、フォトリソグラフィーを用いて
アルミニウム３のエツチングを行ない第１配線層を形成
する。そして第５図（Ｅ）の様に、カバー用のプラズマ
窒化膜６を付着する。

以上に説明した第２の実施例では、コレクタ部分にのみ
多結晶シリコン抵抗を付けたが、エミッタやベース部分
につけてもよく、さらに全てのコンタクトに付けてもよ
い。

又、多結晶シリコン８中の不純物濃度をコンタクトによ
り変えることも可能であり、Ｎ型多結晶シリコン抵抗も
可能である。又、白金シリサイド１３のかわりに他の貴
金属シリサイドや高融点金属シリサイドでもよく、タン
グステン１４のかわりに他の金属を用いても良い。

第２の実施例は本発明をＮＰＮ型バイポーラトランジス
タに適用した場合であるが、導電型を変えることにより
同様にＰＮＰ型バイポーラトランジスタにも適用できる
。またトランジスタだけではなくダイオードや電界効果
型素子にも適用することが出来、又これらを含む集積回
路装置にも適用できる。

〔発明の効果〕

以上説明したように、本発明は半尋体集積回路のコンタ
クトの中もしくは多層配線の眉間スルーホールに多結晶
シリコン抵抗を設けることにより、抵抗形成工程を減ら
し、容易に多結晶シリコン抵抗を形成でき、又、同一層
内に層抵抗の異なる種々の多結晶シリコン抵抗を容易に
形成出来、又、コンタクトもしくはスルーホール部での
配線の断切れ防止の為のコンタクト、スルーホール内へ
充填用金属もしくは金属硅化物と同一層内に多結晶シリ
コン抵抗を形成出来るという効果がある。

又、上記多結晶シリコン抵抗は上下を金属にはさまれて
いる為に熱放散は非常に良く、多結晶シリコン抵抗の寸
法を小さく出来るという効果もある。

【図面の簡単な説明】

第１図は本発明の第１の実施例の断面図、第２図は第１
の実施例の平面図、第３図（Ａ）〜（Ｇ）は第１の実施
例の製造工程毎の断面図、第４図は本発明の第２の実施
例の断面図、第５図（Ａ）〜（Ｅ）は第２の実施例の製
造工程毎の断面図および第６図は従来例の断面図をそれ
ぞれ示す。 １・・・Ｎ型シリコン基板、２．１６・・・シリコン酸
化膜、３・・・アルミニウム、４・・・タングステンシ
リサイド、５・・・第１配線層、６・・・プラズマ窒化
膜、７・・・スルーホール、８・・・Ｐ型多結晶シリコ
ン、９・・・第２配線層、１０・・・Ｐ型拡散領域（ベ
ース）、１１・・・Ｎ型拡散領域（エミッタ）、１２．
１９・・・コンタクト、１３・・・白金シリサイド、１
４・・・タングステンシリサイド、１５・・・シリコン
基板、１７・・・多結晶シリコン抵抗素子、１８・・・
絶縁膜、２゜躬／図 第２図 第３図 第４図 躬ろ図

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上に形成された導体配線層又は一導電
   型の半導体領域上に、導体配線と上層の導体配線層の接
   続部又は前記半導体領域上の一部にのみ開孔部を有する
   絶縁膜が形成され、前記開孔部のうち一部の開孔部には
   一導電型の多結晶シリコンが充填され、残りの開孔部に
   は金属ないし金属硅化物が充填されており、前記開孔部
   上に導体配線層が形成され、該導体配線層上に絶縁膜を
   有することを特徴とする半導体装置。
2. （２）一導電型を有する多結晶シリコンが抵抗素子であ
   る特許請求の範囲第（１）項記載の半導体装置。