JP2719569B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2719569B2 JP2719569B2 JP63113018A JP11301888A JP2719569B2 JP 2719569 B2 JP2719569 B2 JP 2719569B2 JP 63113018 A JP63113018 A JP 63113018A JP 11301888 A JP11301888 A JP 11301888A JP 2719569 B2 JP2719569 B2 JP 2719569B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- silicide
- insulating film
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の配線構造に関する。
従来の半導体装置の配線構造は、特開昭61-43464の様
に、低抵抗を必要とする部分にシリサイド層を形成し、
高抵抗を必要とする部分にシリサイドを形成しないもの
であった。
に、低抵抗を必要とする部分にシリサイド層を形成し、
高抵抗を必要とする部分にシリサイドを形成しないもの
であった。
しかし、前述の従来技術では、高抵抗の部分と上部電
極−例えば、アルミニウム−とを接続する箇所に必ずし
もシリサイド層がなく、過大な電流が流れる接続箇所に
おいては、コンタクトマイグレーションが生じ、又、静
電保護においては、上記、問題以外に、拡散層端に、シ
リサイド層があると、拡散層端で、破壊が生じるという
問題点を有する。そこで、本発明では、このような問題
点を解決するもので、その目的とするところは、コンタ
クトマイグレーションや、静電破壊を防止することが可
能な半導体装置を提供することにある。
極−例えば、アルミニウム−とを接続する箇所に必ずし
もシリサイド層がなく、過大な電流が流れる接続箇所に
おいては、コンタクトマイグレーションが生じ、又、静
電保護においては、上記、問題以外に、拡散層端に、シ
リサイド層があると、拡散層端で、破壊が生じるという
問題点を有する。そこで、本発明では、このような問題
点を解決するもので、その目的とするところは、コンタ
クトマイグレーションや、静電破壊を防止することが可
能な半導体装置を提供することにある。
本発明の半導体装置は、シリコン基板に設けられた拡
散層、前記拡散層を電気的に分離するための絶縁膜、前
記シリコン基板上に前記拡散層上で互いに接しないよう
に設けられた第一及び第二シリサイド膜、前記拡散層上
方に設けられた絶縁膜、前記絶縁膜に設けられた第一ス
ルーホールを介して前記シリサイド膜に接続するように
設けられた第一電極層、前記絶縁膜に設けられた第二ス
ルーホールを介して前記第二シリサイド膜に接続するよ
うに設けられた第二電極層を有し、前記第一及び第二シ
リサイド膜は各々前記拡散層に電気的に接続し、前記拡
散層端部に接しないことを特徴とする。
散層、前記拡散層を電気的に分離するための絶縁膜、前
記シリコン基板上に前記拡散層上で互いに接しないよう
に設けられた第一及び第二シリサイド膜、前記拡散層上
方に設けられた絶縁膜、前記絶縁膜に設けられた第一ス
ルーホールを介して前記シリサイド膜に接続するように
設けられた第一電極層、前記絶縁膜に設けられた第二ス
ルーホールを介して前記第二シリサイド膜に接続するよ
うに設けられた第二電極層を有し、前記第一及び第二シ
リサイド膜は各々前記拡散層に電気的に接続し、前記拡
散層端部に接しないことを特徴とする。
第１図は、本発明における半導体装置−特に、静電保
護抵抗−の平面図である。シリコン基板に形成された静
電保護抵抗用の拡散層（101）内に、拡散層端から、２
μｍ離し、シリサイド層（102）を形成し、シリサイド
層内に、上部電極であるアルミニウム（104）とを接続
するスルーホール（103）を形成する。この様に、配置
した場合、外部からの過大な電流が流れても、コンタク
トマイグレーションが生じにくく、かつ、外部から静電
気が印加されても、拡散層端で破壊しにくくなる。第２
図は、本発明における半導体装置−特に、静電保護抵抗
−の断面図であって、201は、Ｎ型シリコン基板、202
は、選択酸化膜、203は、Ｐ型拡散層、204は、シリサイ
ド層、205は、層間絶縁膜、206は、スルーホール、207
は、アルミニウムである。第２図をもとに、製造方法に
ついて、説明する。Ｎ型シリコン基板に、選択酸化膜
（202）及びＰ型拡散層（203）を形成した後、熱酸化に
より、シリコン上に、200Åの熱酸化膜を形成し、シリ
サイド層を形成する箇所のみ、ホトエッチング法によ
り、熱酸化膜を除去し、チタニウムをスパッター法によ
り、500Å蒸着したのち、700℃で、シリサイド化し、そ
の後、過酸化水素水とアンモニア水の混合液で、酸化膜
上のチタニウムを選択的に除去し、アニールした後、気
相成長法により層間絶縁膜（205）を蒸着し、ホトエッ
チング法により、スルーホール（206）を形成し、アル
ミニウム（207）を、スパッター法により蒸着し、所望
の形状に加工する。
護抵抗−の平面図である。シリコン基板に形成された静
電保護抵抗用の拡散層（101）内に、拡散層端から、２
μｍ離し、シリサイド層（102）を形成し、シリサイド
層内に、上部電極であるアルミニウム（104）とを接続
するスルーホール（103）を形成する。この様に、配置
した場合、外部からの過大な電流が流れても、コンタク
トマイグレーションが生じにくく、かつ、外部から静電
気が印加されても、拡散層端で破壊しにくくなる。第２
図は、本発明における半導体装置−特に、静電保護抵抗
−の断面図であって、201は、Ｎ型シリコン基板、202
は、選択酸化膜、203は、Ｐ型拡散層、204は、シリサイ
ド層、205は、層間絶縁膜、206は、スルーホール、207
は、アルミニウムである。第２図をもとに、製造方法に
ついて、説明する。Ｎ型シリコン基板に、選択酸化膜
（202）及びＰ型拡散層（203）を形成した後、熱酸化に
より、シリコン上に、200Åの熱酸化膜を形成し、シリ
サイド層を形成する箇所のみ、ホトエッチング法によ
り、熱酸化膜を除去し、チタニウムをスパッター法によ
り、500Å蒸着したのち、700℃で、シリサイド化し、そ
の後、過酸化水素水とアンモニア水の混合液で、酸化膜
上のチタニウムを選択的に除去し、アニールした後、気
相成長法により層間絶縁膜（205）を蒸着し、ホトエッ
チング法により、スルーホール（206）を形成し、アル
ミニウム（207）を、スパッター法により蒸着し、所望
の形状に加工する。
以上述べたように本発明によれば、拡散層を電気的に
分離するための絶縁膜を有し、かつ、静電保護部分にお
いて、電気的に接続される部分のシリサイド層が、拡散
層端に接していないことにより、コンタクトマイグレー
ションによる拡散層のリーク電流防止及び拡散層端にお
ける静電破壊防止という効果を有する。
分離するための絶縁膜を有し、かつ、静電保護部分にお
いて、電気的に接続される部分のシリサイド層が、拡散
層端に接していないことにより、コンタクトマイグレー
ションによる拡散層のリーク電流防止及び拡散層端にお
ける静電破壊防止という効果を有する。
第１図は本発明の半導体装置の一実施例を示す主要平面
図。 第２図は本発明の半導体装置の一実施例を示す主要断面
図。 101……拡散層 102……シリサイド層 103……スルーホール 104……アルミニウム 201……Ｎ型シリコン基板 202……選択酸化膜 203……Ｐ型拡散層 204……シリサイド層 205……層間絶縁膜 206……スルーホール 207……アルミニウム
図。 第２図は本発明の半導体装置の一実施例を示す主要断面
図。 101……拡散層 102……シリサイド層 103……スルーホール 104……アルミニウム 201……Ｎ型シリコン基板 202……選択酸化膜 203……Ｐ型拡散層 204……シリサイド層 205……層間絶縁膜 206……スルーホール 207……アルミニウム
Claims (1)
- 【請求項１】シリコン基板に設けられた拡散層、前記拡
散層を電気的に分離するための絶縁膜、前記シリコン基
板上に前記拡散層上で互いに接しないように設けられた
第一及び第二シリサイド膜、前記拡散層上方に設けられ
た絶縁膜、前記絶縁膜に設けられた第一スルーホールを
介して前記シリサイド膜に接続するように設けられた第
一電極層、前記絶縁膜に設けられた第二スルーホールを
介して前記第二シリサイド膜に接続するように設けられ
た第二電極層を有し、前記第一及び第二シリサイド膜は
各々前記拡散層に電気的に接続し、前記拡散層端部に接
しないことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113018A JP2719569B2 (ja) | 1988-05-10 | 1988-05-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113018A JP2719569B2 (ja) | 1988-05-10 | 1988-05-10 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17244297A Division JPH1065111A (ja) | 1997-06-27 | 1997-06-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01283851A JPH01283851A (ja) | 1989-11-15 |
| JP2719569B2 true JP2719569B2 (ja) | 1998-02-25 |
Family
ID=14601375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63113018A Expired - Lifetime JP2719569B2 (ja) | 1988-05-10 | 1988-05-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2719569B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0462838A (ja) * | 1990-06-25 | 1992-02-27 | Matsushita Electron Corp | 半導体装置 |
| JP2908001B2 (ja) * | 1990-11-21 | 1999-06-21 | 日本電気株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58165366A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS60109261A (ja) * | 1983-11-18 | 1985-06-14 | Hitachi Ltd | 半導体集積回路装置 |
| JPS61216356A (ja) * | 1985-03-20 | 1986-09-26 | Nec Corp | 半導体抵抗 |
-
1988
- 1988-05-10 JP JP63113018A patent/JP2719569B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01283851A (ja) | 1989-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0463546B2 (ja) | ||
| JP2000164894A (ja) | 半導体構成素子並びに該半導体構成素子の製造方法 | |
| JP2719569B2 (ja) | 半導体装置 | |
| JPS6079748A (ja) | 半導体集積回路の多層配線構造 | |
| JP2904545B2 (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JPH0982747A (ja) | 半導体装置のパッド電極構造及びその製造方法 | |
| JPH1065111A (ja) | 半導体装置 | |
| JPS62172739A (ja) | 半導体集積回路 | |
| JPH0680733B2 (ja) | 半導体装置の配線接続部 | |
| JPS6236860A (ja) | シヨツトキ−バリア・ダイオ−ド | |
| JPH0738054A (ja) | 半導体装置 | |
| JPH0464458B2 (ja) | ||
| JPH0587137B2 (ja) | ||
| JP2682231B2 (ja) | 半導体装置 | |
| JPS599955A (ja) | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 | |
| JPH0883918A (ja) | 半導体装置 | |
| JPS63229735A (ja) | 半導体装置 | |
| JPS61207032A (ja) | 半導体装置 | |
| JPH0462838A (ja) | 半導体装置 | |
| JPS627703B2 (ja) | ||
| JP2002231969A (ja) | 半導体装置およびその製造方法 | |
| JPH0456227A (ja) | 半導体装置 | |
| JPH0330363A (ja) | 入出力保護回路を備えた半導体集積回路装置 | |
| JPS6295869A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |