JPH0680733B2 - 半導体装置の配線接続部 - Google Patents

半導体装置の配線接続部

Info

Publication number
JPH0680733B2
JPH0680733B2 JP62284322A JP28432287A JPH0680733B2 JP H0680733 B2 JPH0680733 B2 JP H0680733B2 JP 62284322 A JP62284322 A JP 62284322A JP 28432287 A JP28432287 A JP 28432287A JP H0680733 B2 JPH0680733 B2 JP H0680733B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
layer
silicon layer
thin
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62284322A
Other languages
English (en)
Other versions
JPH01128448A (ja
Inventor
一彦 高橋
真 瀬川
清文 落井
清志 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Information and Control Systems Corp
Original Assignee
Toshiba Corp
Toshiba Information and Control Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Information and Control Systems Corp filed Critical Toshiba Corp
Priority to JP62284322A priority Critical patent/JPH0680733B2/ja
Priority to EP88118684A priority patent/EP0315980A3/en
Priority to KR1019880014840A priority patent/KR910007513B1/ko
Publication of JPH01128448A publication Critical patent/JPH01128448A/ja
Publication of JPH0680733B2 publication Critical patent/JPH0680733B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野］ 本発明は、半導体装置の配線接続部に係わり、半導体装
置を製作する際に用いられる例えばAl等の金属配線層と
多結晶シリコンとの接続部に関するもので、特に抵抗と
して使用する高抵抗で薄い多結晶シリコンと金属配線と
の接続に使用するのに適したものである。
（従来の技術） 半導体装置を製作する工程で多結晶シリコンを高抵抗材
として使用するには、多結晶シリコンへ不純物拡散を少
なくし、かつ薄く堆積させることが一般的であるが、こ
の薄い多結晶シリコンと低抵抗配線であるAl等の金属配
線との電気的接続を行なうと、Al等の金属配線の突き抜
けなどの問題があるため、直接的な接続は行なわず、他
の層の厚い多結晶シリコン等を介しての接続が行なわれ
ている。
第２図、第３図に例を示す。第２図は、ゲート電極の形
成している多結晶シリコンを介したものであり、第３図
は、拡散層を介し接続を行なっているものである。第２
図、第３図において（ａ）は断面図、（ｂ）は平面図を
示すものであり、１はSi基板、２は絶縁膜、３はAl等の
金属配線４と厚さの薄い高抵抗多結晶シリコン層５とを
電気的に接続するため介在物となる第１層目多結晶シリ
コン、６は同ｎ型拡散層、７は多結晶シリコン層３と高
抵抗多結晶シリコン層５とを接続するためのコンタクト
ホール、８は金属配線層４と多結晶シリコン層３または
拡散層６とを接続するためのコンタクトホールである。
（発明が解決しようとする問題点） 多結晶シリコン５を高抵抗材として使用する場合、一般
的に多結晶シリコンへの不純物拡散を少なくし多結晶シ
リコン自体を薄く形成する方法を行なっている。この多
結晶シリコン５とAl等の金属配線層４との電気的接続を
行なう方法として第４図の様に金属配線層４と多結晶シ
リコン５をコンタクトホール10を介して接続を行なう場
合、このコンタクトホール10のエッチングが進み過ぎ、
エッチングが絶縁膜から接続を行なう薄い多結晶シリコ
ンまでをエッチングしてしまい、この金属配線層４は薄
い多結晶シリコン５との接続不良となり、さらには金属
配線膜が絶縁膜を突き抜け、下の層12との短絡を起こ
す。この為直接コンタクトホールを介して多結晶シリコ
ンと金属配線膜とを接続させず、第２図、第３図の様な
方法で接続を行なう。第４図において10は多結晶シリコ
ン層５と金属配線層４とを接続するためのコンタクトホ
ール、11はn+拡散層、12はn+拡散層11と接続されている
第１層目の多結晶シリコン層、13は金属配線層４が絶縁
膜２を突き抜け、他電位である第１層目の多結晶シリコ
ン層12と接触して短絡を起した個所である。しかし第２
図、第３図のゲートの多結晶シリコンと高抵抗の多結晶
シリコンとの接続を行なっても、工程の途中で１層目の
ゲートの多結晶シリコンと高抵抗多結晶シリコンを接続
するコンタクトホールを開け、高抵抗多結晶シリコンを
堆積させるまでの間に、このコンタクトホール内に薄い
酸化膜が成長する。これが原因でコンタクト抵抗が増大
し、電位の供給が出きなくなる恐れがある。またバリア
メタル等を使用し接続を可能とする場合もあるが、工程
がより複雑化する。
本発明は、薄い多結晶シリコンとAl等の金属配線と直接
コンタクトホールを介して接続を行なう部分に厚い多結
晶シリコンを敷き、この厚い多結晶シリコンは薄い多結
晶シリコンとコンタクトホールを介して接続を行なうえ
ことにより、厚い多結晶シリコンは、金属配線と薄い多
結晶シリコンとのコンタクトホールのエッチング進み過
ぎを、バリアとしての機能を果させることにより防ぎ、
また金属配線との接続不良をなくし、さらには配線エリ
アの縮少が行なえるようにしたことを目的とする。
［発明の構成］ （問題点を解決するための手段と作用） 本発明は、薄い多結晶シリコン層と金属配線層とを、コ
ンタクトホールを通して接続を行なう接続箇所におい
て、該接続箇所の下に前記薄い多結晶シリコン層よりも
厚い多結晶シリコン層を敷き、該厚い多結晶シリコン層
は前記接続箇所の下でコンタクトホールを通して前記薄
い多結晶シリコン層と電気的に接続されており、この薄
い多結晶シリコン層上に前記金属配線層の接続箇所が配
置されて前記コンタクトホール内で前記薄い多結晶シリ
コン層と金属配線層とが接続され、前記コンタクトホー
ル内における前記薄い多結晶シリコン層の上部の平坦な
部分の径よりも、前記金属配線層の前記薄い配線層への
接続箇所の径のほうが小であることを特徴とする半導体
装置の配線接続部である。即ち本発明は、半導体装置を
製作する際、高抵抗配線材として使用する薄い多結晶シ
リコンへ金属配線膜を直接接続を行なう。この接続個所
の下には、ゲート等を作る下の層の厚い多結晶シリコン
層を敷いておき、この多結晶シリコン層と高抵抗材の薄
い多結晶シリコン層とはコンタクトホールを介して電気
的接続を行なう。この様な３層構造にする事により金属
配線膜と薄い多結晶シリコンのコンタクトによるAl等の
金属の突き抜けが発生しても、下層の多結晶シリコンが
バリアとして働き、突き抜けを防止でき、下層（例えば
拡散層や基板）との短絡を防止できるようにし、かつま
た、厚い多結晶シリコン層を介して薄い多結晶シリコン
層と金属配線層とが接続できることにより、コンタクト
部分での断線事故を防止したものである。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図（ａ）は同実施例の断面図、同図（ｂ）は同図（ａ）
のパターン平面図であるが、ここで前記従来例のものと
対応する個所には同一符号を用いる。第１図において３
はシリコン基板１上に敷かれAl等の金属配線４の基板１
への突き抜け防止用のバリアとなる厚い多結晶シリコン
で、この場合この多結晶シリコン層３はMOSトランジス
タのゲート電極と考えてもよい。５は高抵抗配線材とな
る薄い多結晶シリコン層である。上記バリアとなる多結
晶シリコン層３と高抵抗配線材の多結晶シリコン層５と
は、コンタクトホール７を通して電気的に接続されてい
る。また高抵抗配線材の多結晶シリコン層５は、これと
多結晶シリコン層３との接続部上で、属配線層４とコン
タクトホール８を通して電気的に接続されている。しか
して多結晶シリコン層３と金属配線層４とは、薄い多結
晶シリコン層５を挾んで接続されたことになる。
上記実施例によれば、厚い多結晶シリコン層３は金属配
線４と薄い多結晶シリコン層５とのコンタクトホールの
エッチングの進み過ぎを、バリアとしての機能を果たす
ことにより防ぐことができる。また金属配線４の接続不
良をなくすことができる。つまり半導体装置の製造工程
で熱工程があり、多結晶シリコン５の析出によってAl等
の金属配線４のスパイクが生じても、厚い多結晶シリコ
ン層３がストッパとなって、他の導電層とショートする
のが防げるし、また多結晶シリコン層3,5は電気的に接
続されているから、上記スパイクにより配線層３と多結
晶シリコン層５間の接触面積が減っても、上記スパイク
による配線層４と多結晶シリコン層３間の接続により、
第１図の全体的に見た接続面積の減少が防げる。また第
１図の構成では、薄い多結晶シリコン層５よりも厚い多
結晶シリコン層３を敷き、薄い多結晶シリコン層５上に
金属配線層４の接続箇所が配置されてコンタクトホール
内で薄い多結晶シリコン層５と金属配線層４とが接続さ
れ、前記コンタクトホール内における薄い多結晶シリコ
ン層５の上部の平坦な部分の径よりも、金属配線層４の
薄い配線層５への接続箇所の径の方が小となるようにし
ている。このことは、金属配線層４の薄い配線層５への
接続箇所の径のほうが大であると、この接続箇所におい
て、多結晶シリコン層５が非常に薄いためにこの層を金
属配線層４が突き抜けた場合（いわば第４図のような状
態となったとき）、上記接続箇所で多結晶シリコン層５
が消滅して、層４、５間の接続が不良になる恐れがあ
る。しかし第１図（ａ）のごとく、金属配線層４の径を
かなり小さくしておけば、この径の外側で多結晶シリコ
ン層３と５とが接続されているから、この層５を金属配
線層４のコンタクト部分が突き抜けていても、多結晶シ
リコン層３を介してシリコン層５と配線層４とが良好に
接続できるものである。また層4,5,3の１個所での３層
構造接続だから、第２図，第３図のような離間接続の場
合よりも、配線エリアの縮小が可能となる。
なお本発明は実施例に限らず種々の応用が可能である。
例えば厚い多結晶シリコン層は、MOSトランジスタのゲ
ートを構成する多結晶シリコン、モリブデン等の配線材
で構成されていてもよい。
［発明の効果］ 以上説明した如く本発明によれば、バリアとしての機能
を有し、接続不良がなくなり、配線エリアの縮少が可能
となる等の利点を有した半導体装置の配線接続部が提供
できるものである。
【図面の簡単な説明】
第１図（ａ）は本発明の一実施例の断面図、同図（ｂ）
は同パターン平面図、第２図（ａ）、第３図（ａ）は従
来の配線接続部の断面図、第２図（ｂ）、第３図（ｂ）
は同パターン平面図、第４図は従来の配線接続部の不良
例を示す断面図である。 ３……厚い多結晶シリコン層、４……金属配線層、５…
…薄い高抵抗多結晶シリコン層、7,8……コンタクトホ
ール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 落井 清文 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 小林 清志 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (56)参考文献 特開 昭57−143853（ＪＰ，Ａ) 特開 昭58−130554（ＪＰ，Ａ) 特開 昭62−286252（ＪＰ，Ａ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】薄い多結晶シリコン層と金属配線層とを、
    コンタクトホールを通して接続を行なう接続箇所におい
    て、該接続箇所の下に前記薄い多結晶シリコン層よりも
    厚い多結晶シリコン層を敷き、該厚い多結晶シリコン層
    は前記接続箇所の下でコンタクトホールを通して前記薄
    い多結晶シリコン層と電気的に接続されており、この薄
    い多結晶シリコン層上に前記金属配線層の接続箇所が配
    置されて前記コンタクトホール内で前記薄い多結晶シリ
    コン層と金属配線層とが接続され、前記コンタクトホー
    ル内における前記薄い多結晶シリコン層の上部の平坦な
    部分の径よりも、前記金属配線層の前記薄い配線層への
    接続箇所の径のほうが小であることを特徴とする半導体
    装置の配線接続部。
  2. 【請求項２】前記厚い多結晶シリコン層は、MOSトラン
    ジスターのゲートを構成する多結晶シリコン、モリブデ
    ン等の配線材で構成されていることを特徴とする特許請
    求の範囲第１項に記載の半導体装置の配線接続部。
JP62284322A 1987-11-12 1987-11-12 半導体装置の配線接続部 Expired - Lifetime JPH0680733B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62284322A JPH0680733B2 (ja) 1987-11-12 1987-11-12 半導体装置の配線接続部
EP88118684A EP0315980A3 (en) 1987-11-12 1988-11-09 Semiconductor device having conductive layers
KR1019880014840A KR910007513B1 (ko) 1987-11-12 1988-11-11 반도체장치의 배선접속부

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62284322A JPH0680733B2 (ja) 1987-11-12 1987-11-12 半導体装置の配線接続部

Publications (2)

Publication Number Publication Date
JPH01128448A JPH01128448A (ja) 1989-05-22
JPH0680733B2 true JPH0680733B2 (ja) 1994-10-12

Family

ID=17677051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62284322A Expired - Lifetime JPH0680733B2 (ja) 1987-11-12 1987-11-12 半導体装置の配線接続部

Country Status (3)

Country Link
EP (1) EP0315980A3 (ja)
JP (1) JPH0680733B2 (ja)
KR (1) KR910007513B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940000504B1 (ko) * 1991-03-20 1994-01-21 삼성전자 주식회사 반도체장치의 층간콘택구조 및 그 제조방법
WO1999052150A1 (en) * 1998-04-03 1999-10-14 Zetex Plc Guard structure for bipolar semiconductor device
JP2001118927A (ja) * 1999-10-22 2001-04-27 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5736844A (en) * 1980-08-15 1982-02-27 Hitachi Ltd Semiconductor device
JPS57143853A (en) * 1981-03-03 1982-09-06 Toshiba Corp Semiconductor device
JPS58130554A (ja) * 1982-01-28 1983-08-04 Toshiba Corp 半導体装置の製造方法
JPS6276653A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体集積回路
JPS62286252A (ja) * 1986-06-04 1987-12-12 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
KR910007513B1 (ko) 1991-09-26
KR890008966A (ko) 1989-07-13
EP0315980A2 (en) 1989-05-17
EP0315980A3 (en) 1989-07-26
JPH01128448A (ja) 1989-05-22

Similar Documents

Publication Publication Date Title
JPH0220140B2 (ja)
JPH0456325A (ja) 半導体装置およびその製造方法
US4729969A (en) Method for forming silicide electrode in semiconductor device
JPS6010673A (ja) 半導体装置
JPH0680733B2 (ja) 半導体装置の配線接続部
JPS5950104B2 (ja) ハンドウタイソウチ
JPS6381948A (ja) 多層配線半導体装置
JPH01262654A (ja) 半導体装置
JP2668528B2 (ja) 半導体装置の製造方法
JP2719569B2 (ja) 半導体装置
JPS6020568A (ja) 半導体装置
JPH0587137B2 (ja)
JPS62104138A (ja) 半導体装置
JP3372109B2 (ja) 半導体装置
KR960011250B1 (ko) 반도체 접속장치 제조방법
JPS59154056A (ja) 半導体装置
JPH0122989B2 (ja)
JPS627703B2 (ja)
JPS61203653A (ja) 配線の接続方法
JPS63104448A (ja) 半導体集積回路装置
JPH01266747A (ja) 半導体装置及びその製造方法
JPH022131A (ja) 半導体集積回路装置
JPH02105411A (ja) 半導体装置
JPH0329361A (ja) 半導体装置
JPS61226949A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081012

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081012

Year of fee payment: 14