JPS62286252A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62286252A JPS62286252A JP12974286A JP12974286A JPS62286252A JP S62286252 A JPS62286252 A JP S62286252A JP 12974286 A JP12974286 A JP 12974286A JP 12974286 A JP12974286 A JP 12974286A JP S62286252 A JPS62286252 A JP S62286252A
- Authority
- JP
- Japan
- Prior art keywords
- type silicon
- wiring
- interconnection
- layer
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 49
- 239000010703 silicon Substances 0.000 claims abstract description 49
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔概要〕
接続部の上面にアルミニウム配線が接触するｎ型シリコ
ン配線を有する半導体装置において、該接続部の下面に
接する高ドープｎ型シリコン層を設けることにより、 アルミニウム配線とｎ型シリコン配線との接続を安定化
させたものである。
ン配線を有する半導体装置において、該接続部の下面に
接する高ドープｎ型シリコン層を設けることにより、 アルミニウム配線とｎ型シリコン配線との接続を安定化
させたものである。
本発明は、接続部の上面にアルミニウム配線が接触する
ｎ型シリコン配線を有する半導体装置の構成に関す。
ｎ型シリコン配線を有する半導体装置の構成に関す。
ＭＯＳｌ−ランジスタを用いたＳ−ＲＡＭ（スタティッ
ク・ランダム・アクセス・メモリ）などに組み込まれる
抵抗には、トランジスタを覆う絶縁層上に形成された比
較的に抵抗の高いｎ型シリコンの配線を用いることが多
い。そしてこの配線は、更己こ上の層に形成されたアル
ミニウム配線を介して他の接続点に接続されるのが一般
的である。
ク・ランダム・アクセス・メモリ）などに組み込まれる
抵抗には、トランジスタを覆う絶縁層上に形成された比
較的に抵抗の高いｎ型シリコンの配線を用いることが多
い。そしてこの配線は、更己こ上の層に形成されたアル
ミニウム配線を介して他の接続点に接続されるのが一般
的である。
この場合、両配線間の接続が安定していることが重要で
ある。
ある。
第３図は、従来の半導体装置における上記両配線間の接
続部の代表例を示す側断面図である。
続部の代表例を示す側断面図である。
同図において、■は基板に形成された二酸化シリコンの
フィールド絶縁膜、２は基板に形成されたＭＯＳトラン
ジスタ（図の外側に位置する）を覆う二酸化シリコンま
たはＰＳＧ （燐珪酸ガラス）などの絶縁層、３は絶縁
層２上に形成され先に述べた抵抗として使用されるｎ型
ポリシリコンのシリコン配線、４はシリコン配線３を覆
う二酸化シリコンまたはＰＳＧなどの絶縁層、５は絶縁
層４上に形成されシリコン配線３を他の接続点に接続す
るアルミニウム配線、６はアルミニウム配線５を覆うＰ
ＳＧのパッシベーション層、である。
フィールド絶縁膜、２は基板に形成されたＭＯＳトラン
ジスタ（図の外側に位置する）を覆う二酸化シリコンま
たはＰＳＧ （燐珪酸ガラス）などの絶縁層、３は絶縁
層２上に形成され先に述べた抵抗として使用されるｎ型
ポリシリコンのシリコン配線、４はシリコン配線３を覆
う二酸化シリコンまたはＰＳＧなどの絶縁層、５は絶縁
層４上に形成されシリコン配線３を他の接続点に接続す
るアルミニウム配線、６はアルミニウム配線５を覆うＰ
ＳＧのパッシベーション層、である。
シリコン配線３は、厚さが０．２５μｍ程度のポリシリ
コンにｎ型不純物例えば燐を比較的低濃度にドープした
もので、不純物濃度を低めにしたのは、シリコン配線３
を抵抗として使用するためである。
コンにｎ型不純物例えば燐を比較的低濃度にドープした
もので、不純物濃度を低めにしたのは、シリコン配線３
を抵抗として使用するためである。
アルミニウム配線５は、絶縁層４に設けたコンタクトホ
ール４，１を埋めて、シリコン配線３の接続部７の上面
に直接接触している。接続部７は、図示の如くフィール
Ｆ ＩＱ縁膜１上に位置するのが一般的である。
ール４，１を埋めて、シリコン配線３の接続部７の上面
に直接接触している。接続部７は、図示の如くフィール
Ｆ ＩＱ縁膜１上に位置するのが一般的である。
そして上記の各部は、下側から上側に向かう順で即ちフ
ィールド絶縁膜１からパッシベーション層６に向かう順
で形成される。
ィールド絶縁膜１からパッシベーション層６に向かう順
で形成される。
（発明が解決しようとする問題点〕
本発明者は、上記の如きシリコン配線３とアルミニウム
配線５との接続を有する半導体装置において、その接続
の抵抗が異常に高い状態となり半導体装置の品質が低下
することを経験した。
配線５との接続を有する半導体装置において、その接続
の抵抗が異常に高い状態となり半導体装置の品質が低下
することを経験した。
それは、次のような理由によるものと考えられる。
即ちアルミニウム配線５と接触するシリコン配線３は、
不純物濃度が低いためパッシベーション層６の形成など
の際の加熱により、第４図の問題点説明図に示す如く、
接触部分（接続部７の上面）の全面にアルミニウムの拡
散によるｐ型シリコン領域８が形成され易い。そしてｐ
型シリコン領域８がｎ型のシリコン配線３との間にＰ−
Ｎ接合を形成するので、逆方向の電流に対して略絶縁状
１ぶになり、順方向の電流に対しても立ち上がり電圧例
えば０．８Ｖと言った電圧ロスを発生する。
不純物濃度が低いためパッシベーション層６の形成など
の際の加熱により、第４図の問題点説明図に示す如く、
接触部分（接続部７の上面）の全面にアルミニウムの拡
散によるｐ型シリコン領域８が形成され易い。そしてｐ
型シリコン領域８がｎ型のシリコン配線３との間にＰ−
Ｎ接合を形成するので、逆方向の電流に対して略絶縁状
１ぶになり、順方向の電流に対しても立ち上がり電圧例
えば０．８Ｖと言った電圧ロスを発生する。
一般にｎ型シリコンとアルミニウムとの接触面において
、ｎ型シリコンの不純物濃度が高い場合には、アルミニ
ウムが拡散し難くなって先に述べた８のようなｐ型シリ
コン領域の形成がない。それは例えばｎ型のソース／ド
レイン領域にアルミニウム配線を接触させた場合などに
より確認されている。
、ｎ型シリコンの不純物濃度が高い場合には、アルミニ
ウムが拡散し難くなって先に述べた８のようなｐ型シリ
コン領域の形成がない。それは例えばｎ型のソース／ド
レイン領域にアルミニウム配線を接触させた場合などに
より確認されている。
従って上記問題点を解決するためには、接続部７の不純
物濃度を高くすれば良い。
物濃度を高くすれば良い。
本発明は、第１図の構成説明図に示す如く、接続部７の
下面に接する高ドープｎ型シリコン層９を設けることに
よって、接続部７の不純物濃度を高めたものである。
下面に接する高ドープｎ型シリコン層９を設けることに
よって、接続部７の不純物濃度を高めたものである。
〔作用］
接続部７の下面に接する高ドープｎ型シリコン層９は、
シリコン配線３の形成より以前に形成される。従って接
続部７は、アルミニウム配線５の形成より以前の加熱に
よりｎ型２９２７層９からｎ型不純物を供給されて不純
物濃度が高くなり、問題となるｐ型シリコン領域８の形
成を防止する。
シリコン配線３の形成より以前に形成される。従って接
続部７は、アルミニウム配線５の形成より以前の加熱に
よりｎ型２９２７層９からｎ型不純物を供給されて不純
物濃度が高くなり、問題となるｐ型シリコン領域８の形
成を防止する。
以下、本発明半導体装置の実施例について第３図に対応
させた第２図の要部側断面図を用い説明する。企図を通
じ同一符号は同一対象物を示す。
させた第２図の要部側断面図を用い説明する。企図を通
じ同一符号は同一対象物を示す。
同図に示す実施例は、第３図図示従来例のフィールド絶
縁川央１と李色縁層２との間に厚さが０．４μｍ程度の
高ドープｎ型ポリシリコンのシリコン層９８設け、厚さ
が０．２５μｍ程度のシリコン配線３が絶縁層２に設け
たコンタクトホール２ａを埋めてＩｆ ＬＹ部７の下面
をシリコン層９に接触させたものである。
縁川央１と李色縁層２との間に厚さが０．４μｍ程度の
高ドープｎ型ポリシリコンのシリコン層９８設け、厚さ
が０．２５μｍ程度のシリコン配線３が絶縁層２に設け
たコンタクトホール２ａを埋めてＩｆ ＬＹ部７の下面
をシリコン層９に接触させたものである。
そしてフィールド絶縁膜１からパッシベーション層６に
至る各部は、下側から上側に向かう順に従来例の場合と
同様な方法で、即ち、層を形成するロコス法（フィール
ド絶縁膜１） 、ＣＶＤ （化学気を目成長）法くシリ
コン層９、絶縁層２、シリコン配ＥＪ１３、！ｆｆｉ縁
層４、パッシベーション層６）、スパッタ法または蒸着
法（アルミニウム配線５）と、不純物を導入する熱拡散
法やイオン注入法と、バクーン化のホトリソグラフィ技
術などが用いられて形成される。
至る各部は、下側から上側に向かう順に従来例の場合と
同様な方法で、即ち、層を形成するロコス法（フィール
ド絶縁膜１） 、ＣＶＤ （化学気を目成長）法くシリ
コン層９、絶縁層２、シリコン配ＥＪ１３、！ｆｆｉ縁
層４、パッシベーション層６）、スパッタ法または蒸着
法（アルミニウム配線５）と、不純物を導入する熱拡散
法やイオン注入法と、バクーン化のホトリソグラフィ技
術などが用いられて形成される。
ここでシリコン層９は、図の外側に位置するＭＯＳトラ
ンジスタのポリシリコンゲート電極と同時に、即ち、Ｃ
ＶＤ法によるポリシリコンの堆積、熱拡散法などによる
燐の高ドープおよびパターン化の工程を共用して形成さ
れる。また、絶縁層２のコンタクトホール２ａの形成は
、絶縁層２に設ける他のコンタクトホールの形成と一緒
になされる。
ンジスタのポリシリコンゲート電極と同時に、即ち、Ｃ
ＶＤ法によるポリシリコンの堆積、熱拡散法などによる
燐の高ドープおよびパターン化の工程を共用して形成さ
れる。また、絶縁層２のコンタクトホール２ａの形成は
、絶縁層２に設ける他のコンタクトホールの形成と一緒
になされる。
従って実施例は、従来例から工程を追加することな（製
ｊ青可能である。
ｊ青可能である。
か（製造された実施例は、シリコン配線３とアルミニウ
ム配線５との接続の抵抗が異常に高い状態となることの
ないことが確認された。
ム配線５との接続の抵抗が異常に高い状態となることの
ないことが確認された。
なお実施例で述べた如きゲート電極かない場合例えばト
ランジスタがバイポーラトランジスタであるなどの場合
には、高トープｎ型シリコン層９を例えばシリコン配線
３を挟む絶縁層の間における接続部７の下側の位置に設
けることによって同様な結果が得られる。
ランジスタがバイポーラトランジスタであるなどの場合
には、高トープｎ型シリコン層９を例えばシリコン配線
３を挟む絶縁層の間における接続部７の下側の位置に設
けることによって同様な結果が得られる。
（発明の効果〕
以上説明したように本発明の構成によれば、接続部の上
面にアルミニウム配線が接触するｎ型シリコン配線を有
する半導体装置において、アルミニウム配線とｎ型シリ
コン配線との接続を安定化させることが出来て、当該半
導体装置の品質確保を可能にさせる効果がある。
面にアルミニウム配線が接触するｎ型シリコン配線を有
する半導体装置において、アルミニウム配線とｎ型シリ
コン配線との接続を安定化させることが出来て、当該半
導体装置の品質確保を可能にさせる効果がある。
第１図は本発明の構成説明図、
第２図は本発明実施例の要部側断面図、第３図は従来例
の要部側断面図、 第４図は従来例の問題点説明図、 である。 図において、 １はフィールド！！！！縁模、 ２．４は１色縁層、 ３はシリコン配線、 ５はアルミニウム配線、 ６はパッシベーション層、 ７は３の接続部、 ８はｐ型シリコン領域、 ９は高トープｎ型シリコン層、 である。 第 ｊ 図 第 ２ 図 第３図 第 ４ 図
の要部側断面図、 第４図は従来例の問題点説明図、 である。 図において、 １はフィールド！！！！縁模、 ２．４は１色縁層、 ３はシリコン配線、 ５はアルミニウム配線、 ６はパッシベーション層、 ７は３の接続部、 ８はｐ型シリコン領域、 ９は高トープｎ型シリコン層、 である。 第 ｊ 図 第 ２ 図 第３図 第 ４ 図
Claims (1)
- 接続部（７）の上面にアルミニウム配線（５）が接触す
るｎ型シリコン配線（３）を有し、且つ該接続部の下面
に接する高ドープｎ型シリコン層（９）が設けられてな
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12974286A JPS62286252A (ja) | 1986-06-04 | 1986-06-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12974286A JPS62286252A (ja) | 1986-06-04 | 1986-06-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62286252A true JPS62286252A (ja) | 1987-12-12 |
Family
ID=15017084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12974286A Pending JPS62286252A (ja) | 1986-06-04 | 1986-06-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62286252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128448A (ja) * | 1987-11-12 | 1989-05-22 | Toshiba Corp | 半導体装置の配線接続部 |
-
1986
- 1986-06-04 JP JP12974286A patent/JPS62286252A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128448A (ja) * | 1987-11-12 | 1989-05-22 | Toshiba Corp | 半導体装置の配線接続部 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828616B2 (en) | Integrated circuit devices that utilize doped Poly-Si1−xGex conductive plugs as interconnects | |
| US4306915A (en) | Method of making electrode wiring regions and impurity doped regions self-aligned therefrom | |
| JPH0228902B2 (ja) | ||
| US6208012B1 (en) | Zener zap diode and method of manufacturing the same | |
| JPH02101747A (ja) | 半導体集積回路とその製造方法 | |
| JPS62286252A (ja) | 半導体装置 | |
| JPH07120705B2 (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| JPH0758785B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH0441502B2 (ja) | ||
| JP2840488B2 (ja) | 半導体集積回路とその製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| US5008724A (en) | Semiconductor device | |
| US6765281B2 (en) | Semiconductor apparatus with a stable contact resistance and a method of making the semiconductor apparatus | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JPH0213829B2 (ja) | ||
| JP2722506B2 (ja) | 半導体装置及びその製造方法 | |
| KR950011785B1 (ko) | 에스램(sram)제조 방법 | |
| JPH02135770A (ja) | 半導体集積回路 | |
| JPH1098111A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JP2710356B2 (ja) | 半導体装置 | |
| JPH11307544A (ja) | バイポーラトランジスタ及び半導体集積回路装置 | |
| JPH04372175A (ja) | 半導体装置 | |
| JPH02150058A (ja) | バイポーラｃｍｏｓ複合型半導体装置 | |
| JPH05211131A (ja) | 半導体装置 | |
| JPS5931860B2 (ja) | 半導体装置 |