JPH01128448A - 半導体装置の配線接続部 - Google Patents

半導体装置の配線接続部

Info

Publication number
JPH01128448A
JPH01128448A JP62284322A JP28432287A JPH01128448A JP H01128448 A JPH01128448 A JP H01128448A JP 62284322 A JP62284322 A JP 62284322A JP 28432287 A JP28432287 A JP 28432287A JP H01128448 A JPH01128448 A JP H01128448A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon layer
layer
metal wiring
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62284322A
Other languages
English (en)
Other versions
JPH0680733B2 (ja
Inventor
Kazuhiko Takahashi
一彦 高橋
Makoto Segawa
瀬川　真
Kiyobumi Ochii
落井　清文
Kiyoshi Kobayashi
清志 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Tosbac Computer System Co Ltd
Original Assignee
Toshiba Corp
Tosbac Computer System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tosbac Computer System Co Ltd filed Critical Toshiba Corp
Priority to JP62284322A priority Critical patent/JPH0680733B2/ja
Priority to EP88118684A priority patent/EP0315980A3/en
Priority to KR1019880014840A priority patent/KR910007513B1/ko
Publication of JPH01128448A publication Critical patent/JPH01128448A/ja
Publication of JPH0680733B2 publication Critical patent/JPH0680733B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野］ 本発明は、半導体装置の配線接続部に係わり、半導体装
置を製作する際に用いられる例えばＡｆ等の金属配線層
と多結晶シリコンとの接続部に関するもので、特に抵抗
として使用する高抵抗で薄い多結晶シリコンと金属配線
との接続に使用するのに適したものである。
（従来の技術） 半導体装置を製作する工程で多結晶シリコンを高抵抗材
として使用するには、多結晶シリコンへ不純物拡散を少
なくし、かつ薄く堆積させることが一般的であるが、こ
の薄い多結晶シリコンと低抵抗配線であるＡＪｌ等の金
属配線との電気的接続を行なうと、Ａ、！等の金属配線
の突き扱けなどの問題があるため、直接的な接続は行な
わず、他の層の厚い多結晶シリコン等を介しての接続が
行なわれている。
第２図、第３図に例を示す。第２図は、ゲート電極の形
成している多結晶シリコンを介したものであり、第３図
は、拡散層を介し接続を行なっているものである。第２
図、第３図において（ａ　）は断面図、（ｂ　）は平面
図を示すものであり、１は３ｉ基板、２は絶縁膜、３は
Ａｉ、等の金属配線４と厚さの薄い高抵抗多結晶シリコ
ン層５とを電気的に接続するため介在物となる第１１ｉ
ｉ目多結晶シリコン、６は＠Ｉｎ型拡散層、７は多結晶
シリコン層３と高抵抗多結晶シリコン１１５とを接続す
るためのコンタクトホール、８は金属配線層４と多結晶
シリコン層３または拡散層６とを接続するためのコンタ
クトホールである。
（発明が解決しようとする問題点） 多結晶シリコン５を高抵抗材として使用する場合、−船
釣に多結晶シリコンへの不純物拡散を少なくし多結晶シ
リコン自体を薄く形成する方法を行なっている。この多
結晶シリコン５とＡＪｌ等の金属配線層４との電気的接
続を行なう方法として第４図の様に金属配線層４と多結
晶シリコン５をコンタクトホール１０を介して接続を行
なう場合、このコンタクトホール１０のエツチングが進
み過ぎ、エツチングが絶縁膜から接続を行なう薄い多結
晶シリコンまでをエツチングしてしまい、この金属配線
層４は薄い多結晶シリコン５との接続不良となり、さら
には金属配線膜が絶縁膜を突き抜け、下の層１２との短
絡を起こす。この為直接コンタクトホールを介して多結
晶シリコンと金属配置７ａＩｌｌとを接続させず、第２
図、第３図の様な方法で接続を行なう。第４図において
１０は多結晶シリコンＷＩ５と金属配線層４とを接続す
るためのコンタクトホール、１１はｎ十拡散層、１２は
ｎ十拡散層１１と接続されている第１層目の多結晶シリ
コン層、１３は金属配線層４が絶縁１１２を突き抜け、
他電位である第１層目の多結晶シリコン層１２と接触し
て短絡を起した個所である。しかし第２図、第３図のゲ
ートの多結晶シリコンと高抵抗の多結晶シリコンとの接
続を行なっても、工程の途中で１層目のゲートの多結晶
シリコンと高抵抗多結晶シリコンを接続するコンタクト
ホールを開け、高抵抗多結晶シリコンを堆積させるまで
の間に、このコンタクトホール内に薄い酸化膜が成長す
る。これが原因でコンタクト抵抗が増大し、電位の供給
が出きなくなる恐れがある。またバリアメタル等を使用
し接続を可能とすう場合もあるが、工程がより複雑化す
る。
本発明は、薄い多結晶シリコンとＡ、！等の金属配線と
直接コンタクトホールを介して接続を行なう部分に厚い
多結晶シリコンを敷き、この厚い多結晶シリコンは薄い
多結晶シリコンとコンタクトホールを介して接続を行な
うことにより、厚い多結晶シリコンは、金属配線と薄い
多結晶シリコンとのコンタクトホールのエツチング進み
過ぎを、バリアとしての機能を果させることにより防ぎ
、また金属配線との接続不良をなくし、さらには配線エ
リアの縮少が行なえるようにしたことを目的とする。
〔発明の構成コ （問題点を解決するための手段と作用）本発明は高抵抗
配線材として使用する薄い多結晶シリコン層と金属配線
層とを、コンタクトホールを通して接続を行なう接続個
所において、該接Ｒ個所の下に厚い多結晶シリコン層を
敷き、該厚い多結晶シリコン層は前記接続個所の下でコ
ンタクトホールを通して前記薄い多結晶シリコン層と電
気的に接続されていることを特徴とする半導体装置の配
線接続部である。即ち本発明は、半導体装置を製作する
際、高抵抗配線材として使用する薄い多結晶シリコンへ
金属配線膜を直接接続を行なう。この接続個所の下には
、ゲート等を作る下の層の厚い多結晶シリコン層を敷い
ておき、この多結晶シリコン層と高抵抗材の薄い多結晶
シリコン層とはコンタクトホールを介して電気的接続を
行なう。この様な３層構造にする事により金属配線膜と
薄い多結晶シリコンのコンタクトによるＡＪｌ等の金属
の突き抜けが発生しても、下層の多結晶シリコンがバリ
アとして働き、突き抜けを防止でき、下層（例えば拡散
層や基板）との短絡を防止できるようにしたものである
。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図（ａ　）は同実施例の断面図、同図（ｂ）は同図（ａ
　）のパターン平面図であるが、ここで前記従来例のも
のと対応する個所には同一符号を用いる。第１図におい
て３はシリコン基板１上に敷かれＡＪｌ等の金属配線４
の基板１への突き扱は防止用のバリアとなる厚い多結晶
シリコンで、この場合この多結晶シリコン層３はＭＯＳ
トランジスタのゲート電極と考えてもよい。５は高抵抗
配線材となる薄い多結晶シリコン層である。
上記バリアとなる多結晶シリコン層３と高抵抗配線材の
多結晶シリコン層５とは、コンタクトホール７を通して
電気的に接続されている。また高抵抗配線材の多結晶シ
リコン層５は、これと多結晶シリコン層３との接続部上
で、金属配線層４とコンタクトホール８を通して電気的
に接続されている。しかして多結晶シリコン層３と金属
配線ＷＪ４とは、薄い多結晶シリコン層５を挟んで接続
されたことになる。
上記実施例によれば、厚い多結晶シリコン層３は、金属
配線４と薄い多結晶シリコン層５とのコンタクトホール
のエツチングの進み過ぎを、バリアとしての機能を果た
すことにより防ぐことができる。また金属配Ｉｉ４の接
続不良をなくすことができる。つまり半導体装置の製造
工程で熱工程があり、多結晶シリコン５の析出によって
Ａｆ等の金属配ｗＡ４のスパイクが生じても、厚い多結
晶シリコン層３がストッパとなって、他の導電層とショ
ートするのが防げるし、また多結晶シリコン層３．５は
電気的に接続されているから、上記スパイクにより配線
層４と多結晶シリコン層５間の接触面積が減っても、上
記スパイクによる配線層４と多結晶シリコン層３間の接
続により、第１図の全体的に見た接続面積の減少が防げ
る。また層４゜５．３．の１個所での３層構造接続だか
ら、第２図、第３図のような離間接続の場合よりも、配
線エリアの縮小が可能となる。
なお本発明は実施例に限らず種々の応用が可能である。
例えば厚い多結晶シリコン層は、ＭＯＳトランジスタの
ゲートを構成する多結晶シリコン、モリブデン等の配線
材で構成されていてもよい。
［発明の効果１ 以上説明した如く本発明によれば、バリアとしての機能
を有し、接続不良がなくなり、配線エリアの縮少が可能
となる等の利点を有した半導体装置の配線接続部が提供
できるものである。
【図面の簡単な説明】
第１図（ａ）は本発明の一実施例の断面図、同図（ｂ）
は同パターン平面図、第２図（ａ　）、第３図（ａ　）
は従来の配線接続部の断面図、第２図（ｂ）、第３図＜
ｂ＞は同パターン平面図、第４図は従来の配線接続部の
不良例を示す断面図である。 ３・；・厚い多結晶シリコン層、４・・・金属配線層、
５・・・薄い高抵抗多結晶シリコン層、７．８・・・コ
ンタクトホール。 出願人代理人　弁理士　鈴　江　武　愚弟　１　図

Claims (2)

    【特許請求の範囲】
  1. （１）高抵抗配線材として使用する薄い多結晶シリコン
    層と金属配線層とを、コンタクトホールを通して接続を
    行なう接続個所において、該接続個所の下に厚い多結晶
    シリコン層を敷き、該厚い多結晶シリコン層は前記接続
    個所の下でコンタクトホールを通して前記薄い多結晶シ
    リコン層と電気的に接続されていることを特徴とする半
    導体装置の配線接続部。
  2. （２）前記厚い多結晶シリコン層は、ＭＯＳトランジス
    ターのゲートを構成する多結晶シリコン、モリブデン等
    の配線材で構成されていることを特徴とする特許請求の
    範囲第１項に記載の半導体装置の配線接続部。
JP62284322A 1987-11-12 1987-11-12 半導体装置の配線接続部 Expired - Lifetime JPH0680733B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62284322A JPH0680733B2 (ja) 1987-11-12 1987-11-12 半導体装置の配線接続部
EP88118684A EP0315980A3 (en) 1987-11-12 1988-11-09 Semiconductor device having conductive layers
KR1019880014840A KR910007513B1 (ko) 1987-11-12 1988-11-11 반도체장치의 배선접속부

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62284322A JPH0680733B2 (ja) 1987-11-12 1987-11-12 半導体装置の配線接続部

Publications (2)

Publication Number Publication Date
JPH01128448A true JPH01128448A (ja) 1989-05-22
JPH0680733B2 JPH0680733B2 (ja) 1994-10-12

Family

ID=17677051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62284322A Expired - Lifetime JPH0680733B2 (ja) 1987-11-12 1987-11-12 半導体装置の配線接続部

Country Status (3)

Country Link
EP (1) EP0315980A3 (ja)
JP (1) JPH0680733B2 (ja)
KR (1) KR910007513B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940000504B1 (ko) * 1991-03-20 1994-01-21 삼성전자 주식회사 반도체장치의 층간콘택구조 및 그 제조방법
WO1999052150A1 (en) * 1998-04-03 1999-10-14 Zetex Plc Guard structure for bipolar semiconductor device
JP2001118927A (ja) * 1999-10-22 2001-04-27 Mitsubishi Electric Corp 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143853A (en) * 1981-03-03 1982-09-06 Toshiba Corp Semiconductor device
JPS58130554A (ja) * 1982-01-28 1983-08-04 Toshiba Corp 半導体装置の製造方法
JPS62286252A (ja) * 1986-06-04 1987-12-12 Fujitsu Ltd 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5736844A (en) * 1980-08-15 1982-02-27 Hitachi Ltd Semiconductor device
JPS6276653A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143853A (en) * 1981-03-03 1982-09-06 Toshiba Corp Semiconductor device
JPS58130554A (ja) * 1982-01-28 1983-08-04 Toshiba Corp 半導体装置の製造方法
JPS62286252A (ja) * 1986-06-04 1987-12-12 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
EP0315980A3 (en) 1989-07-26
JPH0680733B2 (ja) 1994-10-12
KR910007513B1 (ko) 1991-09-26
EP0315980A2 (en) 1989-05-17
KR890008966A (ko) 1989-07-13

Similar Documents

Publication Publication Date Title
DE4201792C2 (de) Anschlußelektrodenstruktur und Verfahren zu deren Herstellung
US5466638A (en) Method of manufacturing a metal interconnect with high resistance to electromigration
JPH0546984B2 (ja)
KR900002084B1 (ko) 반도체장치
JPS6010673A (ja) 半導体装置
JPH01128448A (ja) 半導体装置の配線接続部
US5536679A (en) Method for fabrication of semiconductor device capable of preventing short circuits
JPS63211672A (ja) 半導体集積回路装置
JPS62104138A (ja) 半導体装置
JP2546297B2 (ja) 半導体記憶装置
JP3013407B2 (ja) 半導体メモリ装置
JP2926880B2 (ja) 半導体装置の製造方法
JPS627703B2 (ja)
JPS63104448A (ja) 半導体集積回路装置
JPS6010751A (ja) 半導体集積回路装置
JPS62139352A (ja) 半導体装置
JPH01253939A (ja) 半導体装置
JPH09283617A (ja) 半導体装置およびその製造方法
JPS63232434A (ja) 半導体装置
JPS61226949A (ja) 半導体装置及びその製造方法
JPH03116852A (ja) 半導体装置
JPS6239027A (ja) 半導体装置の製造方法
JPS63131569A (ja) 半導体装置
JPS63237443A (ja) 半導体装置
JPS58191449A (ja) 多層配線構造

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081012

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081012

Year of fee payment: 14