JPS63232434A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体素子及び配線上
における耐湿性向上に関するものである。

〔従来の技術〕

従来の半導体装置は、第３図に示すように、例えばセル
フアライメント構造の半導体素子上にアルミニウム配線
等を有し、その上層に酸化シリコンなどの絶縁層をパッ
シベーション膜１４として有する構造となっていた。

〔発明が解決しようとする問題点〕

これら従来の半導体装置では、パッシベーション膜１４
の形成状態により耐湿性強度が左右されパッシベーショ
ン膜がクラック及びピンホール等を生じたりすると下層
の金属配線３が酸化腐蝕したりし断線を生じてしまうと
いう欠点がある。

〔問題点を解決するための手段〕

本発明の半導体装置は、絶縁膜上に設けられている多結
晶シリコン層をパッシベーション膜として有するという
ものである。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例の主要部を示す半導体チ
ップの断面図である。

この実施例はセルフ・アライメント構造の半導体素子（
ＰＳＡ又はＡＰＳＡトランジスタと呼ばれ°ている）か
らなる集積回路のパッシベーション膜として厚さ３００
〜５００ｎｍの多結晶シリコン層１が厚さ１μｍの酸化
シリコンからなる絶縁Ｍ２上に形成されているというも
のである。

セルフ・アライメント構造の半導体素子はアルミニウム
などの金属配線３によって他の素子と接続される。その
上層の絶縁膜２は多結晶シリコン層１と金属配線３等を
絶縁するものである。

多結晶シリコン層１により外部からの水分、酸等による
腐蝕を防止する。

多結晶シリコン層１を形成する際、金属配線３が拡散層
にスパイクする可能性があるので間にバリアメタル（白
金シリサイド等）７を入れるかアルミニウム以外の高融
点金属（ＭｏやＷ）を用いる。

多結晶シリコンは酸化シリコンや窒化シリコンに比べて
機械的強度に優れていてクラックが入り難い。又、多く
は導電体であるので電位が均一化される。下地の絶縁膜
２もパッシベーション作用を有しているので、２重膜に
なるためパッシベーション効果は完全になる。多結晶シ
リコン層１にたとえピンホールがあっても絶縁膜２中の
ピンホールと連結してパッシベーション膜をピンホール
が貫通する確率は非常に小さい。

又、絶縁膜／多結晶シ／リコン膜／絶縁膜の３層構造に
してもよい、クラックやピンホールがパッシベーション
膜の厚さ方向に貫通する確率は非常に小さくなる。材料
や工程を異にする３層構造をもっているからである。

第２図は本発明の第２の実施例の主要部を示す半導体チ
ップの断面図である。多結晶シリコン層をベレット全面
でなく、複数（ここでは１−１゜１−２の２つ）に分離
して、一部の回路上の多結晶シリコン層１−２を特定電
位（ここではコレクタ電位）を与えるように特定電極配
線に接続しである。

この実施例では、特定回路上の多結晶シリコン層１−２
が特定電位になる為、外部からの異常信号による誤動作
を防止する利点がある。

〔発明の効果〕

以上説明した様に本発明は、絶縁膜上に設けられている
多結晶シリコン層をパッシベーション膜として有してい
るのでクラックやピンホールが貫通することがなく耐湿
性強度が向上する効果がある。また多結晶シリコン層に
特定電位を与える事により異常信号による誤動作を防止
できる効果もある。

【図面の簡単な説明】

第１図は本発明の第１の実施例の主要部を示す半導体チ
ップの断面図、第２図は本発明の第２の実施例の主要部
を示す半導体チップの断面図、第３図は従来例の主要部
を示す半導体チップの断面図である。 １．１−１．１−２・・・多結晶シリコン層、２・・・
絶縁膜、３・・・金属配線、４・・・ＣＶＤ法による酸
化シリコン膜、５・・・酸化シリコン膜、６・・・コレ
クタ領域、７・・・白金−シリコン合金層（バリアメタ
ル）、３．８・・・多結晶シリコン層、９・・・コレク
タ領域、１０・・・エミッタ領域、１１・・・ベース領
域、１２・・・フィールド酸化膜、１３・・・半導体基
板、１４・・・パッシベーション膜（ＣＶＤ法による酸
化シリコン膜）。 乙　　　８　　　　　　ｑ／ｌ）／／ 箭１目

Claims (1)

【特許請求の範囲】
1. 絶縁膜上に設けられている多結晶シリコン層をパッシベ
   ーション膜として有することを特徴とする半導体装置。