JPS59154040A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59154040A
JPS59154040A JP58028097A JP2809783A JPS59154040A JP S59154040 A JPS59154040 A JP S59154040A JP 58028097 A JP58028097 A JP 58028097A JP 2809783 A JP2809783 A JP 2809783A JP S59154040 A JPS59154040 A JP S59154040A
Authority
JP
Japan
Prior art keywords
layer
forming
electrode
contact hole
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58028097A
Other languages
English (en)
Other versions
JPH0220140B2 (ja
Inventor
Katsuya Okumura
勝弥 奥村
Masaaki Ueda
植田　正昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58028097A priority Critical patent/JPS59154040A/ja
Priority to EP84101759A priority patent/EP0119497B1/en
Priority to DE8484101759T priority patent/DE3463589D1/de
Priority to US06/582,223 priority patent/US4538344A/en
Publication of JPS59154040A publication Critical patent/JPS59154040A/ja
Publication of JPH0220140B2 publication Critical patent/JPH0220140B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、バリーコンタクトの形成方法に関する。
〔発明の技術的背景〕
従来、半導体基板上に設けられたコンタクトホールな介
して取出電極を形成する手段として、半導体基板を加熱
しなから取出電極の形成部材を堆積することが行われて
いる。このよう（：半導体基板を加熱するのは、例えば
アルミニウムのような取出電極の形成部材の表面拡散を
促進して、これをコンタクトホール内に十分に充填させ
るためである。コンタクトホールは、通常Ｒ，１，Ｅ、
　（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ　）技
術にて約３μｍ口の大きさで急峻な内側面を有するもの
に形成されている。
〔背景技術の問題点〕
前述の加熱処理を併用したものでは、コンタクトホール
が３μｍ口程度の比較的大きいものである爆合には、取
出電極の形成部材をステップカバレイジ良く堆積するこ
とができる。しかしながら、コンタクトボールの大きさ
が２μｍ口以下になると、その内壁面の部分で堆積層の
ステップカバレイジが悪くなる。特に、コンタクトホー
ルの大きさが１μｍ口以下になると、取出電極の形成部
材を堆積できない問題があった。
〔発明の目的〕
本発明は、断線等による接触不良を防止して微細なコン
タクトホールから取出電極を確実（二取出し、高い信頼
性を有する半導体装置を高歩留で得ることができるバリ
ーコンタクトの形成方法を提供することをその目的とす
るものである。
〔発明の概要〕
本発明は、コンタクトホール内に予め下地膜を形成し、
この下地膜上に電極形成層を積層して両者を一体に同質
化することによシ、取出電極となる電極層を形成し、断
線等による接触不良を防止しだ取出電極を有する信頼性
の高い半導体装置を高歩留りソ秘ることができる・クリ
−コンタクトの形成方法である。
〔発明の災施例〕
以下、本発明の実施例（二ついて第１図（Ｎ乃至同図（
ＤＪを参照して説明する。
先ず、半導体基板１の所定領域に素子領域を囲むフィー
ルド酸化膜２を形成する。次いで、素子領域上にゲート
酸化膜を形成し、ゲート酸化膜上に所定パターン６ゲー
ト電極３を形成する。次いで、ゲート電極３を覆う酸化
膜を素子領域上に形成し、フィールド酸化膜２と一体化
する。ゲート電極３の上方のフィールド酸化膜２は、ゲ
ート電極３の肉厚性□だけ隆起した段差部４を有してい
る。素子領域部分のフィールド酸化膜２の膜厚は、約１
μｍである。次Ｃ二、フィールド酸化膜２０所定領域に
例えばＲ，１，Ｅ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃ
ｈｉｎｇ　）　　法によ如約１μｍ口のコンタクトホー
ル５を開口する。
次いで、例えば減圧０．Ｖ、Ｄ　（ＣｈｅｍｉｃａｌＶ
ａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）によ少、多結晶シリ
コンからなる下地膜６をコンタクトホール５内及びフィ
ールド酸化膜２上に形成する（第１図（Ａ）参照）。こ
こで、下地膜６の材質としては、シリコン、アルミニウ
ムと合金化或は固溶するものを用いても良い。下地膜６
を形成する手段は、減圧０．Ｖ、Ｄ法の他にも微細なコ
ンタクトホール５内や急峻な段差部４に滑らかな下地膜
６を形成できるものであれば如何なるものでも良い。
また、シリコン等から々る下地膜６中には、後述する電
極形成層７との合金化を容易に行うために、Ｐ型の不純
物を導入しておくのが望ましい。更に、下地膜６の表面
に、例えば逆スパツタエツチングを施して活性化処理を
施し、アルミニウム等からなる電極形成層７を確実に固
着させるのが望ましい。
次に、下地膜６の表面にプラズマエツチング処理を施し
、コンタクトホール５内及び段差部４の周辺部のみに下
地膜６ａ、６ｂを残存させる（同図（Ｂ）参照）。
次いで、残存した下地膜６ｍ、６ｂ及びフィールド酸化
膜２上（二例えばアルミニウムから外る電極形成層７を
厚さ約１μｍ形成する（同図＋０３参照）。この電極形
成層７を形成する際には、加熱処理を全く施さなくても
良い。電極形成層７としては、アルミニウムの他にもア
ルミニウム合金等を使用しても良い。要は次に述べる熱
処理によ２て、下地膜６ａ、６ｂと一体に同質化するも
のであれば如何なる材質のものを用いても良い。次いで
、これ−二例えば４５０　’Ｃ，で３０分間熱処理を施
し、残存した下地膜６ａ。
６ｂと電極形成層７とを一体化してアルミニウム合金か
らなる電極層８とする（同図（ＤＪ参照）。
然る後、電極層８Ｃニパターニング処理を施し、所定形
状の取出電極を得る。ここで、下地膜６ａ、６ｂと電極
形成層とを一体化するための熱処理は、パターニングに
よシ取出電極を形成した後に行っても良い。
このようにバリーコンタクトの形成方法によれば、予め
コンタクトホール５内及び段差部４に残存した下地膜６
ａ、６ｂと一体化した電極層８から取出電極を形成する
ので、電極形成層７の良好なステップカバレイジによシ
、断線等による接触不良を防止した取出電極を、微細な
コンタクトホール５から容易に取出すことができる。こ
のため、信頼性の高い半導体装置を得ることができる。
また、電極形成層７の形成に際しては、熱処理を必ずも
必要としないので作業性を向上できると共に、熱処理の
ための装置が不要と々るので、製造コストを安くするこ
とができる。その結果、製造歩留な冒めることができる
。
なお、コンタクトホール５円には、第２図に示す如く、
Ｔｉ＋Ｐｔのクリサイドからなるバリア１ｉ９を形成し
ておき、下地膜６８と半導体基板１が反応するのを阻止
するようにしても良い。
また、第３図に示す如く、電極形成層７内にチタン等か
らなる合金化促進層１０を形成して、下地１６ａと電極
形成層７間で容易に合金化が起きるようにしても良い。
〔発明の効果〕
以上暉明した如く、本発明に係るバリーコンタクトの形
成方法によれば、断線等による接触不良を防止して微細
なコンタクトホールから取出電極を確実に取出し、冒い
信頼性を有する半導体装置を高歩留で得ることができる
ものである。
【図面の簡単な説明】
第１図（Ｎ乃至同図−は、本発明に係るバリーコンタク
トの形成方法の実施例を工程順に示す説明図、第２図は
、本発明方法にバリア層の形成工程を併用して得られた
半導体装置の断面図、第３図は、本発明方法にバリア層
及び合金化促進層の形成工程を併用して得られた半導体
装置の断面図である。 １・・・半導体基板、２・・・フィールド酸化膜、３・
・・ゲート電極、４・・・段差部、５・・・コンタクト
ホール、６・・・下地膜、７・・・電極形成層、８・・
・電極層、９・・・バリア層、１０・・・合金化促進層
。 出願人代理人　弁理士　鈴　江　武　彦第１図 （Ａ） （Ｂ） 第１図　（Ｃ） （Ｄ） 第２図 第３図 特許庁長官“　　若　杉　和　夫　殿 １、事件の表示 特願昭５８−２８０９７号 ２、発明の名称　□ 半導体装置の製造方法 ３、補正をする者 事件との関係　　特許出願人 （３０７）東京芝浦電気株式会社 ４、代□理人 ６補正の対象 発明の名称、明細書 正の内容 する。 （２）　　明細書全文を別紙の通り訂正する。 明　　　　細　　　　書 １、発明の名称 半導体装置の製造方法 ２、特許請求の範囲 （１）第１導電層上に局部的に下地層を形成する工程と
、この下地層上に第２導電層を形成する工程と、前記下
地層を前記第２導電層と同質化するように加熱する工程
とを具備することを特徴とする半導体装置の製造方法。 （２）第Ｉ導電層上に局部的に下地層を形成する工程は
、第１導電層上にこの第１導電層を露出する凹部を少く
とも備えた絶縁層を形成し。 前記第１導電層の露出部分を含む前記絶縁層全面に下地
層を形成し、この下地層を表面から所定厚除去して前記
凹部に前記下地層を残存させ、それ以外の前記下地層を
除去する工程であることを特徴とする特許 の半導体装置の製造方法。 （３）第１導電層が半導体基板であることを特徴とする
前記特許請求の範範第１項または第２項記載の半導体装
置の製造方法。 （４）下地層□の材質がシリコン，或いはアルミニウム
と同質化する元素で構成されていることを特徴とする特
許請求の範囲第１項乃至第３項のいずれか記載の半導体
装置の製造方法。 （５）第２導電層の材質が、アルミニウムまたはアルミ
ニウム合金で構成されていることを特徴とする特許請求
の範囲第１項乃至第４項のいずれか記載の半導体装置の
製造方法。 （６１凹部内に下地層及び第２導電層との反応を制御す
るバリア層が形成されていることを特徴とする特許請求
の範囲第２項乃至第５項のいずれか記載の半導体装置の
製陶方法。 ３、発明の詳細な説明 〔発明の技術分野〕 本発明は、半導体装置の配線層形成：二係り特に埋め込
み電極構造に関するものである。 〔発明の技術的背景とその問題点〕 従来、半導体基板上に設けられたコンタクトホールを介
して取出電極を形成する手段として、半導体基板を加熱
しなから取出電極の形成部材を堆積することが行われて
いる。このよラに半導体基板を加熱するのは、例えばア
ルミニウムのような取出電極の形成部材の表面拡散を促
進して、これをコンタクトホール内に十分に充填させる
ためである。コンタクトホールは、通常Ｒ　、　Ｉ　、
　Ｅ　（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）
技術にて約３μｍ口の大きさで急峻な内側面を有するも
のに形成されている。 この加熱処理を併用したものでは、コンタクトホールが
３μｍ口程度の比較的大きいものである場合には，取出
電極の形成部材をステップ力バレイジ良く堆積すること
ができる。 しかしながら、コンタクトホールの大きさが２μｍ口以
下になると，その内壁面の部分で堆積層のステップカバ
レイノが悪くなる。特に、コンタクトホールの大きさが
１μｍ口以下になると、取出電極の形成部材を堆積でき
ない問題があった。 また、配線アルミニウムと基板シリコンが直接接してい
るコンタクト部においてオーミックコンタクトを取るた
めの熱処理の過程でシリコンがアルミニウムの中へ拡散
する現象が起っていた。 そのため、シリコンとアルミニウムの接触面において、
シリコン側にピットができ、その中にアルミニウムが入
りこみ、プレーナー構造でＰ−Ｎ接合が浅い場合にはこ
のピットの深さが接合面にまで達し，その結果Ｐ−Ｎ接
合の耐圧が劣化したり、逆方向リーク電流が増加する欠
点があった。この欠点を解決するため、コンタクト開花
後全面に多結晶シリコンを被着後アルミニウムを被着し
その後パターニングして配線層を形成する方法が特開昭
５１−１４７９８１号に開示されている。しかし、この
方法であれば，アルミニウム層の直下の全域に多結晶シ
リコンが存在するためその後の処理によっても多結晶シ
リコン中のシリコンの一部がアルミニウムに融は込むだ
けで多結晶シリコン層とアルミニウム層の接触面の一部
のみが合金化されるものである。基板との接触は残存の
多結晶シリコンによって行なわれるため、接触抵抗を低
くすることができない欠点を有している。また、コンタ
クト孔と拡散層との合わせずれがあっても接続を確実に
するための多結晶シリコンに拡散層と同一導電型の不純
物を導入しているが、この方法であれば特定の不純物を
多結晶シーリコンに導入するため、Ｐ−チャネルとＮ−
チャネルの両タイプのトランジスタを有する相補型電界
効果トランジスタ集積回路には適さないものである。 〔発明の目的〕 本発明は、断線等による接触不良を防止して微細なコン
タクトホールから取出電極を確実に取出し、高い信頼性
を有する半導体装置を高歩留で得ることができる半導体
装置の製造方法を提供することをその目的とするもので
ある。 〔発明の概要〕 本発明は、第１導電層上に局部的に予め下地層を形成し
、この下地層上に第２導電層を積層して両者を一体に同
質化することにより、取出電極となる層を形成し、断線
等による接触不良を防止した取出電極を有する信頼性の
高い半導体装置を高歩留りで得ることができる半導体装
置の製造方法である。 〔発明の実施例〕 以下、本発明の実施例について第１図囚乃至同図０を参
照して説明する。 先ず、半導体基板１の所定領域に素子領域を囲むフィー
ルド酸化膜２を形成する。次いで、素子領域上にｆｆ−
）酸化膜を形成し、ｆ−）酸化膜上に所定パターンのダ
ート電極３を形成する。次いで、ダート電極３を覆う酸
化膜を素子領域上に形成し、フィールド酸化膜２と一体
化する。ダート電極３の上方のフィールド酸化膜２は、
？−）電極３の肉厚分だけ隆起した段差部４を有してい
る。素子領域部分のフィールド酸化膜２０所定領域に例
えばＲ、１，Ｅ　（Ｒｅａｃｔ　ｉｖｅ工ｏｎ　Ｅｔｃ
ｈＩｎｇ）法により約１ｐｍ口のコンタクトホール５を
開口する。次いで、例えば減圧Ｃ、Ｖ　、　Ｄ　（ｅｈ
ｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）に
より、多結晶シリコンからなる下地層６をコンタクトホ
ール５内及びフィールド酸化膜２上に形成する（第１図
囚参照）。ここで、下地層６の材質としては、シリコ／
あるいはアルミニウムと合金（ヒ乃至固溶するものを用
いても良い。 下地層６を形成する手段は、減圧Ｃ，Ｖ、Ｄ法の他にも
微細なコンタクトホール５内や急峻な段差部４に滑らか
な下地層６を形成できるものであれば如何なるものでも
良い。また、シリコン等からなる下地層６中には、後述
する第２導電層７との合金化を容易に行うために１例え
ばＰ型の不純物を導入しておくのが望ましい。 次に、下地層６の表面にプラズマエツチング処理を施し
、コンタクトホール５内及び段差部４の周辺部のみに下
地層６ａ、６ｂを残存させる（同図（Ｂ）参照）。 次いで、残存した下地層６ａ、６ｂ及びフィールド酸化
膜２上に例えばアルミニウムからなる第２導電層７を厚
さ約１μｍ形成する（同図（Ｃ１参照）。この時例えば
逆スＩ？ツタエツチングを施して活性化処理を施し、ア
ルミニウム等からなる第２導電層７を確実に固着させる
のが望ま辷い。この第２導電層７を形成する際には。 加熱処理を全く施さな゛く゛ても良い。第２導電層７と
しては、アルミニウムの他にもアルミニウム合金等を使
用しても良い。要は次（二述べる熱処理によって、下地
層５ａ、６ｂと一体・に同質にするものであれば如何な
る材質のものを用いても良い。次いで、これに例えば４
５０℃で３０分間熱処理を施し、残存した下地層５ａ。 ６ｂと第２導電層７とを一体化してアルミニウム合金か
らなる電極層８とする（同図Ｄ）参照）。 然る後、電極層８にパターニング処理を施し、所定形状
の取出電極を得る。ここで、下地層５ａ、６ｂと第２導
電層とを一体化するための熱処理は、パターニングによ
り取出電極を形成した後に行っても良い。 このような、半導体装置の製造方法によれば、予めコン
タクトホール５内及び段差部４に残存した下地層５ｍ、
５ｂと一体化した電極層８から取出電極を形成するので
、取出電極の抵抗は従来に比べて大幅減少でき電極形成
層７の良好なステップカパレイジにより、断線等による
接触不良を防止した取出電極を、微細なコンタクトホー
ル５から容易に取出すことができる。また、従来問題と
なっていたアルミニウムの基板への突きぬけも防止でき
る。このため、信頼性の高い半導体装置を得ることがで
きる。更に第２導電層７の形成に際しては、熱処理を必
ずしも必要としないので作業性を向上できると共に、熱
処理のための装置が不要となるので、製造コ□ストを安
くすることができる。その結果、製造歩留を高めること
ができる。 なお、コンタクトホール５内には、第２図に示す如＜、
Ｔｉやｐｔめシリサイドからなるバリア層９を形成して
おき、下地層６ａと半導体基板１が反応するのを阻止す
るようにしても良い。 また、第３図に示す如く、第２導電層７内にチタン等か
らなる合金化促進層１０を形成して、下地層６ａと第２
導電層７間で容易に合金化が起きるようにしても良い。 〔発明の効果〕 以上説明したように１本発明の主なる利点は第１導電層
上に下地層すなわち多結晶シリコンを局部的に形成し−
こところにある。即ち、多結晶シリコンを全面（！形成
する従来技術においては、多結晶シリコンがアルミニウ
ムに対し過剰にあるため、多結晶シリコン中のシリコン
がアルミニウムに全て入り込むことはない。このためア
ルミニウム基板に対し、アロイース・ぐイク（つきぬけ
）を形成しない長所を有している反面、この多結晶シリ
コンとアルミニウムよりなる配線層が半導体基板と接触
する部分は多結晶シリコンのみであるため良好な電気的
接触を得ることが難かしいものである。本発明に上れば
下地層例えば多結晶シリコンが局所的に形成されている
。このため、多結晶シリコン中のシリコンが全てその後
形成される第２導電層例えばアルミニウムに入り込み、
多結晶シリコンとアルミニウムが一体に同質化する。従
って、従来問題となっていたアロイ−スパイクも発生せ
ず、また、一体同質化するため半導体基板との接触も良
好となる。また、下地層が局所的に埋め込まれるため、
より微細なコンタクトボールでさえも埋め込むことがで
きる。更に、その後一体に同質化するため断線等による
接触不良を防止して微細なコンタクトホールから取出電
極を確実に形成できる。その結果、高い信頼性と高歩留
を有する半導体装置を提供できるものである。 ４、図面の簡単な説明 第１図囚乃至同図ＩＤＩは１本発明に係る半導体装置の
製造方法の実施例を工程順に示す説明図、第２図は、本
発明方法にバリア層の形成工程を併用して得られた半導
体装置の断面図、第３図は、本発明方法１１２９７層及
び合金化促進層の形成工程を併用して得られた半導体装
置の断面図である。 １・・・半導体基板、２・・・フィールド酸化膜、３・
・・ダート電極、４・・・段差部、５・・・コンタクト
ホール、６・・・下地層、７・・・第２導電層、８・・
・電極層％９・・りぐリア層、１ｏ・・・合金化促進層
。

Claims (4)

    【特許請求の範囲】
  1. （１）　　コンタクトホールな有する半導体基板の該コ
    イタクトホール内に下地膜を埋込む工程と。 前記半導体基板の表面上及び埋込まれた該下地膜上に電
    極形成層を積層する工程と、熱処理（−よシ該電極形成
    層と前配下地膜とを一体に同質化して電極層を形成する
    工程とを具備することを特徴とするバリーコンタクトの
    形成方法。
  2. （２）　　下地膜の材質がシリコン、或はアルミニウム
    と合金化若しくは固溶する元素で構成されている特許請
    求の範囲第１項記載のバリーコンタクトの形成方法。
  3. （３）！極形成層の材質が、アルミニウムまだはアルミ
    ニウム合金で構成されている特許請求の範囲第１項また
    は第２項記載のバリーコンタクトの形成方法。
  4. （４）　　コンタクトホール内に下地膜及び電極形成層
    と基板との反応を抑制する／＜　リア層が形成されてい
    る特許請求の範囲第１項または第３項記載ノバリーコン
    タクトの形成方法。
JP58028097A 1983-02-22 1983-02-22 半導体装置の製造方法 Granted JPS59154040A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58028097A JPS59154040A (ja) 1983-02-22 1983-02-22 半導体装置の製造方法
EP84101759A EP0119497B1 (en) 1983-02-22 1984-02-20 Method of forming electrode/wiring layer
DE8484101759T DE3463589D1 (en) 1983-02-22 1984-02-20 Method of forming electrode/wiring layer
US06/582,223 US4538344A (en) 1983-02-22 1984-02-21 Method of forming electrode/wiring layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58028097A JPS59154040A (ja) 1983-02-22 1983-02-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59154040A true JPS59154040A (ja) 1984-09-03
JPH0220140B2 JPH0220140B2 (ja) 1990-05-08

Family

ID=12239283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58028097A Granted JPS59154040A (ja) 1983-02-22 1983-02-22 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4538344A (ja)
EP (1) EP0119497B1 (ja)
JP (1) JPS59154040A (ja)
DE (1) DE3463589D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071810A (en) * 1996-12-24 2000-06-06 Kabushiki Kaisha Toshiba Method of filling contact holes and wiring grooves of a semiconductor device
US7276434B2 (en) 2003-02-27 2007-10-02 Rohm Co., Ltd. Method for filling a contact hole having a small diameter and a large aspect ratio

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
FR2563048B1 (fr) * 1984-04-13 1986-05-30 Efcis Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
EP0199030A3 (de) * 1985-04-11 1987-08-26 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Mehrlagenverdrahtung von integrierten Halbleiterschaltungen mit mindestens einer aus einer Aluminiumlegierung bestehenden Leitbahnebene mit Kontaktlochauffüllung
US4714686A (en) * 1985-07-31 1987-12-22 Advanced Micro Devices, Inc. Method of forming contact plugs for planarized integrated circuits
US4808552A (en) * 1985-09-11 1989-02-28 Texas Instruments Incorporated Process for making vertically-oriented interconnections for VLSI devices
JPS62102559A (ja) * 1985-10-29 1987-05-13 Mitsubishi Electric Corp 半導体装置及び製造方法
US4818723A (en) * 1985-11-27 1989-04-04 Advanced Micro Devices, Inc. Silicide contact plug formation technique
US4835118A (en) * 1986-09-08 1989-05-30 Inmos Corporation Non-destructive energy beam activated conductive links
EP0267831A1 (en) * 1986-10-17 1988-05-18 Thomson Components-Mostek Corporation Double level metal planarization technique
WO1988004831A1 (en) * 1986-12-19 1988-06-30 Hughes Aircraft Company Conductive plug for contacts and vias on integrated circuits
US4837051A (en) * 1986-12-19 1989-06-06 Hughes Aircraft Company Conductive plug for contacts and vias on integrated circuits
US5238874A (en) * 1989-11-09 1993-08-24 Nec Corporation Fabrication method for laminated films comprising Al-Si-Co alloy film and refractory metal silioide copper film
JPH04226054A (ja) * 1990-03-02 1992-08-14 Toshiba Corp 多層配線構造を有する半導体装置及びその製造方法
ATE150585T1 (de) * 1990-05-31 1997-04-15 Canon Kk Verfahren zur herstellung einer halbleitervorrichtung mit einer verdrahtungsstruktur hoher dichte
JP2841976B2 (ja) * 1990-11-28 1998-12-24 日本電気株式会社 半導体装置およびその製造方法
US5293512A (en) * 1991-02-13 1994-03-08 Nec Corporation Semiconductor device having a groove type isolation region
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
US5461005A (en) * 1991-12-27 1995-10-24 At&T Ipm Corp. Method of forming silicide in integrated circuit manufacture
US5637525A (en) * 1995-10-20 1997-06-10 Micron Technology, Inc. Method of forming a CMOS circuitry
US5994218A (en) * 1996-09-30 1999-11-30 Kabushiki Kaisha Toshiba Method of forming electrical connections for a semiconductor device
US6103572A (en) * 1997-02-07 2000-08-15 Citizen Watch Co., Ltd. Method of fabricating a semiconductor nonvolatile storage device
US6303509B1 (en) * 1999-10-29 2001-10-16 Taiwan Semiconductor Manufacturing Company Method to calibrate the wafer transfer for oxide etcher (with clamp)
EP1909319A1 (en) * 2006-10-03 2008-04-09 STMicroelectronics (Crolles 2) SAS Low resistance interconnect

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826679A (ja) * 1971-08-11 1973-04-07
JPS5374888A (en) * 1976-12-15 1978-07-03 Fujitsu Ltd Manufacture of semiconductor device
JPS5444482A (en) * 1977-09-14 1979-04-07 Matsushita Electric Ind Co Ltd Mos type semiconductor device and its manufacture

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
US3918149A (en) * 1974-06-28 1975-11-11 Intel Corp Al/Si metallization process
JPS5114798A (ja) * 1974-07-27 1976-02-05 Nippon Oils & Fats Co Ltd Kinkyuhinanyoratsukasan
US3996656A (en) * 1974-08-28 1976-12-14 Harris Corporation Normally off Schottky barrier field effect transistor and method of fabrication
JPS5317393A (en) * 1976-07-31 1978-02-17 Mitsubishi Heavy Ind Ltd Commodities delivery detector
US4358891A (en) * 1979-06-22 1982-11-16 Burroughs Corporation Method of forming a metal semiconductor field effect transistor
US4291322A (en) * 1979-07-30 1981-09-22 Bell Telephone Laboratories, Incorporated Structure for shallow junction MOS circuits
US4316209A (en) * 1979-08-31 1982-02-16 International Business Machines Corporation Metal/silicon contact and methods of fabrication thereof
JPS56134757A (en) * 1980-03-26 1981-10-21 Nec Corp Complementary type mos semiconductor device and its manufacture
US4322453A (en) * 1980-12-08 1982-03-30 International Business Machines Corporation Conductivity WSi2 (tungsten silicide) films by Pt preanneal layering
US4398335A (en) * 1980-12-09 1983-08-16 Fairchild Camera & Instrument Corporation Multilayer metal silicide interconnections for integrated circuits
US4361599A (en) * 1981-03-23 1982-11-30 National Semiconductor Corporation Method of forming plasma etched semiconductor contacts
JPS57192047A (en) * 1981-05-20 1982-11-26 Mitsubishi Electric Corp Wiring layer in semiconductor device and manufacture thereof
JPS5816337A (ja) * 1981-07-22 1983-01-31 Hitachi Ltd プラント情報伝送システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826679A (ja) * 1971-08-11 1973-04-07
JPS5374888A (en) * 1976-12-15 1978-07-03 Fujitsu Ltd Manufacture of semiconductor device
JPS5444482A (en) * 1977-09-14 1979-04-07 Matsushita Electric Ind Co Ltd Mos type semiconductor device and its manufacture

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071810A (en) * 1996-12-24 2000-06-06 Kabushiki Kaisha Toshiba Method of filling contact holes and wiring grooves of a semiconductor device
US6440843B1 (en) 1996-12-24 2002-08-27 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6673704B2 (en) 1996-12-24 2004-01-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6946387B2 (en) 1996-12-24 2005-09-20 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US7276434B2 (en) 2003-02-27 2007-10-02 Rohm Co., Ltd. Method for filling a contact hole having a small diameter and a large aspect ratio

Also Published As

Publication number Publication date
DE3463589D1 (en) 1987-06-11
EP0119497A1 (en) 1984-09-26
JPH0220140B2 (ja) 1990-05-08
US4538344A (en) 1985-09-03
EP0119497B1 (en) 1987-05-06

Similar Documents

Publication Publication Date Title
JPS59154040A (ja) 半導体装置の製造方法
US5342806A (en) Method for fabricating a semiconductor device having a conductor structure with a plated layer
JPH0257707B2 (ja)
JPS6046024A (ja) 半導体装置の製造方法
JPH1092764A (ja) 半導体素子のポリサイド層形成方法
JPS58215055A (ja) 半導体集積回路装置
JPH069203B2 (ja) 半導体装置とその製造方法
JP2716977B2 (ja) 半導体装置の製造方法
JP3337758B2 (ja) 半導体装置の製造方法
JPH03102819A (ja) 半導体装置の製造方法
JPS61150239A (ja) 半導体装置の製造方法
JPH0497531A (ja) 半導体装置の製造方法
JP2779186B2 (ja) 半導体装置の製造方法
JPS6010751A (ja) 半導体集積回路装置
JPS5933252B2 (ja) 半導体装置の製造方法
JPH06252090A (ja) 半導体装置及びその製造方法
JPH11330457A (ja) 半導体装置とその製造方法
JPS59229866A (ja) 半導体装置
JPS63143838A (ja) 半導体集積回路装置の製造方法
JPH05326441A (ja) 半導体装置の製造方法
JPS5925221A (ja) 漏洩電流の少ない半導体装置の製造方法
JPS62140434A (ja) 半導体装置
JPH0521374A (ja) 半導体装置およびその製造方法
JPS6059755A (ja) 半導体装置の製造方法
JPS6242433A (ja) 半導体装置の製造方法