JPS62140434A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62140434A JPS62140434A JP28226085A JP28226085A JPS62140434A JP S62140434 A JPS62140434 A JP S62140434A JP 28226085 A JP28226085 A JP 28226085A JP 28226085 A JP28226085 A JP 28226085A JP S62140434 A JPS62140434 A JP S62140434A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline
- wiring layer
- contact hole
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特にＮ−ＭＯＳ Ｓｉゲ
ートトランジスタなどに適用されるコンタクト構造の改
良に係るものである。
ートトランジスタなどに適用されるコンタクト構造の改
良に係るものである。
従来例によるこの種のＮ−ＭＯＳ Ｓｉゲートトランジ
スタなどにおいて、外部のＡｌｌ配線層と、拡散層およ
び多結晶Ｓｉ配線層とのコンタクト部の接続手段を第２
図（ａ）ないしくｃ）に示す。
スタなどにおいて、外部のＡｌｌ配線層と、拡散層およ
び多結晶Ｓｉ配線層とのコンタクト部の接続手段を第２
図（ａ）ないしくｃ）に示す。
すなわち、従来例でのコンタクト構造は、第２図（ａ）
に示すように、半導体基板ｌの素子間分離領域２で区分
された活性領域上に、ゲート絶縁膜３、ゲート電極４．
およびソース・ドレインとしての拡散層５．５を、また
分離領域２上に多結晶Ｓｉ配線層６をそれぞれ選択的に
形成させたＳｉゲートトランジスタの構成にあって、外
部のへ交配線層と、これらの拡散層５および多結晶Ｓｉ
配線層６とを接続させる場合、まず同図（ｂ）に示すよ
うに、これらの表面を居間絶縁膜７により被覆させたの
ち、この居間絶縁膜７の該当部分、こ−では前記一方の
拡散層５と多結晶Ｓｉ配線層Ｂとの各部分に対し選択的
にエツチングして、それぞれにコンタクトホール８を開
口させ、ついで同図（Ｃ）に示すように、各コンタクト
ホール８を含む層間絶縁膜７上に、スパッタなどでｌ配
線層９をデポジットさせて、このＡｌ配線層９を各コン
タクトホール８により、それぞれ拡散層５および多結晶
Ｓｉ配線層６に接続させるようにしている。
に示すように、半導体基板ｌの素子間分離領域２で区分
された活性領域上に、ゲート絶縁膜３、ゲート電極４．
およびソース・ドレインとしての拡散層５．５を、また
分離領域２上に多結晶Ｓｉ配線層６をそれぞれ選択的に
形成させたＳｉゲートトランジスタの構成にあって、外
部のへ交配線層と、これらの拡散層５および多結晶Ｓｉ
配線層６とを接続させる場合、まず同図（ｂ）に示すよ
うに、これらの表面を居間絶縁膜７により被覆させたの
ち、この居間絶縁膜７の該当部分、こ−では前記一方の
拡散層５と多結晶Ｓｉ配線層Ｂとの各部分に対し選択的
にエツチングして、それぞれにコンタクトホール８を開
口させ、ついで同図（Ｃ）に示すように、各コンタクト
ホール８を含む層間絶縁膜７上に、スパッタなどでｌ配
線層９をデポジットさせて、このＡｌ配線層９を各コン
タクトホール８により、それぞれ拡散層５および多結晶
Ｓｉ配線層６に接続させるようにしている。
そしてこの従来例による接続構造の場合には、居間絶縁
膜７へのコンタクトホール８のエツチングに際して、接
続後のＡ交配線層９の断線などを防止するために、同ホ
ール８の開口部形状をテーパーエツチングにより外拡形
状部８ａに形成させ、またＡｌスパッタについても、Ａ
ｌの拡散層５から半導体基板１への、いわゆる突き抜け
などを防止するために、予めＳｉを含ませてスパツクさ
せるようにしており、さらにＡｌ配線層９と拡散層５゜
多結晶Ｓｉ配線層８とのそれぞれオーミック性を良好に
するために、接続後、４５０℃程度の熱処理を行なうよ
うにしている。
膜７へのコンタクトホール８のエツチングに際して、接
続後のＡ交配線層９の断線などを防止するために、同ホ
ール８の開口部形状をテーパーエツチングにより外拡形
状部８ａに形成させ、またＡｌスパッタについても、Ａ
ｌの拡散層５から半導体基板１への、いわゆる突き抜け
などを防止するために、予めＳｉを含ませてスパツクさ
せるようにしており、さらにＡｌ配線層９と拡散層５゜
多結晶Ｓｉ配線層８とのそれぞれオーミック性を良好に
するために、接続後、４５０℃程度の熱処理を行なうよ
うにしている。
しかしながら、このように構成される従来の外部Ａ交配
線層と、拡散層、多結晶Ｓｉ配線層など覧のコンタクト
構造では、トランジスタの高集積密度化に伴なって、拡
散層５．および多結晶Ｓｉ配線層６の各コンタクトホー
ル８相互の間隔も小さくされることから、開口外拡形状
部８ａのテーパーエツチングが不可能になると共に、各
コンタクトホール８自体の断面積の微少化に伴って、そ
のアスペクト比（層間絶縁膜厚さ／コンタクト長さ）も
大きくなり、通常のＡｌスパッタ技術では、ホール側面
部にＡｉが付着しにく覧なって、良好な接続をなし得な
くなる惧れを生じており、さらには接続後の熱処理によ
っても、段差部に高抵抗のＳｉの固りを生じ易くて、こ
の接続部でのオーミック抵抗の増加が問題になるなどの
不都合を有するものであった。
線層と、拡散層、多結晶Ｓｉ配線層など覧のコンタクト
構造では、トランジスタの高集積密度化に伴なって、拡
散層５．および多結晶Ｓｉ配線層６の各コンタクトホー
ル８相互の間隔も小さくされることから、開口外拡形状
部８ａのテーパーエツチングが不可能になると共に、各
コンタクトホール８自体の断面積の微少化に伴って、そ
のアスペクト比（層間絶縁膜厚さ／コンタクト長さ）も
大きくなり、通常のＡｌスパッタ技術では、ホール側面
部にＡｉが付着しにく覧なって、良好な接続をなし得な
くなる惧れを生じており、さらには接続後の熱処理によ
っても、段差部に高抵抗のＳｉの固りを生じ易くて、こ
の接続部でのオーミック抵抗の増加が問題になるなどの
不都合を有するものであった。
この発明は従来のこのような問題点を改善するためにな
されたものであって、その目的とするところは、コンタ
クト部におけるＡｌ配線層の良好なカバレッジを得ると
共に、Ａ１７２７７時の半導体基板への突き抜けを防止
し、併せて安定なコンタクト抵抗を得られるようにした
この種の半導体装置を提供することである。
されたものであって、その目的とするところは、コンタ
クト部におけるＡｌ配線層の良好なカバレッジを得ると
共に、Ａ１７２７７時の半導体基板への突き抜けを防止
し、併せて安定なコンタクト抵抗を得られるようにした
この種の半導体装置を提供することである。
前記の目的を達成するために、この発明に係る半導体装
置は、下層の拡散層、多結晶Ｓｉ配線層などに対して、
上層の居間絶縁膜に開口させたコンタクトホールを通し
て外部Ａｉ配線層を接続させるコンタクト構造にあって
、コンタクトホール内に、接続層としての、低抵抗の多
結晶Ｓｉ層を埋め込んで平坦化させ、この埋め込み多結
晶Ｓｉ層上にＡｌ配線層を接続形成させるようにしたも
のである。
置は、下層の拡散層、多結晶Ｓｉ配線層などに対して、
上層の居間絶縁膜に開口させたコンタクトホールを通し
て外部Ａｉ配線層を接続させるコンタクト構造にあって
、コンタクトホール内に、接続層としての、低抵抗の多
結晶Ｓｉ層を埋め込んで平坦化させ、この埋め込み多結
晶Ｓｉ層上にＡｌ配線層を接続形成させるようにしたも
のである。
すなわち、この発明では、層間絶縁層に開口されるコン
タクトホール内を、低抵抗の多結晶Ｓｉ層により埋め込
んで平坦化させるために、コンタクト部でのＡｕの良好
なカバレッジが得られると共に、この低抵抗多結晶Ｓｉ
層の介在により、 Ａ１７２７７時での半導体基板への
突き抜けを完全に阻止でき、併せてＳｉ析出などによる
コンタクト抵抗の増加をも効果的に防止できるのである
。
タクトホール内を、低抵抗の多結晶Ｓｉ層により埋め込
んで平坦化させるために、コンタクト部でのＡｕの良好
なカバレッジが得られると共に、この低抵抗多結晶Ｓｉ
層の介在により、 Ａ１７２７７時での半導体基板への
突き抜けを完全に阻止でき、併せてＳｉ析出などによる
コンタクト抵抗の増加をも効果的に防止できるのである
。
以下、この発明に係る半導体装置の一実施例につき、第
１図（ａ）ないしくｄ）を参照して詳細に説明する。
１図（ａ）ないしくｄ）を参照して詳細に説明する。
第１図（ａ）ないしくｄ）はこの実施例を適用したＮ−
ＭＯＳ Ｓｉゲートトランジスタにおける外部のＡＭ配
線層よ、拡散層、多結晶Ｓｉ配線層とのコンタクト部の
接続を工程順に表わした断面図であり、この第１図実施
例において前記第２図従来例と同一符号は同一または相
当部分を示している。
ＭＯＳ Ｓｉゲートトランジスタにおける外部のＡＭ配
線層よ、拡散層、多結晶Ｓｉ配線層とのコンタクト部の
接続を工程順に表わした断面図であり、この第１図実施
例において前記第２図従来例と同一符号は同一または相
当部分を示している。
この実施例においては、まず前記従来例での場合と同様
にゲート電極４．および多結晶Ｓｉ配線層Ｂをそれぞれ
に形成させ、かつ居間絶縁膜７により被覆させたのち、
この居間絶縁膜７の該当部分。
にゲート電極４．および多結晶Ｓｉ配線層Ｂをそれぞれ
に形成させ、かつ居間絶縁膜７により被覆させたのち、
この居間絶縁膜７の該当部分。
こ＼では前記一方の拡散層５と多結晶Ｓｉ配線層８の各
部分を、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅ
ｔｃｈｉｎｇ。
部分を、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅ
ｔｃｈｉｎｇ。
リアクティブ・イオン・エツチング）により選択的にエ
ツチングして、それぞれにコンタクトポール８を開口さ
せ（第１図（ａ））、ついでこれらの上に、各コンタク
トホール８を充分に埋め込むようにして多結晶Ｓｉ層１
０をデポジットすると共に、この多結晶Ｓｉ層ｌＯにリ
ンなどを拡散させて低抵抗化するか、あるいはリンをド
ープして低抵抗化した多結晶Ｓｉ層１０をデポジットす
る（同図（ｂ））。
ツチングして、それぞれにコンタクトポール８を開口さ
せ（第１図（ａ））、ついでこれらの上に、各コンタク
トホール８を充分に埋め込むようにして多結晶Ｓｉ層１
０をデポジットすると共に、この多結晶Ｓｉ層ｌＯにリ
ンなどを拡散させて低抵抗化するか、あるいはリンをド
ープして低抵抗化した多結晶Ｓｉ層１０をデポジットす
る（同図（ｂ））。
次に前記ＲＩＥにより全面エツチングして、各コンタク
トホール８領域以外の低抵抗多結晶Ｓｉ層１０を除去し
く同図（Ｃ））、その後、各Ａ４配線層９をスパッタな
どでデポジットさせ、この各コンタクトホール８内の低
抵抗多結晶Ｓｉ層１０を通して、各Ａｌ配線層８をそれ
ぞれ拡散層５および多結晶Ｓｉ配線層６に接続させたも
のである（同図（ｄ））。
トホール８領域以外の低抵抗多結晶Ｓｉ層１０を除去し
く同図（Ｃ））、その後、各Ａ４配線層９をスパッタな
どでデポジットさせ、この各コンタクトホール８内の低
抵抗多結晶Ｓｉ層１０を通して、各Ａｌ配線層８をそれ
ぞれ拡散層５および多結晶Ｓｉ配線層６に接続させたも
のである（同図（ｄ））。
従ってこの実施例による接続構造においては、コンタク
トホール８への低抵抗の多結晶Ｓｉ層１０の埋め込みに
より、コンタクトホール８自体の開口径がたとえ微少で
あっても、良好な接続性を得られると共に、開口部にテ
ーパーエツチングを施して外拡形状部を形成する必要が
なくてＡｌの良好なカバレッジが得られ、かつ１２７２
７７時での半導体基板への突き抜けが阻止されるほか、
段差部が形成されることもなくて平坦化を達成できるの
である。
トホール８への低抵抗の多結晶Ｓｉ層１０の埋め込みに
より、コンタクトホール８自体の開口径がたとえ微少で
あっても、良好な接続性を得られると共に、開口部にテ
ーパーエツチングを施して外拡形状部を形成する必要が
なくてＡｌの良好なカバレッジが得られ、かつ１２７２
７７時での半導体基板への突き抜けが阻止されるほか、
段差部が形成されることもなくて平坦化を達成できるの
である。
以上詳述したようにこの発明によるときは、外部へ交配
線層と、拡散層、多結晶Ｓｉ配線層など−のコンタクト
構造にあって、コンタクトホール内に接続層としての、
低抵抗の多結晶Ｓｉ層を埋め込むことによって平坦化さ
せ、この埋め込み多結晶Ｓｉ層−ヒにＡ交配線層を接続
形成させるようにしたから、コンタクト部でのＡｌの良
好なカバレッジが得られると共に、コンタクトホール内
に低抵抗の多結晶Ｓｉ層が介在されることから、１２７
２７７時での半導体基板への突き抜けを完全に阻止でき
、併せてＳｉ析出などによるコンタクト抵抗の増加をも
効果的に防止できるもので、この種の装置での素子の高
密度集積化に極めて有用であり、しかも構造的にも簡単
で容易に実施できるなどの特長がある。
線層と、拡散層、多結晶Ｓｉ配線層など−のコンタクト
構造にあって、コンタクトホール内に接続層としての、
低抵抗の多結晶Ｓｉ層を埋め込むことによって平坦化さ
せ、この埋め込み多結晶Ｓｉ層−ヒにＡ交配線層を接続
形成させるようにしたから、コンタクト部でのＡｌの良
好なカバレッジが得られると共に、コンタクトホール内
に低抵抗の多結晶Ｓｉ層が介在されることから、１２７
２７７時での半導体基板への突き抜けを完全に阻止でき
、併せてＳｉ析出などによるコンタクト抵抗の増加をも
効果的に防止できるもので、この種の装置での素子の高
密度集積化に極めて有用であり、しかも構造的にも簡単
で容易に実施できるなどの特長がある。
第１図（ａ）ないしくｄ）はこの発明に係る半導体装置
の一実施例を適用したＮ−ＭＯＳ Ｓｉゲートトランジ
スタにおける外部のＡｌ配線層と、拡散層、多結晶Ｓｉ
配線層とのコンタクト部の接続を工程順に表わした断面
図、第２図（ａ）ないしくｃ）は同上従来例によるコン
タクト部の接続を工程順に表わした断面図である。 １・・・・半導体基板、２・・・・素子間分離領域、３
・・・・ゲート絶縁膜、４・・・・ゲート電極、５・・
・・拡散層、６・・・・多結晶Ｓｉ配線層、７・・・・
層間絶縁膜、８・・・・コンタクトホール、９・・・・
Ａｌ配線層、１０・・・・コンタクトホールに埋め込ん
だ低抵抗多結晶Ｓ１層。 代理人 大 岩 増 雄 第２図 （Ｃ）
の一実施例を適用したＮ−ＭＯＳ Ｓｉゲートトランジ
スタにおける外部のＡｌ配線層と、拡散層、多結晶Ｓｉ
配線層とのコンタクト部の接続を工程順に表わした断面
図、第２図（ａ）ないしくｃ）は同上従来例によるコン
タクト部の接続を工程順に表わした断面図である。 １・・・・半導体基板、２・・・・素子間分離領域、３
・・・・ゲート絶縁膜、４・・・・ゲート電極、５・・
・・拡散層、６・・・・多結晶Ｓｉ配線層、７・・・・
層間絶縁膜、８・・・・コンタクトホール、９・・・・
Ａｌ配線層、１０・・・・コンタクトホールに埋め込ん
だ低抵抗多結晶Ｓ１層。 代理人 大 岩 増 雄 第２図 （Ｃ）
Claims (1)
- 下層の拡散層、多結晶Ｓｉ配線層などに対して、上層の
層間絶縁膜に開口させたコンタクトホールを通して外部
Ａｌ配線層を接続させるコンタクト構造において、前記
コンタクトホール内には、接続層としての、低抵抗の多
結晶Ｓｉ層を埋め込んで平坦化させ、この埋め込み多結
晶Ｓｉ層上にＡｌ配線層を接続形成させたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28226085A JPS62140434A (ja) | 1985-12-13 | 1985-12-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28226085A JPS62140434A (ja) | 1985-12-13 | 1985-12-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62140434A true JPS62140434A (ja) | 1987-06-24 |
Family
ID=17650134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28226085A Pending JPS62140434A (ja) | 1985-12-13 | 1985-12-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62140434A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282575A (ja) * | 1988-09-19 | 1990-03-23 | Toshiba Corp | 半導体装置およびその製造方法 |
| US9091765B2 (en) | 2012-07-19 | 2015-07-28 | Kepco Engineering & Construction Company, Inc. | Apparatus for measuring radioactivity of radioactive sample without loss of radioactive particles |
-
1985
- 1985-12-13 JP JP28226085A patent/JPS62140434A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282575A (ja) * | 1988-09-19 | 1990-03-23 | Toshiba Corp | 半導体装置およびその製造方法 |
| US9091765B2 (en) | 2012-07-19 | 2015-07-28 | Kepco Engineering & Construction Company, Inc. | Apparatus for measuring radioactivity of radioactive sample without loss of radioactive particles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737831A (en) | Semiconductor device with self-aligned gate structure and manufacturing process thereof | |
| KR0146861B1 (ko) | 증가된 배선층에 의해 향상된 건폐율을 가지는 반도체 디바이스 및 그 제조방법 | |
| JPS6010673A (ja) | 半導体装置 | |
| JPS62140434A (ja) | 半導体装置 | |
| JPH0536624A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH03292765A (ja) | 半導体装置の製造方法 | |
| JPS60123061A (ja) | 半導体装置 | |
| JPH01201940A (ja) | 半導体装置の電極配線形成方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| KR100250746B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0363220B2 (ja) | ||
| JPS62140435A (ja) | 半導体装置 | |
| JPH11330457A (ja) | 半導体装置とその製造方法 | |
| JPH0234930A (ja) | 半導体装置の製造方法 | |
| JP3162086B2 (ja) | トランジスタ及びその製造方法 | |
| JPH03276727A (ja) | 半導体集積回路装置 | |
| KR19990004426A (ko) | 반도체 소자의 콘택 형성 방법 | |
| JPS61110464A (ja) | 半導体装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPS62241372A (ja) | 半導体装置 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH01162358A (ja) | 積層構造ｍｉｓ型半導体装置形成方法 | |
| JPH04343251A (ja) | 半導体装置の製造方法 | |
| JPH02134849A (ja) | 半導体装置 | |
| JPH02161750A (ja) | 半導体装置の製造方法 |