JP3162086B2 - トランジスタ及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般に電子デバイスに関
し、特に新しいトランジスタおよびその製造方法に関す
る。

【０００２】

【従来の技術】電界効果トランジスタは、多くの近代デ
ィジタル集積電子デバイスのビルディング・ブロックを
形成する。電子デバイスの能動デバイス密度を増すため
に、適当な伝達特性を与えるがバルク単結晶半導体材料
を使用する必要のない薄膜トランジスタが開発された。
薄膜電界効果トランジスタは多結晶、アモルファスまた
はチャネルを含む部分再結晶半導体材料を使用すること
ができる。

【０００３】電界効果トランジスタの１つの重要な特性
は、チャネル領域の深さである。したがって、薄膜トラ
ンジスタのチャネルを形成する半導体の層の深さは極端
に浅い。特定のデバイスに要求される作動特性により、
チャネル領域は一般に１００〜２０００オングストロー
ム程度の深さである。チャネル層のこの浅い特性によ
り、チャネル層をソースおよびドレーン領域に接触させ
ることは極めて困難である。これらの接点を作るために
ソースおよびドレーン領域に窓を開けるエッチング工程
が要求される。これらのエッチング工程は、トランジス
タの作動特性にその浅い特性が強く影響を及ぼすので、
チャネル層を通して極めて容易に完全にエッチすること
ができる。

【０００４】従来の電界効果トランジスタのもう１つの
要求条件は、トランジスタのソースおよびドレーン領域
に対する接触に伴う抵抗を適切に制御しなければならな
いことである。ソースおよびドレーンの接触抵抗を減少
させる１つの共通方法は、ソースおよびドレーン領域の
上にケイ化物の層を形成することである。薄膜トランジ
スタの場合には、薄膜デバイスのチャネル層のソースお
よびドレーン領域の上にケイ化物の層を形成するどのよ
うな試みでもケイ化物の層の形成が必ずその上に形成さ
れる半導体材料を消費するのでチャネル層を腐食する。

【０００５】したがって、チャネル層のソースおよびド
レーン領域に効果的な接触を与える薄膜トランジスタ構
造が必要となってきた。トランジスタのチャネルを形成
するのに用いられる材料の薄膜を腐食せずにトランジス
タに伴う接触抵抗を減少させるように、ソースおよびド
レーン領域と接触してケイ化物の層を形成させる薄膜ト
ランジスタ構造がさらに要求されるようになった。

【０００６】

【発明が解決しようとする課題】本発明により、従来技
術の薄膜トランジスタに伴う不利および問題を事実上除
去したり減少する薄膜トランジスタが提供される。特
に、本発明は隔置されたソースおよびドレーン領域を有
するチャネル層を含む薄膜トランジスタ構造を開示す
る。ソースおよびドレーン領域を保護するように、チャ
ネル層のソースおよびドレーン領域と接触して導電ボデ
ーが形成される。次に電気接点は導電ボデーに結合形成
される。

【０００７】

【問題を解決するための手段】本発明のトランジスタの
１つの重要な技術的利点は、トランジスタのソースおよ
びドレーン領域が接触される一方、薄いチャネル層の腐
食を防止する点を導電ボデーが与えることにある。

【０００８】本発明のトランジスタのもう１つの技術的
利点は、ケイ化物の層を形成する材料を導電ボデーが与
えることである。これらのケイ化物の層は接触抵抗を減
少するとともに、導電ボデーの材料を破壊しながら形成
され、それによってチャネル層を破壊する危険が少なく
なる。

【０００９】

【実施例】第１ａ図〜第１ｅ図から、本発明の教示によ
り薄膜電界効果トランジスタを形成する工程が図示され
ている。言うまでもなく、本発明の薄膜トランジスタは
いろいろなデバイス情況で使用することができる点で、
大部分の薄膜トランジスタの重要な技術的利点を享有す
る。特に、薄膜トランジスタは単結晶半導体材料を使用
する必要がなく、したがって複雑な三次元半導体デバイ
スの基本的にどのようなレベルでも形成することができ
る。第１ａ図〜第１ｅ図によって図示された工程は、本
発明を教示する目的でのみ示された一般工程を例示する
ようにされている。例えば、第１ａ図〜第１ｅ図に示さ
れた工程は基板にぴったり接近したトランジスタの形成
を示すが、本発明の教示は、トランジスタ構造の素子が
基板に接近していない積み重ねデバイス構造の中間また
は外方レベルにおけるトランジスタの構造にも等しく適
用することができる。第１ａ図〜第１ｅ図に図示された
工程はいろいろな情況で適用することができる一方、本
発明のトランジスタ構造の重要な技術的利点を依然とし
て享有することは当業者によって理解されるものと思
う。

【００１０】第１ａ図から、半導体基板１０は外部表面
１２を含む。接合分離ゲート導電体領域１４は半導体基
板１０の外部表面１２に形成される。ゲート導電体領域
１４は、十分な数のイオンの注入による周知の方法で形
成され、それによって領域１４は導電するようにされ
る。例えば、基板１０がＮ形基板であるならば、ホウ素
イオンの十分な注入は領域１４を導電性にする。逆に、
基板１０がＰ形基板であるならば、リン・イオンの十分
な注入は領域１４を導電性にする。

【００１１】第１ａ図に示された断面図は、ゲート導電
体領域１４を縦方向に分割する。領域１４は本発明の薄
膜トランジスタを作動させるゲート導体として使用する
ようにされ、したがって第１ａ図〜第１ｅ図に図示され
た実施例により、基板１０に形成された細長い領域でな
ければならない。言うまでもなく、ゲート導電体領域１
４の唯一の要求は、それが形成されるべきチャネル領域
に接近していなければならないことである。いろいろな
他の同等な構造を使用することができ、また本実施例の
提供は本発明の範囲を１つだけの実施例に制限するもの
と解してはならない。さらに、領域１４は埋め込み構造
物として第１ａ図〜第１ｅ図に示されるが、本発明のト
ランジスタを作動させるには領域１４の長さ方向に沿っ
て適当な電気接触が作られることは当業者によって理解
されると思う。

【００１２】第１ｂ図から、半導体基板１０に形成され
たゲート導電体領域１４の外部表面１２にゲート絶縁層
が形成されている。ゲート絶縁層１６は周知の方法によ
り厚さ２００オングストローム程度の深さまで成長され
たり付着され、かつ例えば二酸化シリコンのような酸化
物材料を含むことがある。次にチャネル層１８は、ゲー
ト絶縁層１６の上に半導体材料の層を付着させることに
よってゲート絶縁層１６から外方に形成される。例え
ば、チャネル層１８は多結晶、アモルファス、部分再結
晶または再結晶半導体材料を含むことがある。チャネル
層１８は本発明の薄膜トランジスタのチャネルを形成す
るのに使用され、かつ形成すべき特定のトランジスタの
所要デバイス特性次第で、厚さ２００〜２，０００オン
グストローム程度であるかもしれない。

【００１３】第１ｃ図から、例えば周知のホトリトグラ
フ法によって電界絶縁層２０およびマスク・ボデー２２
を形成するように二酸化シリコンのような酸化物材料を
含む絶縁層が、付着されたり成長され、パターン化さ
れ、かつエッチされた。電界絶縁層２０は、実際の組立
て工程で形成されるかどうかわからない。マスク・ボデ
ー２２だけは本発明の方法により提供されなければなら
ない。工程内のこの点で、適当なイオンが、チャネル層
１８内のドープされたソース領域２６およびドープされ
たドレーン領域２８を形成するようにチャネル層１８の
外部表面２４を通して周知の方法により注入することが
できる。ソース領域２６およびドレーン領域２８は、そ
れら自体の間でチャネル層１８内のチャネル領域３０を
形成するようなマスク・ボデー２２に隣接して形成され
る。チャネル領域３０は、本実施例の薄膜トランジスタ
のゲートとして作動するゲート導電体領域１４の上に置
かれる電圧によって作動されかつ導電される。言うまで
もなく、ソース領域２６およびドレーン領域１８の識別
自体は、本発明の教示上好都合であるにすぎない。該当
の場合、本発明のトランジスタは、電流をどちらの方向
にも流す電気的に対称なデバイスとして作ることができ
る。

【００１４】第１ｃ図から、従来の薄膜トランジスタに
伴ういくつかの考えられる問題は直ちに明白である。ソ
ース領域２６およびドレーン領域２８には接点を作る必
要がある。チャネル層１８が極めて薄いので、領域２６
と２８に接点を形成することは極めて繊細な工程になる
と思われる。ソース領域２６およびドレーン領域２８に
接触孔を開けるのに必要なパターン化およびエッチング
工程は、領域２６および２８を通して簡単に腐食するこ
とができる。さらにソース領域２６およびドレーン領域
２８における接点抵抗を減らすために、ケイ化物層がソ
ースおよびドレーン領域の外面上に任意に形成される。
しかし、チャネル層１８が極めて薄いので、ソース領域
およびドレーン領域上にケイ化物層を形成するどのよう
な試みもその工程中にそれらの領域を破壊することがあ
る。

【００１５】第１ｄ図から、本発明の教示による問題の
解決法が示されている。導体３２および３４は、ソース
領域２６およびドレーン領域２８から外方に、かつそれ
らとそれぞれ接触して形成される。導体３２および３４
は、第１ｄ図で示されるように絶縁層２０と酸化物マス
ク・ボデー２２との間に形成される。導体３２および３
４は、多様な材料で形成されかつ技術的既知の多様な方
法によって形成される。例えば、導電ボデー３２および
３４はソース領域２６およびドレーン領域２８の上に半
導体材料の選択性エピタキシャル成長によって形成する
ことができる。この選択性エピタキシ工程を通して成長
した半導体材料は、エピタキシャル材料か導電性にされ
るような周知の方法によって、イオンの適当な集束を注
入される。別法として、導体３２および３４は金属の選
択性付着によって形成することができる。さらに、導電
ボデー３２および３４は、第２図に関してより詳細に検
討される工程を用いて導電性にされるような適当な不純
物の集合でドープされた多結晶またはアモルファス半導
体材料で形成することができる。加えて、ソース領域２
６およびドレーン領域２８を形成するために用いられる
注入工程は、導電ボデー３２および３４の形成に続いて
生じることがある。

【００１６】導体３２および３４は本発明のいくつかの
重要な技術的利点を有するトランジスタ構造を提供す
る。まず、導電ボデー３２および３４は、第１ｅ図に示
されるように本発明のトランジスタのソース領域２６お
よびドレーン領域２８を接触させる工程に必要な余地を
提供する。第２に、第１ｃ図に示されるように、導電ボ
デー３２および３４は、それらがシリコンを含む場合で
も本発明のトランジスタの接触抵抗に伴う問題を減少し
たり除去するケイ化物層３６および３８を構成する材料
を提供する。例えば、ケイ化物層３６および３８は、周
知の自己整合式ケイ化工程によってそれぞれ二ケイ化チ
タンを含む導電ボデー３２および３４と接触して形成さ
れる。

【００１７】第１ｅ図から、分離絶縁層は本発明のトラ
ンジスタ構造全体を覆うように平均に付着される。例え
ば、分離絶縁層４０は平均に付着された二酸化シリコン
を含むことがある。それから、分離絶縁層４０は、ケイ
化物層３６および３８の外部表面を露出する開口を形成
するように周知のホトリトグラフ技法を使ってパターン
化されかつエッチされる。それから、ソース接点４２お
よびドレーン接点４４は、ソース領域２６およびドレー
ン領域２８にそれぞれ電気的接触を供給するようにこれ
らの各開口内にそれぞれ形成される。例えば、ソース接
点４２およびドレーン接点４４は、アルミニウム、ある
いは導電するようにドープ処理された多結晶体またはア
モルファス半導体のような適当な導体を含むことができ
る。

【００１８】第２図は、第１ａ図〜第１ｅ図に図示され
た方法で導電ボデー３２および３４の形成に使用するこ
とができる独特な工程階段を図示する拡大された断面図
である。第２図は第１ｃ図と第１ｄ図との間に生じる工
程段階を図示している。したがって、ソース領域２６お
よびドレーン領域２８を形成するのに使われた第１ｃ図
に関して開示された任意の注入段階に続いて、多結晶ま
たはアモルファス半導体材料の層４６は、第２図に示さ
れるように構造物全体にわたって平均に付着される。層
４６は本来の位置でドープ処理されたり導体にされるよ
うな適当な不純物の集合を含むような付着後にドープ処
理することができる。層４６が平均に付着されるのに続
き、平面抵抗層４８は、その外部表面５０が平面化され
るように付着される。それから、抵抗層４８および全体
構造は酸化物に対して選択的性であるエッチング用試薬
の中に置かれる。第１ｄ図に示されるように導電ボデー
３２および３４が残るまで、このエッチング工程は平面
抵抗層５０および電界酸化物層２０および酸化物マスク
層２２から外方に付着された層４６部分を異方性に腐食
する。それから、ソース領域２６およびドレーン領域２
８は、導電ぽデー３２および３４の構成に先だって形成
されなかった場合にもそれらの領域に注入される。

【００１９】先に開示したように、第２図で図示された
工程段階は、導電ボデー３２および３４が形成されたこ
とによるただ１つだけの方法を含む。第２図で図示され
た工程と共に、導電ボデー３２および３４の選択性エピ
タキシャル成長ならびに選択性金属付着の説明は、導電
ボデー３２および３４の構成に使われるどのような独特
な方法でも本発明の範囲を限定するように組み立てられ
てはならない。他の色々な方法は、独特な環境およびデ
バイスに関して左右される導電ボデー３２および３４を
形成すために適用できる。本発明ではこれらのどのよう
な方法でも限定せず、別記特許請求の範囲および主旨に
よってのみ限定される。

【００２０】さらに、先に検討されたように、第１ｅ図
に図示された本発明の薄膜トランジスタの環境が本発明
の教示目的にのみ説明されている。それらが色々なデバ
イスに関して適用されることは薄膜トランジスタの重要
な技術的長所である。第１ｅ図に関して述べた構造は、
デバイスに関する単なる１つの可能性における本発明の
薄膜トランジスタの構成部品を含む。例えば、第１ｅ図
に関して説明されたデバイスは、基板１０に拡散された
領域として形成されたゲート導体１４を伴うボトム・ゲ
ート薄膜デバイスである。しかし、本発明は、ゲート導
体は基板に拡散された領域以外の導体層である薄膜トラ
ンジスタの構成にも同様に適用できるとしている。例え
ば、この構成は、単一結晶半導体材料の使用を要求しな
いで、本発明の薄膜トランジスタは、薄膜トランジスタ
の技術長所を利用するために集積デバイスの他の活発層
の外側に積上げられる層に形成されることができた。

【００２１】作動中、第１ｅ図に表わされたフイールド
効果トランジスタはゲート導体１４に電圧をかけること
で働く。この電圧はチャネル領域３０を導体にしかつソ
ース領域２６とドレーン領域との間に電流を流す。こう
して伝導通路はソース接点４２から導電ボデー３２内の
ケイ化物層３６、ソース領域２６、チャネル領域３０お
よびドレーン領域２８、導電ボデー３４およびケイ化物
層３８さらにデバイスの出口そしてドレーン接点４４ま
でを通して形成されている。

【００２２】

【発明の効果】本発明は第１ｅ図の構成に表わされた独
特な実施例に関して詳細に説明されたが、言うまでもな
く、別記特許請求の範囲で限定された本発明の主旨およ
び範囲から逸脱せずに多種の変形、代用および交替する
ことができる。

【００２３】以上の説明に関し、更に以下の項を開示す
る。 （１） ゲート導体と、前記ゲート導体に隣接して絶縁
配置されたチャネル層と、前記チャネル層に形成された
第１ソース／ドレーン領域と、前記第１および第２ソー
ス／ドレーン領域間にチャネル領域を形成し、前記チャ
ネル領域を電気的に作動させるように前記第１ソース／
ドレーン領域から隔置された前記チャネル層に形成され
た前記第２ソース／ドレーン領域と、前記第１ソース／
ドレーン領域に隣接して電気結合し、第１ソース／ドレ
ーン領域を保護する第１導電ボデーと、前記第１導電ボ
デーに隣接した第１絶縁領域と、前記絶縁領域を通過し
かつ前記第１導電ボデーに隣接して電気結合された第１
電気接点とを含んで成ることを特徴とするトランジス
タ。

【００２４】（２） ゲート導体を形成する段階と、ゲ
ート導体に隣接して絶縁配置されかつ１つのチャネルを
含むチャネル層を形成する段階と、チャネル層の中にか
つ第１および第２ソース／ドレーン領域間にチャネル領
域を形成するように隔置され、ゲート導体がチャネル領
域を電気的に作動させるように前記第１および第２ソー
ス／ドレーン領域を形成する段階と、第１ソース／ドレ
ーン領域を保護するように第１ソース／ドレーン領域に
隣接しかつ電気結合された第１導電ボデーを形成する段
階と、前記導電ボデーに隣接して第１絶縁領域を形成す
る段階と、第１絶縁領域を通して第１導電ボデーに隣接
しかつ電気結合された第１電気接点を形成する段階とを
含んでなることを特徴とするトランジスタ製造方法。

【００２５】（３） 前記第２ソース／ドレーン領域に
隣接して電気結合され、前記第２ソース／ドレーン領域
を保護する第２導電ボデーと、前記第２導電ボデーに隣
接した第２絶縁領域と、前記絶縁領域を通過しかつ前記
導電ボデーに電気結合された第２電気接点とをさらに含
むことを特徴とする請求項１記載によるトランジスタ。

【００２６】（４） 前記チャネル領域に隣接しかつ前
記第１および第２導電ボデー間に配置された絶縁性マス
ク・ボデーをさらに含むことを特徴とする請求項３記載
によるトランジスタ。

【００２７】（５） 前記第１電気接点と前記第１導電
ボデーとの間に配置された第１ケイ化物層と、前記第２
電気接点と前記第２導電ボデーとの間に配置された第２
ケイ化層とをさらに含むことを特徴とする請求項３記載
によるトランジスタ。

【００２８】（６） 前記ゲート導体が前記半導体基板
の中に配置されたドープ処理された領域を含み、かつ前
記チャネル層が前記基板から外方に絶縁配置され、さら
に前記第１導電性が前記チャネル層から外方に配置され
ている、半導体基板をさらに含むことを特徴とする請求
項１記載によるトランジスタ。

【００２９】（７） 前記ゲート導体と前記チャネル層
との間に配置されたゲート絶縁層をさらに含むことを特
徴とする請求項１記載によるトランジスタ。

【００３０】（８） 前記ゲート導体は基板の表面から
外方に配置された第２導電ボデーであり、前記チャネル
層が前記第２導電ボデーから外方に配置されかつ前記第
１導電ボデーが前記チャネル層から外方に配置される前
記第２導電ボデーを含むことを特徴とする請求項１記載
によるトランジスタ。

【００３１】（９） 前記チャネル層は多結晶半導体材
料を含むことを特徴とする請求項１記載によるトランジ
スタ。

【００３２】（１０）前記チャネル層はアモルファス半
導体材料を含むことを特徴とする請求項１記載によるト
ランジスタ。

【００３３】（１１） 前記チャネル層は部分再結晶化
された半導体材料を含むことを特徴とする請求項１記載
によるトランジスタ。

【００３４】（１２）前記チャネル層は再結晶化された
半導体材料を含むことを特徴とする請求項１記載による
トランジスタ。

【００３５】（１３）基板表面に隣接したゲート導体
と、前記ゲート導体に隣接しかつそれから外方に配置さ
れたゲート絶縁層と、前記ゲート絶縁層に隣接しかつそ
れから外方に配置されたチャネル層と、前記チャネル層
に形成されたソース領域と、前記ソースおよびドレーン
領域間の前記チャネル層にチャネル領域を形成するよう
に前記ソース電極から隔置された前記チャネル層に形成
されたドレーン領域であり、前記ゲート導体は前記チャ
ネル領域を電気作動するように操作し得る前記ドレーン
領域と、前記ソース領域から外方に配置されかつ前記ソ
ース領域に隣接して前記ソース領域を保護する第１導電
ボデーと、前記ドレーン領域から外方に配置されかつ前
記ドレーン領域に隣接して前記ドレーン領域を保護する
第２導電ボデーと、前記第１および第２導電ボデー間の
前記チャネル領域から外方に配置されかつ前記チャネル
領域に隣接する絶縁マスク・ボデーと、前記第１および
第２導電ボデーに隣接した絶縁領域と、前記絶縁領域を
通過して前記第２導電ボデーに電気結合されかつそれが
外方に配置された第２電気接点とを含んで成ることを特
徴とするトランジスタ。

【００３６】（１４）前記チャネル層は多結晶半導体材
料を含むことを特徴とする請求項１３記載によるトラン
ジスタ。

【００３７】（１５）前記チャネル層はアモルファス半
導体材料を含むことを特徴とする請求項１３記載による
トランジスタ。

【００３８】（１６）前記チャネル層は部分再結晶化さ
れた半導体材料を含むことを特徴とする請求項１３記載
によるトランジスタ。

【００３９】（１７）前記チャネル層は再結晶化された
半導体材料を含むことを特徴とする請求項１３記載によ
るトランジスタ。

【００４０】（１８）前記ゲート導体は不純物を前記領
域に導入することにより導電性にされる基板表面の領域
を含むことを特徴とする請求項１３記載によるトランジ
スタ。

【００４１】（１９）前記ゲート導体は基板表面から外
方に配置された第３導電ボデーを含むことを特徴とする
請求項１８記載によるトランジスタ。

【００４２】（２０）前記第３導電ボデーは金属、多結
晶半導体材料、アモルファス半導体材料および単結晶半
導体材料から成る群から選択された材料を含むことを特
徴とする請求項１８記載によるトランジスタ。

【００４３】（２１）前記第１電気接点と前記第１導電
ボデーとの間に配置された第１ケイ化物層と、前記第２
電気接点と前記第２導電ボデーとの間に配置された第２
ケイ化物層とをさらに含むことを特徴とする請求項１３
記載によるトランジスタ。

【００４４】（２２）第２ソース／ドレーン領域を保護
するように第２ソース／ドレーン領域に隣接しかつ電気
結合される第２導電ボデーを形成する段階と、第２導電
ボデーに隣接した第２絶縁領域を形成する段階と、第２
絶縁領域を通して第２導電ボデーに隣接しかつ電気結合
される第２電気接点を形成する段階とをさらに含むこと
を特徴とする請求項２１記載による方法。

【００４５】（２３）ゲート導体を形成する前記段階は
半導体基板の選択された領域、基板から外方に形成され
たチャネル層、およびチャネル層から外方に形成された
第１導電ボデーに不純物を導入することによって半導体
基板に導電領域を形成する段階を含むことを特徴とする
請求項２１記載による方法。

【００４６】（２４）チャネル層からゲート導体を絶縁
するように作動し得るゲート絶縁層を形成する段階をさ
らに含むことを特徴とする請求項２１記載による方法。

【００４７】（２５）チャネル領域として形成すべきチ
ャネル層の選択された部分に隣接した絶縁マスク・ボデ
ーを形成する段階をさらに含むことを特徴とする請求項
２１記載による方法。

【００４８】（２６）第１ソース／ドレーン領域を形成
する前記段階は絶縁マスク・ボデーに隣接したチャネル
層の領域に不純物を注入する段階を含むことを特徴とす
る請求項２１記載による方法。

【００４９】（２７）第１導電ボデーを形成する前記段
階はチャネル層の選択された部分に隣接した絶縁マスク
・ボデーを形成する段階と、絶縁マスク・ボデーに隣接
したチャネル層の露出部分に第１導電ボデーを形成する
ように半導体材料をエピタキシャル成長させる段階とを
含むことを特徴とする請求項２１記載による方法。

【００５０】（２８）第１導電ボデーを形成する前記段
階はチャネル層の選択された部分に隣接した絶縁マスク
・ボデーを形成する段階と、絶縁マスク・ボデーに隣接
したチャネル層の露出部分に金属を選択付着させる段階
とを含むことを特徴とする請求項２１記載による方法。

【００５１】（２９）第１導電ボデーを形成する前記段
階はチャネル層の選択された部分に隣接した絶縁マスク
・ボデーを形成する段階と、絶縁マスク・ボデーの外部
表面および絶縁マスク・ボデーに隣接したチャネル層の
露出部分をカバーする導電材料の層を平均に付着させる
段階と、絶縁マスク・ボデーの外部表面を再露出するよ
うにかつ絶縁マスク・ボデーに隣接するとともにチャネ
ル層から外方に配置された第１導電ボデーを形成するよ
うに導電材料の層をエッチする段階とを含むことを特徴
とする請求項２１記載による方法。

【００５２】（３０）平均に付着させる前記段階は導電
されるようにドープ処理された多結晶半導体材料の層を
平均に付着させる段階を含むことを特徴とする請求項２
９記載による方法。

【００５３】（３１）平均に付着させる前記段階は導電
されるようにドープ処理されたアモルファス半導体材料
の層を平均に付着させる段階を含むことを特徴とする請
求項２９記載による方法。

【００５４】（３２）平均に付着させる前記段階は金属
の層を平均に付着させる段階を含むことを特徴とする請
求項２９記載による方法。

【００５５】（３３）請求項２１記載の方法により製造
されたことを特徴とするトランジスタ。

【００５６】（３４）トランジスタを製造する方法であ
って、基板の表面上にゲート導体を形成する段階と、ゲ
ート導体から外方にかつそれに隣接してゲート絶縁体を
形成する段階と、ゲート絶縁体から外方にかつゲート絶
縁体によってゲート導体から絶縁されたチャネル層を形
成する段階であり、チャネル層は半導体材料を含む前記
チャネル層を形成する段階と、チャネル層の選択された
部分から外方に絶縁マスク・ボデーを形成する段階と、
絶縁マスク・ボデーの対向端に隣接したチャネル層の第
１および第２露出領域に不純物を導入する段階であり、
チャネル層の選択された部分によって隔置された第１お
よび第２ソース／ドレーン領域を形成する前記不純物を
導入する段階と、第１および第２ソース／ドレーン領域
にそれぞれ隣接して電気結合された第１および第２導電
ボデーを形成する段階と、第１および第２導電ボデーに
それぞれ隣接しかつ電気結合される第１および第２電気
接点を形成する段階とを含むことを特徴とするトランジ
スタ装置方法。

【００５７】（３５）第１および第２導電ボデーを形成
する前記段階は第１および第２ソース／ドレーン領域に
それぞれ隣接しかつ電気結合された第１および第２金属
ボデーを選択付着させる段階を含むことを特徴とする請
求項３４記載による方法。

【００５８】（３６）第１および第２導電ボデーを形成
する前記段階は第１および第２ソース／ドレーン領域に
それぞれ隣接しかつ電気結合される第１および第２導電
ボデーを形成するように半導体材料をエピタキシャル成
長させる段階を含むことを特徴とする請求項３４記載に
よる方法。

【００５９】（３７）第１および第２導電ボデーを形成
する前記段階は絶縁マスク・ボデーならびに第１および
第２ソース／ドレーン領域の外部表面をカバーする導電
材料の層を平均に付着させる段階と、絶縁マスク・ボデ
ーの外部表面を再露出するとともに第１および第２ソー
ス／ドレーン領域に隣接しかつ電気結合される第１およ
び第２導電ボデーを形成するように導電材料の層をエッ
チする段階とを含むことを特徴とする請求項３４記載に
よる方法。

【００６０】（３８）平均に付着させる前記段階は導電
されるようにドープ処理された多結晶半導体材料の層を
平均に付着させる段階を含むことを特徴とする請求項３
７記載による方法。

【００６１】（３９）平均に付着させる前記段階は金属
の層を平均に付着させる段階を含むことを特徴とする請
求項３８記載による方法。

【００６２】（４０）平均に付着させる前記段階を導電
するようにドープ処理されたアモルファス半導体材料の
層を平均に付着させる段階を含むことを特徴とする請求
項３８項記載による方法。

【００６３】（４１）請求項３７記載による方法によっ
て製造されたトランジスタ。

【００６４】本発明の一段と完全な理解は、同様な数字
が同様な特徴を表わす付図に関して考慮したとき、詳細
な説明および特許請求の範囲を参照することによって得
られる。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタを製造する方法を示
す断立面図。

【図２】本発明の特定実施例に用いた中間段階を示す拡
大した断立面図。

【符号の説明】

１０ 基板 １２，２４ 外部表面 １４ ゲート導電体領域 １６ ゲート絶縁層 １８ チャネル層 ２０ 電界絶縁層 ２２ マスク・ボデー ２６ ソース領域 ２８ ドレーン領域 ３０ チャネル領域 ３２，３４ 導電ボデー ３６，３８ ケイ化物層 ４０ 絶縁層 ４２ ソース接点 ４４ ドレーン接点

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−229873（ＪＰ，Ａ) 特開 昭62−190761（ＪＰ，Ａ) 特開 昭62−179158（ＪＰ，Ａ) 特開 平３−159250（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 H01L 29/40 H01L 29/43

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ゲート導電体と、 前記ゲート導電体に隣接して絶縁配置されたチャネル層
   と、 前記チャネル層に形成されたソース領域とドレーン領域
   とを有し、前記ソース領域と前記ドレイン領域はお互い
   に離されていてその間にチャネル領域を形成し、かつ 前記ソース領域上に形成された一方の導体と、 前記ドレーン領域上に形成された他方の導体と、 前記一方の導体上の一方のケイ化物層と、 前記他方の導体上の他方のケイ化物層と、 前記一方のケイ化物層に電気的に接続されたソース接点
   と、 前記他方のケイ化物層に電気的に接続されたドレイン接
   点と、 を有することを特徴とするトランジスタ。
2. 【請求項２】 ゲート導体を構成する段階と、 前記ゲート導体に隣接して絶縁配置されたチャネル層を
   形成する段階と、 前記チャネル層にソース領域とドレーン領域を形成し、
   前記ソース領域及びドレーン領域はお互いに離されてい
   てその間にチャネル領域が形成され、かつ 前記ソース領域に一方の導体を形成し、かつ、前記ドレ
   ーン領域に他方の導体を形成する段階と、 前記一方の導体上に一方のケイ化物層を形成し、前記他
   方の導体上に他方のケイ化物を形成する段階と、 前記一方のケイ化物層に電気的に接続された一方のソー
   ス接点と、前記他方のケイ化物層に電気的に接続された
   ドレーン接点とを形成する段階と、 を有することを特徴とするトランジスタの製造方法。