JPS61102782A - Ｄｍｏｓ半導体素子製作方法 - Google Patents

Ｄｍｏｓ半導体素子製作方法

Info

Publication number
JPS61102782A
JPS61102782A JP60238542A JP23854285A JPS61102782A JP S61102782 A JPS61102782 A JP S61102782A JP 60238542 A JP60238542 A JP 60238542A JP 23854285 A JP23854285 A JP 23854285A JP S61102782 A JPS61102782 A JP S61102782A
Authority
JP
Japan
Prior art keywords
region
body channel
layer
forming
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60238542A
Other languages
English (en)
Inventor
クラウデイオ・コンテイエロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of JPS61102782A publication Critical patent/JPS61102782A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 この発明は一般に二重拡散ＭＯ３（ＤＭＯ３）の改良さ
れた製作方法に関し、より詳細には、ディスクリートの
、または集積構造あるいは構成のどちらにも使用可能な
りＭＯＳパワートランジスタの改良された製作方法に関
する。
先行技術の説明 過去において、ＤＭＯ３ｔ−ランジスタはディスクリー
トパワートランジスタとしてか、またはモノリシック集
積回路の要素として、利用されてきた。ＤＭＯＳトラン
ジスタはそれらが自己整列製作順序で製作される様態の
ために、半導体サブストレート区域について本質的に保
守的である。
通常は、ゲート形成材料のマスク内にある孔を通して１
つの形式のドーパント（ＰまたはＮ不純物）を導入する
ことにより、チャンネル本体の領域が最初に形成されて
、ゲートと自己整列のチｔ・ンネル領１４を提供する１
１次に、存在する孔を通してチャンネル本体の領域のも
のとは反対の形式のドーパントを導入することにより、
通常ソース領域が形成され、てのためソースはゲート電
極とチャンネル本体の領域の両方に自己整列である。こ
れは非常に少ない半導体リブストレート区１ａを利用す
る、非常にコンパクトな構造を可能にした。
しかしながら、ＤＭＯ３素子のほとんどの適用、特にパ
ワー素子としての適用においては、チャンネル本体の領
域からソース領域へ短絡することなく生じるかもしれな
い、不所望の寄生トランジスタ作用を防ぐため、チャン
ネル本体の領域とソース領域の間に非常に低い抵抗の電
気的短絡を形成することが必要である。チャンネル本体
の領域はわずかにドープされており、半導体領域への低
抵抗の電気的コンタクトｔは典型的には濃くドープされ
た表面領域を必要とづるものなので、ソースと本体領域
の両方に良い電気的コンタクトを保記するには、チャン
ネル本体の領域に補助的な濃くドープされたコンタクト
領域を設ける必要がある。
このような濃くドープされた本体領域は通常自己整列に
できないため、ＤＭＯ８素子の全体の大きさが増大する
ことになる。鈎ヤ的には、瀧くドープされた本体コンタ
クト領域は通常他の２領域より前に形成される。次に、
濃くドープされた本体コンタクト１ｉｊＩ域をソース領
域のドーパント導入工程から保護するために、かなり厚
いマスキング醇化物のパターン化された層が用いられる
。ゲート電極の上および／または下の絶縁体を妨害する
ことなくこのマスキング酸化物のパターン化された層と
、ソース１１１Ｎ！上の酸化物を一緒にエッチして除く
又は除去する必要性が、経費、公差、＋１３よび処理の
？！２雑さを増大させ、結果として電気的に良い素子の
歩留りを減少させた。
上述の問題を改善づる試みにおいて様々な方法が利用さ
れる一方で、歩留りを減少さけることのない効果的なソ
ースからチャンネル本体への電気的短絡を与え、素子の
寸法−ヒの縮小を受けやすい、またはそれを可能にする
ような、改良されたＤＭＯ３！ＦＪ作方法を提供づる必
要があった。
発明の概要 上述の観点から、この発明の課題はＤＭＯＳトランジス
タ製作のための改良された方法を提供することである。
ボ１記課題の中で、この発明の目的は、より小さい素子
と、良い素子の高い歩留りとを結果としてもたらす、Ｄ
ＭＯ３Ｉ−ランジスタの改良された製作方法を提供づる
ことである。
この発明の別の目的は、ＤＭＯ３ｌ−ランジスタの本体
チャンネル領域とソース領域の間に電気的短絡を５える
ことを容易にする、改良されたＤＭＱＳ製作方法または
処理手順を提供することである。
この発明のさらに別の目的は、パワーＤＭＯＳトランジ
スタを製作する改良された方法を提供することである。
この発明のさらに別の目的は、集積回路内にＤＭＯＳト
ランジスタを製作する改良された方法を提供することで
ある。
この発明の好ましい実ｙ／ＡＰＡに従うと、ＤＭＯＳト
ランジスタの製作方法は、ＤＭＯ３ｌ−ランジスタがサ
ブストレート内に位置づけられた、本体チャンネル領域
と少なくとも１つのソース領域を含むように、開示され
ている。この方法は、サブストレート上に置かれたドー
プされた多結晶層からの、ＤＭＯ３ｔ−ランジスタのソ
ース領域の形成とドープを含む。ＤＭＯ３ｌ−ランジス
タのソース領域は、たとえば砒素をドープした多結晶シ
リコン層から形成され、これは次に熱によって酸化され
てＤＭＯ３ｌ−ランジスタ素子のソースｉＷｌ上に薄い
懐化物を残す。ドーピング源として多結晶層を用いるこ
とにより、本体チャンネルコンタクト領域をソースｍ　
ｂｌドーピングと即し進められる拡散Ｔ稈の２ＩＩ宋か
らマスクで保護りるｌこめには、大変薄い醇化物がン１
要とされるだけである。ソース領域と本体ｆｐンネルコ
ンタクト領域の両方の上に残る薄い酸化物は金属付着動
作内で除去され、ゲート電極の上また１は下の絶縁体の
完全さを害すること’Ｊ　＜、また、様々な領域の形成
のために人さ゛な公差を用いる必ｆ！なしに、ソース領
域と本体チトンネルコンタクトｆＩ賊を一緒に電気的に
短絡する。
この発明の別の実施例に従うと、半導体サブストレート
内のＤＭＯ３ｌ−ランジスタの製作のための方法が開示
されＣいる。ＤＭＯＳトランジスタは本体チャンネル領
域、本体チャンネルコンタクト領域、少４にくとも１つ
のソース領域、ゲート電極およびゲート絶縁体を含む。
製作方法は本体チセンネルコンタクト領域の形成、本体
チャンネル領域の形成、絶縁体による本体チャンネル領
域の少なくどし一部分の保護、絶縁体で保護されていな
い本体チセンネルコンタクト領域の少なくとも一部分と
コンタクトするための、ドープされた多結晶シリコンの
薄い層の付着、およびドープされた多結晶シリコンから
のドープによるソース領域の形成、の工程を含む。
この発明の上述の、そして他の目的、待ｉ′Ｒおよび利
点は、添付の図面に図示されたこの発明のりｆましい実
施例のより詳細な説明によって明らかになるであろう。
好ましい実ｆｌｌ！例の説明 第１ａ図を参照すると、この発明の改良された方法に従
った改良されたＤＭＯ８ｔ−ランジスタ素子の製作に適
した半導体サブストレートの横断面図が示されている。
濃くドープされたＮ＋サブストレート２上に置かれたＮ
−型材料のエピタキシャル層３は、改良された方法の始
点を図示する。
これに代わる方法として、Ｎ−ｆＩ１１５．３は、公知
の従来の分離型方法に従って、集積回路サブストレート
内の分離された（ＰＮ接合分朗または誘電体分離）タブ
領域であってもよい。少なくと６１・つの（好ましくは
２つまたは３つ以上の）ＰＭＪｉｌａ４が、Ｎ−ヘリ領
域３の表面内に、たとえば従来の、１ｉＪＩ索等のＰ望
ドーパント源を用いた、フォトリソグラフのマスキング
、エツチングおよび拡散技術によって形成される。所望
されるならば、Ｐ＋領１或４の形成にはイオン注入技術
を用いることもでき、Ｐ＋領域４の数は、ディスクリー
トなりＭＯ８木子厚形成されるかどうか、または、１つ
の集積回路の形状内で１つまたは２つ以上のＤＭＯ８素
子が用いられるかどうかにかがっている。このようにし
て形成された１つまた番、末２つ以上の濃くドープされ
たＰ１型型半体材料の表面領域４は、最終的に、完成し
た０ＭＯ３素子の本体チャンネルにｆｌｉつ電“セまた
は口（抗ｔの］ンタクト領域を形成づる。次（−１１つ
または２つ以上のＰ＋領域４を含むり１ストレートの表
面上に、酸化物（二酸化シリコン）のＩｆ！１１２が、
好ましくは熱によって成長ηるか、または２かれる。こ
の酸化物は好ましくは、また実質的には、完成した０Ｍ
Ｏ３素子のゲート絶縁１本として動く。次に、たとえば
５０００オングストロームの多結晶シリコン層が絶縁１
１１１２上に置かれ、好ましくは従来のフォトリソグラ
フィのマスキングおよびエツチングの技術によってパタ
ーン化されて、１つまたは２つ以上のＷ電ゲート電極領
域２０を残し、各ゲート電極頭１ａ２０は完成したＤＭ
Ｏ８素子のゲート電極として働く。多結晶シリコンは、
それを電気的に導°心りにし、それによって１つまたは
２つ以上のゲート電Ｉｆ！２０を提供するため、多結晶
シリコン付着工程の後、好ましくは、たとえば燐によっ
１ドープされる。絶縁層１２は弗型的には５００Ａング
ストロームから１５００オングストロームの範囲のＪ＋
７さを有し、好ましくは杓８５０Ｊングストロームの厚
さを有する。
次に第１ｂ図を参照すると、ドープされたポリシリコン
領域２０によって形成された孔を通して付加的なＰ型ド
ーピングが尋人される。ＦＩＩ索等の適当なＰ型ドーパ
ントは、薄い絶縁層１２を通るイオン注入により最も都
合良く正確に導入される。
このように導入されたドーピングは、濃いＰ＋型領域４
に前もって導入されたドーピングとともに、それぞれＰ
へり木体チトンネル領域６ど、より高いＰ＋ドープのチ
ャンネル本体コンタクト領域４Ａを形成でるために＾温
でサブストレートに押しやられる。拡散動作での押しや
る動きの間の側方拡散によって、Ｊ：りわずかにドープ
されたＰｉｉＱ域６がより漠くドープされたＰ＋領域の
外側（ドープされたポリシリコンゲート？［１２０の下
の酸化物部分の下）に延在することは注目すべ、きであ
り。
それによってこの発明の方法によって形成されるＮチャ
ンネルＤＭＯ３素子に最適条件のチセンネル領域が与え
られる。
第１Ｃ図に進むと、ゲート絶縁酸化物Ｈ１２の部分が従
来のフォトリソグラフィのマスキングおよびエツチング
技術によって除去され、Ｐ型領域４△および６の部分が
露出している。絶縁層１２の、Ｐ＋木休体Ｖンネルコン
タクト領域４Ａ上に残っている部分は、後の第１ｄ図お
よび第１Ｃ図に描かれる１す続のドーピング工程からこ
れらの領域をマスクし、あるいは保護するように動く。
第１ｄ図を参照すると、薄い多結晶シリコンの層３０が
半導体サブストレートの表面の全部分にわたって置かれ
る。この薄い多結晶シリコン膜の厚さは好ましくは約３
０ナノメータもしくは３゜ＯオンゲストＯ−ムであり、
これは多結晶シリコン付着工程の間に、好ましくは砒素
等のＮ型不純物でドープされる。砒素は、たとえば燐な
どよりも遅い拡散率のために、より浅いＮ４ソース領滅
８を作ることから、また、砒素によってドープされたＮ
１ソース領１ａ８の形成の１こめに薄いマスキング酸化
物の使用を可能にすることから、好ましいＮ型ドーパン
１〜である。
Ｎ型ドーパントは拡散ドライブインサイクルの間高温に
露出された後、第１ｅ図に示されるＮ′ソソー領域８を
提供するように動く。この拡散ドライブイン熱処理の過
程の間に、砒素によってドープされた薄い多結晶シリコ
ン膜または層３０内の砒素はＮ＋ソソー領域８に移され
る、または運ばれる。このドライブイン拡散工程の間に
酸化９１作が実行されまたは導入されて、ポリシリコン
層３０を、ゲート電極または領域２０を含む素子の７ｔ
べＵｆ７）ｊり雷あるいは゛に樽陣領り峻を覆う酸化物
（二酸化シリコン）の絶縁判１４に変える。したがって
、濃りドープされたＮ１ソース領域８が形成されるぼか
りＣなく、これらのＮ＋領域８およびＰ＋本体チｔ・ン
ネルコンタクト領域４Ａは両方とも、Ｎゝｆ！域８とＰ
“領＋ｉ！　４　Ａ上のほぼ同じ厚さの薄い熱酸化物絶
縁層１４によって覆われており、これは全屈−ｌンタク
トのｆ＝ＪるＪ３よび形成のための後続のコンタクト切
開を容易にする。
第１「図を参照りると、ｆ」省された（またフォトリソ
グう−７のマスキングおよびエツチング技術によってパ
ターン化された）酸化物（好ましくは燐ドー１のｖａｐ
ｏｘ　）層１８か、グー１−電捗領域２０をより完全に
絶縁し保護でるために、幼い、熱によって成長した酸化
物層１４を増大させるように用いられている。この付ｎ
された酸化１力のＢ１８がその絶縁およびバッシベイテ
ｆング作用を高めるために、燐Ｃわずかに１〜−ブされ
ている。両方の酸化物層１４および１８を通って孔がエ
ッチされまたは切除さ机て形成されＮ＋ソソー領域８と
Ｐ＋本体チセンネルコンタクト領１或４ＡのＷｌｌ　３
＞を半導体サブストレートの表面に露出させる。次に、
アルミニウムまたはアルミニウム合金などの適当な電気
的に導電性の材料のＩｔ！！４０が全構造の上に置かれ
、集積回路の適用のために周別のＩ）ＭＯ３素子の輪郭
を描くようパターン化される（図示されていない）。こ
の導電層はＤＭＯ３素子のＮ４ソース領１４８に電気的
コンタク１−を作るように働き、また同様に、濃くドー
プされたＮ″ソソー領域８と濃くドープされた木体チャ
ンネル〕ンタク１−領ｌｌｉ！４Δ問に所望される低抵
抗の電気的）、０絡コンタクトを与えるように働く。Ｎ
−領域３は下にあるＮ＋領域２とともに、ＤＭＯ３ｆｆ
ｉ子のドし・イン領域を提供し、Ｎ−領域３への電気的
コンタクトはＮ−領域３の表面の部分にオーミックコン
タクトを与えることによって提供されるか、または、も
しもＤＭＯ３素子がディスクリートＤＭＯＳパワー素子
として用いられるならば、Ｎ＋順１１！２の裏側にオー
ミック電気的抵抗を与えることによって提供される。
この発明（、ｔ　Ｉｌｒましい実施例を参照しＩ詳細に
示され述べられてきたが、この発明の精神および範囲を
逸税することなしに、上述のものおよび形状や細部にわ
たる曲の変更がなされてらよいことは当業者には理解さ
れるであろう。たとえば、好ましい実施例に示された導
電形式を逆にしてＰチャンネルの０ＭＯ８素子を提供づ
ることもできる。
始＋：ｉ　ｌよ第１の導電形式の４ノブス１−レートか
サブストレートの部分であり、次に第１の導電形式と逆
の第２の導電形式の本体チャンネルと本体チャンネルコ
ンタクトｒＡ　ｂｊ＜の導入が続き、ドープされた多結
晶シリコンソース（前記第１の導電形式の不純物でドー
プされている）からの、第１の導電形式のソース領域の
導入となり、これは引続いて酸化される。。
【図面の簡単な説明】
第１８図りいし第１ｒ図は、この発明の改良された方法
８図示するためこの発明のＤＭＯ３素子の製作過程の６
つの巽なった段階を描写した横面面図である。 図において２はＮ＋Ｅ域、３はＮ−領域、４は］）＋領
域、４△は本体チャンネルコンタクト領域、６は本体チ
ャンネル領域、８はソース領域、１２はゲート絶縁酸化
物層、２ｏはゲート電（〜領域。 ３０は多結晶シリコンの層、４０　ｉ、を導電性の材料
の層である。 特許出願人　エツセ、・ジ・エツセ・ミクロエレット口
二一カ・エツセ・ビ・ア Ｆｌ（，１ｂ ＦＩＧ、１ｆ

Claims (11)

    【特許請求の範囲】
  1. （１）ＤＭＯＳトランジスタを製作する方法であつて、
    前記ＤＭＯＳトランジスタがサブストレート内に位置づ
    けられた本体チャンネル領域と少なくとも１つのソース
    領域を含むことを特徴とし、前記ソース領域を前記サブ
    ストレート上に置かれたドープされた多結晶層からドー
    プし形成する工程を特徴とする方法。
  2. （２）前記ドープされた多結晶層が薄い多結晶シリコン
    層にあり、さらに前記ソース領域のドープおよび形成工
    程に続いて前記ドープされた多結晶層を完全に酸化する
    ことを含むことを特徴とする、特許請求の範囲第１項に
    記載の方法。
  3. （３）前記ＤＭＯＳトランジスタが本体チャンネル領域
    、本体チャンネルコンタクト領域、少なくとも１つのソ
    ース領域、ゲート電極およびゲート絶縁体を含み： 前記本体チャンネルコンタクト領域を形成する工程と； 前記本体チャンネル領域を形成する工程と；絶縁体によ
    つて前記本体チャンネル領域の少なくとも一部を保護す
    る工程と； 前記絶縁体によつて保護されていない前記本体チャンネ
    ルコンタクト領域の少なくとも一部とコンタクトするよ
    う、ドープされた多結晶シリコンの薄い層を置く工程と
    ； 前記ドープされた多結晶シリコンからドープによつて前
    記ソース領域を形成する工程 とによつて特徴づけられる、特許請求の範囲第１項に記
    載の方法。
  4. （４）前記絶縁体によつて保護する工程が、二酸化シリ
    コン層の形成工程と、それに続く、二酸化シリコン層に
    開口部を形成する工程とを含むことを特徴とする、特許
    請求の範囲第３項に記載の方法。
  5. （５）さらに、前記ソース領域を形成するときに前記多
    結晶シリコンの薄い層を完全に酸化する工程を含む、特
    許請求の範囲第３項または第４項に記載の方法。
  6. （６）前記多結晶シリコンの薄い層が砒素でドープされ
    、前記ソース領域がＮ型の導電性であり、前記ＤＭＯＳ
    トランジスタがＮチャンネルのＤＭＯＳトランジスタで
    あってＮチャンネルＤＭＯＳトランジスタであることを
    特徴とする、特許請求の範囲第３項、第４項または第５
    項に記載の方法。
  7. （７）前記本体チャンネル領域を形成する工程がゲート
    絶縁層を通るイオン注入を含むことを特徴とする、特許
    請求の範囲第３項、第４項、第５項または第６項に記載
    の方法。
  8. （８）前記本体チャンネル領域の一部を保護する工程が
    、前記本体チャンネルコンタクト領域上の前記ゲート絶
    縁層の一部を残す工程を含む、特許請求の範囲第７項に
    記載の方法。
  9. （９）さらに、前記酸化された多結晶シリコン層を通る
    開口部を形成して、前記ソース領域の少なくとも一部分
    と、前記本体チャンネルコンタクト領域の一部分を露出
    する工程を含む、特許請求の範囲第５項に記載の方法。
  10. （１０）さらに、前記ソース領域と前記本体チャンネル
    コンタクト領域を電気的にコンタクトし、電気的に短絡
    するために、前記開口部に電気的に導電性の材料を置く
    工程を含む、特許請求の範囲第９項に記載の方法。
  11. （１１）特許請求の範囲第１項ないし第１０項のいずれ
    かによつて得られるＤＭＯＳトランジスタ素子。
JP60238542A 1984-10-25 1985-10-23 Ｄｍｏｓ半導体素子製作方法 Pending JPS61102782A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT8423302A IT1213234B (it) 1984-10-25 1984-10-25 Procedimento perfezionato per la fabbricazione di dispositivi a semiconduttore dmos.
IT23302A/84 1984-10-25

Publications (1)

Publication Number Publication Date
JPS61102782A true JPS61102782A (ja) 1986-05-21

Family

ID=11205870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60238542A Pending JPS61102782A (ja) 1984-10-25 1985-10-23 Ｄｍｏｓ半導体素子製作方法

Country Status (5)

Country Link
US (1) US4757032A (ja)
EP (1) EP0179407B1 (ja)
JP (1) JPS61102782A (ja)
DE (1) DE3587231T2 (ja)
IT (1) IT1213234B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6451665A (en) * 1987-08-24 1989-02-27 Hitachi Ltd Semiconductor device
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812918B2 (ja) * 1986-03-28 1996-02-07 株式会社東芝 半導体装置の製造方法
IT1197523B (it) * 1986-10-30 1988-11-30 Sgs Microelettronica Spa Processo per la fabbricazione di transistori ad effetto di campo a "gate" isolata con giunzioni aventi profondita' estremamente ridotta
US4818235A (en) * 1987-02-10 1989-04-04 Industry Technology Research Institute Isolation structures for integrated circuits
US5179034A (en) * 1987-08-24 1993-01-12 Hitachi, Ltd. Method for fabricating insulated gate semiconductor device
US5285094A (en) * 1987-08-24 1994-02-08 Hitachi, Ltd. Vertical insulated gate semiconductor device with less influence from the parasitic bipolar effect
JP2604777B2 (ja) * 1988-01-18 1997-04-30 松下電工株式会社 二重拡散型電界効果半導体装置の製法
JPH02281662A (ja) * 1989-04-21 1990-11-19 Mitsubishi Electric Corp 半導体装置
US5262339A (en) * 1989-06-12 1993-11-16 Hitachi, Ltd. Method of manufacturing a power semiconductor device using implants and solid diffusion source
IT1236994B (it) * 1989-12-29 1993-05-12 Sgs Thomson Microelectronics Processo per la fabbricazione di dispositivi semiconduttori mos di potenza e dispositivi con esso ottenuti
JP2672694B2 (ja) * 1990-07-13 1997-11-05 松下電子工業株式会社 Ｍｏｓｆｅｔ
US5202276A (en) * 1990-08-20 1993-04-13 Texas Instruments Incorporated Method of forming a low on-resistance DMOS vertical transistor structure
JPH04152536A (ja) * 1990-10-16 1992-05-26 Fuji Electric Co Ltd Ｍｉｓ型半導体装置の製造方法
US5182222A (en) * 1991-06-26 1993-01-26 Texas Instruments Incorporated Process for manufacturing a DMOS transistor
IT1252625B (it) * 1991-12-05 1995-06-19 Cons Ric Microelettronica Processo di fabbricazione di transistors a effetto di campo con gate isolato (igfet) a bassa densita' di corto circuiti tra gate e source e dispositivi con esso ottenuti
US5252848A (en) * 1992-02-03 1993-10-12 Motorola, Inc. Low on resistance field effect transistor
IT1254799B (it) * 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
US5248627A (en) * 1992-03-20 1993-09-28 Siliconix Incorporated Threshold adjustment in fabricating vertical dmos devices
JP2900698B2 (ja) * 1992-05-07 1999-06-02 日本電気株式会社 絶縁形電界効果トランジスタの製造方法
US5631177A (en) * 1992-12-07 1997-05-20 Sgs-Thomson Microelectronics, S.R.L. Process for manufacturing integrated circuit with power field effect transistors
US5369045A (en) * 1993-07-01 1994-11-29 Texas Instruments Incorporated Method for forming a self-aligned lateral DMOS transistor
US5397715A (en) * 1993-10-21 1995-03-14 Micrel, Incorporated MOS transistor having increased gate-drain capacitance
DE69434937D1 (de) * 1994-06-23 2007-04-19 St Microelectronics Srl Verfahren zur Herstellung von Leistungsbauteilen in MOS-Technologie
DE69434268T2 (de) * 1994-07-14 2006-01-12 Stmicroelectronics S.R.L., Agrate Brianza Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren
JP3586332B2 (ja) * 1995-02-28 2004-11-10 新日本製鐵株式会社 不揮発性半導体記憶装置及びその製造方法
US6008092A (en) * 1996-02-12 1999-12-28 International Rectifier Corporation Short channel IGBT with improved forward voltage drop and improved switching power loss
JP4014676B2 (ja) 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3949193B2 (ja) * 1996-08-13 2007-07-25 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
KR100198634B1 (ko) 1996-09-07 1999-06-15 구본준 반도체 소자의 배선구조 및 제조방법
US5879994A (en) * 1997-04-15 1999-03-09 National Semiconductor Corporation Self-aligned method of fabricating terrace gate DMOS transistor
JP3283458B2 (ja) * 1997-12-19 2002-05-20 セイコーインスツルメンツ株式会社 半導体装置の製造方法
JP4310657B2 (ja) * 2006-05-26 2009-08-12 セイコーエプソン株式会社 光素子
CN109119483A (zh) * 2018-11-05 2019-01-01 深圳市鹏朗贸易有限责任公司 一种晶体管及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58216466A (ja) * 1982-06-11 1983-12-16 Toshiba Corp 絶縁ゲ−ト型ｆｅｔの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2417853A1 (fr) * 1978-02-17 1979-09-14 Thomson Csf Procede de realisation d'un transistor de type mos et transistor realise selon ce procede
US4274892A (en) * 1978-12-14 1981-06-23 Trw Inc. Dopant diffusion method of making semiconductor products
FR2461360A1 (fr) * 1979-07-10 1981-01-30 Thomson Csf Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede
US4389255A (en) * 1980-01-14 1983-06-21 Burroughs Corporation Method of forming buried collector for bipolar transistor in a semiconductor by selective implantation of poly-si followed by oxidation and etch-off
US4344081A (en) * 1980-04-14 1982-08-10 Supertex, Inc. Combined DMOS and a vertical bipolar transistor device and fabrication method therefor
US4345265A (en) * 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
US4402003A (en) * 1981-01-12 1983-08-30 Supertex, Inc. Composite MOS/bipolar power device
US4472212A (en) * 1982-02-26 1984-09-18 At&T Bell Laboratories Method for fabricating a semiconductor device
US4471524A (en) * 1982-06-01 1984-09-18 At&T Bell Laboratories Method for manufacturing an insulated gate field effect transistor device
JPS5933860A (ja) * 1982-08-19 1984-02-23 Toshiba Corp 半導体装置およびその製造方法
JPS6057952A (ja) * 1983-09-09 1985-04-03 Toshiba Corp 半導体装置の製造方法
US4546535A (en) * 1983-12-12 1985-10-15 International Business Machines Corporation Method of making submicron FET structure
US4653173A (en) * 1985-03-04 1987-03-31 Signetics Corporation Method of manufacturing an insulated gate field effect device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58216466A (ja) * 1982-06-11 1983-12-16 Toshiba Corp 絶縁ゲ−ト型ｆｅｔの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6451665A (en) * 1987-08-24 1989-02-27 Hitachi Ltd Semiconductor device
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6828195B2 (en) 1997-11-14 2004-12-07 Fairchild Semiconductor Corporation Method of manufacturing a trench transistor having a heavy body region
US7696571B2 (en) 1997-11-14 2010-04-13 Fairchild Semiconductor Corporation Method of manufacturing a trench transistor having a heavy body region
US8044463B2 (en) 1997-11-14 2011-10-25 Fairchild Semiconductor Corporation Method of manufacturing a trench transistor having a heavy body region

Also Published As

Publication number Publication date
US4757032A (en) 1988-07-12
DE3587231T2 (de) 1993-07-08
IT1213234B (it) 1989-12-14
EP0179407B1 (en) 1993-03-31
DE3587231D1 (de) 1993-05-06
IT8423302A0 (it) 1984-10-25
EP0179407A3 (en) 1988-02-10
EP0179407A2 (en) 1986-04-30

Similar Documents

Publication Publication Date Title
JPS61102782A (ja) Ｄｍｏｓ半導体素子製作方法
US4521448A (en) Method of manufacturing semiconductor device
US5320974A (en) Method for making semiconductor transistor device by implanting punch through stoppers
US5369045A (en) Method for forming a self-aligned lateral DMOS transistor
JPS626349B2 (ja)
US5290716A (en) Method of manufacturing semiconductor devices
JPH07105392B2 (ja) 突起部を有する半導体デバイス構造体
JP2002533924A (ja) 半導体部材とその製造方法
JP2587444B2 (ja) Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法
JPS60261165A (ja) Ｍｏｓダイナミツクメモリ素子
JP2524370B2 (ja) 半導体デバイスの製造方法
JPH10335660A (ja) 半導体装置およびその製造方法
JP2729422B2 (ja) 半導体装置
JPH10163338A (ja) 半導体装置とその製造方法
JPH0491481A (ja) Ｍｉｓ電界効果トランジスタ
JPS61292374A (ja) 半導体装置及びその製造方法
JPS63312680A (ja) 半導体装置の製造方法
JPH03793B2 (ja)
JP3467288B2 (ja) バイポーラ動作モードが最適化された垂直接合形電界効果トランジスタ及びその製造方法
JP2877587B2 (ja) 半導体集積回路およびその作製方法
JP3412884B2 (ja) 半導体装置の製造方法
JPS61187273A (ja) 半導体装置
JPH0582071B2 (ja)
JPH01302863A (ja) Ｍｉｓ型トランジスタの製造方法
JPH04359567A (ja) 半導体装置およびその製造方法