JP2841976B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2841976B2 JP2841976B2 JP3305175A JP30517591A JP2841976B2 JP 2841976 B2 JP2841976 B2 JP 2841976B2 JP 3305175 A JP3305175 A JP 3305175A JP 30517591 A JP30517591 A JP 30517591A JP 2841976 B2 JP2841976 B2 JP 2841976B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- alloy
- wiring layer
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000010410 layer Substances 0.000 claims description 356
- 238000009792 diffusion process Methods 0.000 claims description 132
- 229910000838 Al alloy Inorganic materials 0.000 claims description 127
- 239000011229 interlayer Substances 0.000 claims description 110
- 229910045601 alloy Inorganic materials 0.000 claims description 62
- 239000000956 alloy Substances 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 42
- 239000004020 conductor Substances 0.000 claims description 41
- 230000005496 eutectics Effects 0.000 claims description 23
- 238000005275 alloying Methods 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 20
- 238000004544 sputter deposition Methods 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 229910021364 Al-Si alloy Inorganic materials 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- 229910000676 Si alloy Inorganic materials 0.000 description 48
- 229910018459 Al—Ge Inorganic materials 0.000 description 24
- 229910017758 Cu-Si Inorganic materials 0.000 description 23
- 229910017931 Cu—Si Inorganic materials 0.000 description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 8
- 238000005243 fluidization Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 229910018594 Si-Cu Inorganic materials 0.000 description 7
- 229910008465 Si—Cu Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910008484 TiSi Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910000927 Ge alloy Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018523 Al—S Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910000967 As alloy Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910005742 Ge—C Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241001508691 Martes zibellina Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53219—Aluminium alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に上層配線層と半導体基板表面に形成
された拡散層を含む下層配線層との間の電気的接続を形
成するように半導体装置のコンタクト孔を充填する導電
体層およびその製造方法に関する。
造方法に関し、特に上層配線層と半導体基板表面に形成
された拡散層を含む下層配線層との間の電気的接続を形
成するように半導体装置のコンタクト孔を充填する導電
体層およびその製造方法に関する。
【０００２】
【従来の技術】Ｓｉ基板を用いたＭＯＳトランジスタを
含む半導体装置は、Ｓｉ基板表面に形成された拡散層
と、多結晶Ｓｉ，シリサイド，ポリサイド，高融点金属
等からなりＳｉ基板上に形成された非Ａｌ系配線層と、
層間絶縁膜を介してＳｉ基板上に設けられたＡｌ系配線
層とが電気的に接続されて、構成される。Ａｌ系配線層
と拡散層，あるいは非Ａｌ系配線層との間の電気的な接
続は、これらの間に形成された層間絶縁膜にコンタクト
孔を設け、これに導電体層を充填することによりなされ
る。Ａｌ系配線層が複数の層からなるいわゆる多層配線
の場合にも、上層Ａｌ系配線層と下層Ａｌ系配線層との
間に形成された層間絶縁膜にコンタクト孔（スルーホー
ルとも呼ばれる）を設け、これに導電体層を充填するこ
とにより、なされる。
含む半導体装置は、Ｓｉ基板表面に形成された拡散層
と、多結晶Ｓｉ，シリサイド，ポリサイド，高融点金属
等からなりＳｉ基板上に形成された非Ａｌ系配線層と、
層間絶縁膜を介してＳｉ基板上に設けられたＡｌ系配線
層とが電気的に接続されて、構成される。Ａｌ系配線層
と拡散層，あるいは非Ａｌ系配線層との間の電気的な接
続は、これらの間に形成された層間絶縁膜にコンタクト
孔を設け、これに導電体層を充填することによりなされ
る。Ａｌ系配線層が複数の層からなるいわゆる多層配線
の場合にも、上層Ａｌ系配線層と下層Ａｌ系配線層との
間に形成された層間絶縁膜にコンタクト孔（スルーホー
ルとも呼ばれる）を設け、これに導電体層を充填するこ
とにより、なされる。
【０００３】拡散層のＰ−Ｎ接合の深さが数μｍであっ
た時代には、コンタクト孔を充填する導電体層とＡｌ系
配線層とは純粋なＡｌから構成されていた。半導体装置
の高集積化により拡散層のＰ−Ｎ接合の深さが浅くなる
と、拡散層のＳｉと導電体層を形成するＡｌとのオーミ
ックな接続を形成するための熱処理（合金化処理）に際
し、ＡｌがＳｉ基板内に異常拡散（アロイスパイクとも
呼ばれている）することによりＰ−Ｎ接合の破壊が生じ
やすくなった。この現象に対処するためには、Ａｌ中に
あらかじめＳｉを含ませておけばよい。このため、コン
タクト孔を充填する導電体層とＡｌ系配線層との構成材
料には、少なくともＳｉを含むＡｌ合金が用いられるよ
うになった。
た時代には、コンタクト孔を充填する導電体層とＡｌ系
配線層とは純粋なＡｌから構成されていた。半導体装置
の高集積化により拡散層のＰ−Ｎ接合の深さが浅くなる
と、拡散層のＳｉと導電体層を形成するＡｌとのオーミ
ックな接続を形成するための熱処理（合金化処理）に際
し、ＡｌがＳｉ基板内に異常拡散（アロイスパイクとも
呼ばれている）することによりＰ−Ｎ接合の破壊が生じ
やすくなった。この現象に対処するためには、Ａｌ中に
あらかじめＳｉを含ませておけばよい。このため、コン
タクト孔を充填する導電体層とＡｌ系配線層との構成材
料には、少なくともＳｉを含むＡｌ合金が用いられるよ
うになった。
【０００４】このような半導体装置の１つの製造方法
は、拡散層等が形成されたＳｉ基板上に層間絶縁膜を形
成し、拡散層等に達するコンタクト孔を形成した後、全
面にＡｌ−Ｓｉ，あるいはＡｌ−Ｓｉ−ＣｕからなるＡ
ｌ合金膜をスパッタリングにより形成し、このＡｌ合金
膜をエッチングによりパターニングし、コンタクト孔を
充填する導電体層とＡｌ系配線層とを同時に形成し、例
えば水素雰囲気中で合金化処理を行なう。別の製造方法
は、特公昭５４−４１８７１公報（１９７９−１２−１
１）に開示されたように、拡散層等が形成されたＳｉ基
板上に層間絶縁膜を形成し、拡散層等に達するコンタク
ト孔を形成した後、まず全面にＳｉ膜を形成する工程
と、次に全面にＡｌ膜を形成する工程と、Ｓｉ膜とＡｌ
膜との積層膜をエッチングによるパターニングする工程
と、このパターニング工程と前後して合金化処理を行な
う工程とを有している。これら２つの製造方法は、コン
タクト孔を充填する導電体層とＡｌ系配線層とを同一材
料により同時に形成する。
は、拡散層等が形成されたＳｉ基板上に層間絶縁膜を形
成し、拡散層等に達するコンタクト孔を形成した後、全
面にＡｌ−Ｓｉ，あるいはＡｌ−Ｓｉ−ＣｕからなるＡ
ｌ合金膜をスパッタリングにより形成し、このＡｌ合金
膜をエッチングによりパターニングし、コンタクト孔を
充填する導電体層とＡｌ系配線層とを同時に形成し、例
えば水素雰囲気中で合金化処理を行なう。別の製造方法
は、特公昭５４−４１８７１公報（１９７９−１２−１
１）に開示されたように、拡散層等が形成されたＳｉ基
板上に層間絶縁膜を形成し、拡散層等に達するコンタク
ト孔を形成した後、まず全面にＳｉ膜を形成する工程
と、次に全面にＡｌ膜を形成する工程と、Ｓｉ膜とＡｌ
膜との積層膜をエッチングによるパターニングする工程
と、このパターニング工程と前後して合金化処理を行な
う工程とを有している。これら２つの製造方法は、コン
タクト孔を充填する導電体層とＡｌ系配線層とを同一材
料により同時に形成する。
【０００５】しかしながら、半導体装置の高集積化が更
に進み、コンタクト孔の口径が小さくなり、コンタクト
孔のアスペクト比が高くなると、別の不具合な現象が顕
在化してきた。すなわち、このようなコンタクト孔では
Ａｌ合金膜の形成に際にＡｌ合金膜がコンタクト孔の上
端を塞いでしまい、コンタクト孔にＡｌ合金が十分に充
填されにくくなる。この結果、コンタクト抵抗が増大す
る。多層のＡｌ系配線層からなる場合、コンタクト孔の
アスペクト比の増大は、さらに深刻な問題を提起する。
すなわち、上層のＡｌ系配線層から拡散層に達するコン
タクト孔のアスペクト比は、下層のＡｌ系配線層から拡
散層に達するコンタクト孔のアスペクト比よりもさらに
高いため、上層のＡｌ系配線層と拡散層とを直接に接続
することは困難となり、下層のＡｌ系配線層との接続を
介することが必要となる。このため、上層のＡｌ系配線
層と拡散層と接続するための占有面積が増大することに
なる。
に進み、コンタクト孔の口径が小さくなり、コンタクト
孔のアスペクト比が高くなると、別の不具合な現象が顕
在化してきた。すなわち、このようなコンタクト孔では
Ａｌ合金膜の形成に際にＡｌ合金膜がコンタクト孔の上
端を塞いでしまい、コンタクト孔にＡｌ合金が十分に充
填されにくくなる。この結果、コンタクト抵抗が増大す
る。多層のＡｌ系配線層からなる場合、コンタクト孔の
アスペクト比の増大は、さらに深刻な問題を提起する。
すなわち、上層のＡｌ系配線層から拡散層に達するコン
タクト孔のアスペクト比は、下層のＡｌ系配線層から拡
散層に達するコンタクト孔のアスペクト比よりもさらに
高いため、上層のＡｌ系配線層と拡散層とを直接に接続
することは困難となり、下層のＡｌ系配線層との接続を
介することが必要となる。このため、上層のＡｌ系配線
層と拡散層と接続するための占有面積が増大することに
なる。
【０００６】
【発明が解決しようとする課題】アスペクト比の高いコ
ンタクト孔に導電体層を充填する方法としては、Ｓｉ，
あるいはＷの非Ａｌ系導電体層を選択成長により形成す
る方法と、Ａｌ合金を加熱により流動化させる方法とが
提案されている。
ンタクト孔に導電体層を充填する方法としては、Ｓｉ，
あるいはＷの非Ａｌ系導電体層を選択成長により形成す
る方法と、Ａｌ合金を加熱により流動化させる方法とが
提案されている。
【０００７】非Ａｌ系導電体層の選択成長による方法
は、コンタクト孔を完全に導電体層で充填するという点
に関しては満足できる。また、上層のＡｌ系配線層と下
層のＡｌ系配線層との接続にも用いることが可能であ
る。特に、上層のＡｌ系配線層と拡散層とを直接に接続
することができるという利点がある。しかし、Ｓｉを用
いた場合、これの抵抗率はＡｌ合金より高く、コンタク
ト抵抗が高くなる。一方、Ｗの場合にはＳｉより抵抗率
が低いがＡｌ合金より高い。特にＰ+ 拡散層に対するコ
ンタクト抵抗の場合には、Ｗの抵抗率で説明される以上
にコンタクト抵抗は高くなり，かつそれのばらつきが激
しくなる。更に、これとは裏腹に、コンタクト孔上端の
Ｗとこれと接続するＡｌ系配線層との接続のための合金
化処理の際に、拡散層のＳｉとＷとの間にシリサイド化
反応と相互置換反応が生じ、Ｐ−Ｎ接合のリーク電流が
増大する。
は、コンタクト孔を完全に導電体層で充填するという点
に関しては満足できる。また、上層のＡｌ系配線層と下
層のＡｌ系配線層との接続にも用いることが可能であ
る。特に、上層のＡｌ系配線層と拡散層とを直接に接続
することができるという利点がある。しかし、Ｓｉを用
いた場合、これの抵抗率はＡｌ合金より高く、コンタク
ト抵抗が高くなる。一方、Ｗの場合にはＳｉより抵抗率
が低いがＡｌ合金より高い。特にＰ+ 拡散層に対するコ
ンタクト抵抗の場合には、Ｗの抵抗率で説明される以上
にコンタクト抵抗は高くなり，かつそれのばらつきが激
しくなる。更に、これとは裏腹に、コンタクト孔上端の
Ｗとこれと接続するＡｌ系配線層との接続のための合金
化処理の際に、拡散層のＳｉとＷとの間にシリサイド化
反応と相互置換反応が生じ、Ｐ−Ｎ接合のリーク電流が
増大する。
【０００８】加熱によりＡｌ合金を流動化させてコンタ
クト孔に充填させる方法は、例えばエフ．エス．チェン
等によるテクニカルダイジェスト．オブ．アイ・イー・
ディー・エム，５１−５４ページ（１９９０年）を参照
すると、表面がコンタクト孔を有する層間絶縁膜により
覆われたＳｉ基板を５００℃前後に保持し、スパッタリ
ングによりＳｉ基板にＡｌ−Ｓｉ−Ｃｕ合金膜を形成す
る。このとき、Ｓｉ基板が加熱されているため、Ａｌ−
Ｓｉ−Ｃｕ合金膜は形成ともに流動化する。この流動化
にはＳｉ基板の保持温度（基板温度）が高いほどよい。
しかるに、基板温度が高いと、スパッタリングされたＡ
ｌ−Ｓｉ−Ｃｕ合金と下地の層間絶縁膜との間の付着力
（これの大小は両者の間の濡れ性を左右する）よりもＡ
ｌ−Ｓｉ−Ｃｕ合金の凝集力が勝ることになる。このこ
とから、流動化したＡｌ−Ｓｉ−Ｃｕ合金膜がコンタク
ト孔の上端を塞ぎコンタクト孔の中にＡｌ−Ｓｉ−Ｃｕ
合金が充填されにくくなる。この傾向は、コンタクト孔
の口径が狭くなるにしたがって、顕著になる。またこの
方法は、Ａｌ系配線層が多層をなす場合、最下層のＡｌ
系配線にのみ適用できるが、下層に形成されているＡｌ
系配線層を流動化させられないため、第２層以上の配線
層には適用不可能である。
クト孔に充填させる方法は、例えばエフ．エス．チェン
等によるテクニカルダイジェスト．オブ．アイ・イー・
ディー・エム，５１−５４ページ（１９９０年）を参照
すると、表面がコンタクト孔を有する層間絶縁膜により
覆われたＳｉ基板を５００℃前後に保持し、スパッタリ
ングによりＳｉ基板にＡｌ−Ｓｉ−Ｃｕ合金膜を形成す
る。このとき、Ｓｉ基板が加熱されているため、Ａｌ−
Ｓｉ−Ｃｕ合金膜は形成ともに流動化する。この流動化
にはＳｉ基板の保持温度（基板温度）が高いほどよい。
しかるに、基板温度が高いと、スパッタリングされたＡ
ｌ−Ｓｉ−Ｃｕ合金と下地の層間絶縁膜との間の付着力
（これの大小は両者の間の濡れ性を左右する）よりもＡ
ｌ−Ｓｉ−Ｃｕ合金の凝集力が勝ることになる。このこ
とから、流動化したＡｌ−Ｓｉ−Ｃｕ合金膜がコンタク
ト孔の上端を塞ぎコンタクト孔の中にＡｌ−Ｓｉ−Ｃｕ
合金が充填されにくくなる。この傾向は、コンタクト孔
の口径が狭くなるにしたがって、顕著になる。またこの
方法は、Ａｌ系配線層が多層をなす場合、最下層のＡｌ
系配線にのみ適用できるが、下層に形成されているＡｌ
系配線層を流動化させられないため、第２層以上の配線
層には適用不可能である。
【０００９】本発明の目的は、Ｓｉ半導体装置のＡｌ系
配線層と下層配線層との電気的な接続においてコンタク
ト抵抗が低減される半導体装置を提供し、Ｓｉ基板の表
面に形成された拡散層と層間絶縁膜を介してＳｉ基板上
に設けられたＡｌ系配線層との間の電気的な接続におい
てコンタクト抵抗が低減され，かつ前記拡散層の形成す
るＰ−Ｎ接合におけるリーク電流が低減される半導体装
置を提供し、Ａｌ系配線層が多層の場合にはＳｉ基板の
表面に形成された拡散層と層間絶縁膜を介してＳｉ基板
上に設けられた上層のＡｌ系配線層との間の電気的な接
続において下層のＡｌ系配線層との接続を介さずに直接
に行なえる半導体装置を提供して接続占有面積を低減す
ることにある。
配線層と下層配線層との電気的な接続においてコンタク
ト抵抗が低減される半導体装置を提供し、Ｓｉ基板の表
面に形成された拡散層と層間絶縁膜を介してＳｉ基板上
に設けられたＡｌ系配線層との間の電気的な接続におい
てコンタクト抵抗が低減され，かつ前記拡散層の形成す
るＰ−Ｎ接合におけるリーク電流が低減される半導体装
置を提供し、Ａｌ系配線層が多層の場合にはＳｉ基板の
表面に形成された拡散層と層間絶縁膜を介してＳｉ基板
上に設けられた上層のＡｌ系配線層との間の電気的な接
続において下層のＡｌ系配線層との接続を介さずに直接
に行なえる半導体装置を提供して接続占有面積を低減す
ることにある。
【００１０】また、本発明の目的は、Ｓｉ半導体装置の
Ａｌ系配線層と下層配線層との電気的な接続においてコ
ンタクト抵抗が低減される半導体装置の製造方法を提供
し、Ｓｉ基板の表面に形成された拡散層と層間絶縁膜を
介してＳｉ基板上に設けられたＡｌ系配線層との間の電
気的な接続においてコンタクト抵抗が低減され，かつ前
記拡散層の形成するＰ−Ｎ接合におけるリーク電流が低
減される半導体装置の製造方法を提供し、Ａｌ系配線層
が多層の場合にはＳｉ基板の表面に形成された拡散層と
層間絶縁膜を介してＳｉ基板上に設けられた上層のＡｌ
系配線層との電気的な接続において下層のＡｌ系配線層
との接続を介さずに直接に行なえる半導体装置の製造方
法を提供して接続占有面積を低減し、Ｓｉ半導体装置の
複数種類の下層配線層に達する複数種類のコンタクト孔
を層間絶縁膜に同時に形成してこれらのコンタクト孔に
同時に導電体膜を充填する半導体装置の製造方法を提供
することにある。
Ａｌ系配線層と下層配線層との電気的な接続においてコ
ンタクト抵抗が低減される半導体装置の製造方法を提供
し、Ｓｉ基板の表面に形成された拡散層と層間絶縁膜を
介してＳｉ基板上に設けられたＡｌ系配線層との間の電
気的な接続においてコンタクト抵抗が低減され，かつ前
記拡散層の形成するＰ−Ｎ接合におけるリーク電流が低
減される半導体装置の製造方法を提供し、Ａｌ系配線層
が多層の場合にはＳｉ基板の表面に形成された拡散層と
層間絶縁膜を介してＳｉ基板上に設けられた上層のＡｌ
系配線層との電気的な接続において下層のＡｌ系配線層
との接続を介さずに直接に行なえる半導体装置の製造方
法を提供して接続占有面積を低減し、Ｓｉ半導体装置の
複数種類の下層配線層に達する複数種類のコンタクト孔
を層間絶縁膜に同時に形成してこれらのコンタクト孔に
同時に導電体膜を充填する半導体装置の製造方法を提供
することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
少なくともＳｉ基板表面に形成された拡散層を含む下層
配線層と、層間絶縁膜を介してＳｉ基板上に設けられた
上層配線層と、層間絶縁膜に設けられた上層配線層から
下層配線層に達するコンタクト孔と、コンタクト孔を充
填する導電体層とを有する半導体装置において、上層配
線層がＡｌ系配線層からなり、Ａｌ−Ｓｉ合金の共晶温
度より低い共晶温度を有するＡｌ合金によりこの導電体
層が形成される。
少なくともＳｉ基板表面に形成された拡散層を含む下層
配線層と、層間絶縁膜を介してＳｉ基板上に設けられた
上層配線層と、層間絶縁膜に設けられた上層配線層から
下層配線層に達するコンタクト孔と、コンタクト孔を充
填する導電体層とを有する半導体装置において、上層配
線層がＡｌ系配線層からなり、Ａｌ−Ｓｉ合金の共晶温
度より低い共晶温度を有するＡｌ合金によりこの導電体
層が形成される。
【００１２】好ましくは、この導電体層を形成するＡｌ
合金は、少なくともＧｅ，およびＳｉを含んでいる。好
ましくは、Ａｌ系配線層は、層間絶縁膜の上面が平坦な
場合には導電体層を形成するＡｌ合金，もしくは導電体
層を形成するＡｌ合金より高い共晶温度を有するＡｌ合
金からなり、コンタクト孔の上端が設けられる層間絶縁
膜の上面が凹凸を有する場合には導電体層を形成するＡ
ｌ合金より高い共晶温度を有するＡｌ合金からなる。好
ましくは、少なくともコンタクト孔の底部に露出した下
層配線層の上面には、導電性のバリア膜が設けられてい
る。好ましくは、コンタクト孔により露出した層間絶縁
膜の側面には、導電性のバリア膜が設けられている。２
層以上のＡｌ系配線層を有するとき、好ましくは、少な
くとも拡散層を含む非Ａｌ系配線層の上面には、導電性
のバリア膜が設けられている。
合金は、少なくともＧｅ，およびＳｉを含んでいる。好
ましくは、Ａｌ系配線層は、層間絶縁膜の上面が平坦な
場合には導電体層を形成するＡｌ合金，もしくは導電体
層を形成するＡｌ合金より高い共晶温度を有するＡｌ合
金からなり、コンタクト孔の上端が設けられる層間絶縁
膜の上面が凹凸を有する場合には導電体層を形成するＡ
ｌ合金より高い共晶温度を有するＡｌ合金からなる。好
ましくは、少なくともコンタクト孔の底部に露出した下
層配線層の上面には、導電性のバリア膜が設けられてい
る。好ましくは、コンタクト孔により露出した層間絶縁
膜の側面には、導電性のバリア膜が設けられている。２
層以上のＡｌ系配線層を有するとき、好ましくは、少な
くとも拡散層を含む非Ａｌ系配線層の上面には、導電性
のバリア膜が設けられている。
【００１３】本発明の半導体装置の製造方法は、少なく
ともＳｉ基板表面に設けられた拡散層を含む下層配線層
を形成する工程と、全面に層間絶縁膜を形成した後、全
面にフォトレジスト膜を形成し、全面エッチバックを行
ない層間絶縁膜の上面を平坦化する工程と、下層配線層
に達するコンタクト孔を層間絶縁膜に形成する工程と、
コンタクト孔の形成により露出した層間絶縁膜の側面，
並びにコンタクト孔の形成により露出した下層配線層の
上面を含む全面にＳｉ膜を形成する工程と、このＳｉ膜
の表面に少なくともＧｅを含む第１のＡｌ合金のスパッ
タリングを行ない、第１のＡｌ合金の表面移動によりＳ
ｉ膜の全面を覆う第１のＡｌ合金膜を形成してこの第１
のＡｌ合金膜とＳｉ膜との合金化反応によりコンタクト
孔内部を含む全面に少なくともＧｅとＳｉとを含む第２
のＡｌ合金膜を形成する工程と、コンタクト孔内部に第
２のＡｌ合金膜を残留させかつ第２のＡｌ合金膜からな
るＡｌ系配線層を形成するエッチング工程，あるいはコ
ンタクト孔内部にのみ第２のＡｌ合金膜を残留させた後
に全面に第２のＡｌ合金膜より共晶温度の高い第３のＡ
ｌ合金膜を形成してこの第３のＡｌ合金膜をパターニン
グしてＡｌ系配線層を形成するエッチング工程とを有し
ている。好ましくは、あらかじめ下層配線層の上面に導
電性のバリア膜を形成する工程，もしくはコンタクト孔
を形成した後にＳｉ膜の形成に先だって全面に導電性の
バリア膜を形成する工程を有している。
ともＳｉ基板表面に設けられた拡散層を含む下層配線層
を形成する工程と、全面に層間絶縁膜を形成した後、全
面にフォトレジスト膜を形成し、全面エッチバックを行
ない層間絶縁膜の上面を平坦化する工程と、下層配線層
に達するコンタクト孔を層間絶縁膜に形成する工程と、
コンタクト孔の形成により露出した層間絶縁膜の側面，
並びにコンタクト孔の形成により露出した下層配線層の
上面を含む全面にＳｉ膜を形成する工程と、このＳｉ膜
の表面に少なくともＧｅを含む第１のＡｌ合金のスパッ
タリングを行ない、第１のＡｌ合金の表面移動によりＳ
ｉ膜の全面を覆う第１のＡｌ合金膜を形成してこの第１
のＡｌ合金膜とＳｉ膜との合金化反応によりコンタクト
孔内部を含む全面に少なくともＧｅとＳｉとを含む第２
のＡｌ合金膜を形成する工程と、コンタクト孔内部に第
２のＡｌ合金膜を残留させかつ第２のＡｌ合金膜からな
るＡｌ系配線層を形成するエッチング工程，あるいはコ
ンタクト孔内部にのみ第２のＡｌ合金膜を残留させた後
に全面に第２のＡｌ合金膜より共晶温度の高い第３のＡ
ｌ合金膜を形成してこの第３のＡｌ合金膜をパターニン
グしてＡｌ系配線層を形成するエッチング工程とを有し
ている。好ましくは、あらかじめ下層配線層の上面に導
電性のバリア膜を形成する工程，もしくはコンタクト孔
を形成した後にＳｉ膜の形成に先だって全面に導電性の
バリア膜を形成する工程を有している。
【００１４】Ａｌ系配線層が多層の場合、好ましくは、
下層のＡｌ系配線層までを前述の方法で形成した後、新
たに層間絶縁膜を形成し、この層間絶縁膜の上面を平坦
化する工程と、前述の下層配線層，および下層のＡｌ系
配線層に達する複数種類の新たなコンタクト孔を同時に
これらの層間絶縁膜に形成する工程と、この新たなコン
タクト孔の形成により露出したこれらの層間絶縁膜の側
面，並びにこの新たなコンタクト孔の形成により露出し
た下層配線層並びに下層のＡｌ系配線層の上面を含む全
面に新たにＳｉ膜を形成する工程と、この新たなＳｉ膜
の表面に第１のＡｌ合金のスパッタリングを新たに行な
い、この新たな第１のＡｌ合金の表面移動により新たな
Ｓｉ膜の全面を覆う新たな第１のＡｌ合金膜を形成して
この新たな第１のＡｌ合金膜と新たなＳｉ膜との合金化
反応によりこの新たなコンタクト孔内部を含む全面に新
たな第２のＡｌ合金膜を形成する工程と、この新たなコ
ンタクト孔内部に新たな第２のＡｌ合金膜を残留させか
つ新たな第２のＡｌ合金膜からなる上層のＡｌ系配線層
を形成するエッチング工程，あるいはこの新たなコンタ
クト孔内部にのみ新たな第２のＡｌ合金膜を残留させた
後に全面に第３のＡｌ合金膜を新たに形成してこの新た
な第３のＡｌ合金膜をパターニングして上層のＡｌ系配
線層を形成するエッチング工程とを有している。好まし
くは、あらかじめ下層配線層の上面に導電性のバリア膜
を形成する工程を有している。
下層のＡｌ系配線層までを前述の方法で形成した後、新
たに層間絶縁膜を形成し、この層間絶縁膜の上面を平坦
化する工程と、前述の下層配線層，および下層のＡｌ系
配線層に達する複数種類の新たなコンタクト孔を同時に
これらの層間絶縁膜に形成する工程と、この新たなコン
タクト孔の形成により露出したこれらの層間絶縁膜の側
面，並びにこの新たなコンタクト孔の形成により露出し
た下層配線層並びに下層のＡｌ系配線層の上面を含む全
面に新たにＳｉ膜を形成する工程と、この新たなＳｉ膜
の表面に第１のＡｌ合金のスパッタリングを新たに行な
い、この新たな第１のＡｌ合金の表面移動により新たな
Ｓｉ膜の全面を覆う新たな第１のＡｌ合金膜を形成して
この新たな第１のＡｌ合金膜と新たなＳｉ膜との合金化
反応によりこの新たなコンタクト孔内部を含む全面に新
たな第２のＡｌ合金膜を形成する工程と、この新たなコ
ンタクト孔内部に新たな第２のＡｌ合金膜を残留させか
つ新たな第２のＡｌ合金膜からなる上層のＡｌ系配線層
を形成するエッチング工程，あるいはこの新たなコンタ
クト孔内部にのみ新たな第２のＡｌ合金膜を残留させた
後に全面に第３のＡｌ合金膜を新たに形成してこの新た
な第３のＡｌ合金膜をパターニングして上層のＡｌ系配
線層を形成するエッチング工程とを有している。好まし
くは、あらかじめ下層配線層の上面に導電性のバリア膜
を形成する工程を有している。
【００１５】本発明の別の半導体装置の製造方法は、少
なくともＳｉ基板表面に設けられた拡散層を含む下層配
線層を形成する工程と、全面に層間絶縁膜を形成する工
程と、下層配線層に達するコンタクト孔を層間絶縁膜に
形成する工程と、コンタクト孔の形成により露出した層
間絶縁膜の側面，並びにコンタクト孔の形成により露出
した下層配線層の上面を含む全面にＳｉ膜を形成する工
程と、このＳｉ膜の表面に少なくともＧｅを含む第１の
Ａｌ合金のスパッタリングを行ない、第１のＡｌ合金の
表面移動によりＳｉ膜の全面を覆う第１のＡｌ合金膜を
形成してこの第１のＡｌ合金膜とＳｉ膜との合金化反応
によりコンタクト孔内部を含む全面に少なくともＧｅと
Ｓｉとを含む第２のＡｌ合金膜を形成する工程と、コン
タクト孔内部にのみ第２のＡｌ合金膜を残留させるエッ
チング工程と、全面に第２のＡｌ合金膜より共晶温度の
高い第３のＡｌ合金膜を形成し、第３のＡｌ合金膜をパ
ターニングしてＡｌ系配線層を形成する工程とを有して
いる。好ましくは、あらかじめ下層配線層の上面に導電
性のバリア膜を形成する工程，もしくはコンタクト孔を
形成した後にＳｉ膜の形成に先だって全面に導電性のバ
リア膜を形成する工程を有している。
なくともＳｉ基板表面に設けられた拡散層を含む下層配
線層を形成する工程と、全面に層間絶縁膜を形成する工
程と、下層配線層に達するコンタクト孔を層間絶縁膜に
形成する工程と、コンタクト孔の形成により露出した層
間絶縁膜の側面，並びにコンタクト孔の形成により露出
した下層配線層の上面を含む全面にＳｉ膜を形成する工
程と、このＳｉ膜の表面に少なくともＧｅを含む第１の
Ａｌ合金のスパッタリングを行ない、第１のＡｌ合金の
表面移動によりＳｉ膜の全面を覆う第１のＡｌ合金膜を
形成してこの第１のＡｌ合金膜とＳｉ膜との合金化反応
によりコンタクト孔内部を含む全面に少なくともＧｅと
Ｓｉとを含む第２のＡｌ合金膜を形成する工程と、コン
タクト孔内部にのみ第２のＡｌ合金膜を残留させるエッ
チング工程と、全面に第２のＡｌ合金膜より共晶温度の
高い第３のＡｌ合金膜を形成し、第３のＡｌ合金膜をパ
ターニングしてＡｌ系配線層を形成する工程とを有して
いる。好ましくは、あらかじめ下層配線層の上面に導電
性のバリア膜を形成する工程，もしくはコンタクト孔を
形成した後にＳｉ膜の形成に先だって全面に導電性のバ
リア膜を形成する工程を有している。
【００１６】Ａｌ系配線層が多層の場合、好ましくは、
下層のＡｌ系配線層までを前述の方法で形成した後、新
たに層間絶縁膜を形成し、前述の下層配線層，および下
層のＡｌ系配線層に達する複数種類の新たなコンタクト
孔を同時にこれらの層間絶縁膜に形成する工程と、この
新たなコンタクト孔の形成により露出したこれらの層間
絶縁膜の側面，並びにこの新たなコンタクト孔の形成に
より露出した下層配線層並びに下層のＡｌ系配線層の上
面を含む全面に新たにＳｉ膜を形成する工程と、この新
たなＳｉ膜の表面に第１のＡｌ合金のスパッタリングを
新たに行ない、この新たな第１のＡｌ合金の表面移動に
より新たなＳｉ膜の全面を覆う新たな第１のＡｌ合金膜
を形成してこの新たな第１のＡｌ合金膜と新たなＳｉ膜
との合金化反応によりこの新たなコンタクト孔内部を含
む全面に新たな第２のＡｌ合金膜を形成する工程と、こ
の新たなコンタクト孔内部にのみ新たな第２のＡｌ合金
膜を残留させるエッチング工程と、全面に新たな第３の
Ａｌ合金膜を形成し、この新たな第３のＡｌ合金膜をパ
ターニングして上層のＡｌ系配線層を形成する工程とを
有している。好ましくは、あらかじめ下層配線層の上面
に導電性のバリア膜を形成する工程を有している。
下層のＡｌ系配線層までを前述の方法で形成した後、新
たに層間絶縁膜を形成し、前述の下層配線層，および下
層のＡｌ系配線層に達する複数種類の新たなコンタクト
孔を同時にこれらの層間絶縁膜に形成する工程と、この
新たなコンタクト孔の形成により露出したこれらの層間
絶縁膜の側面，並びにこの新たなコンタクト孔の形成に
より露出した下層配線層並びに下層のＡｌ系配線層の上
面を含む全面に新たにＳｉ膜を形成する工程と、この新
たなＳｉ膜の表面に第１のＡｌ合金のスパッタリングを
新たに行ない、この新たな第１のＡｌ合金の表面移動に
より新たなＳｉ膜の全面を覆う新たな第１のＡｌ合金膜
を形成してこの新たな第１のＡｌ合金膜と新たなＳｉ膜
との合金化反応によりこの新たなコンタクト孔内部を含
む全面に新たな第２のＡｌ合金膜を形成する工程と、こ
の新たなコンタクト孔内部にのみ新たな第２のＡｌ合金
膜を残留させるエッチング工程と、全面に新たな第３の
Ａｌ合金膜を形成し、この新たな第３のＡｌ合金膜をパ
ターニングして上層のＡｌ系配線層を形成する工程とを
有している。好ましくは、あらかじめ下層配線層の上面
に導電性のバリア膜を形成する工程を有している。
【００１７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１８】本発明の基本的な構成を製造方法に沿って
説明するための工程順の略断面である図１，図２を参照
すると、本発明の第１の実施例では、まず、Ｐ型Ｓｉ基
板１０１の表面に、接合の深さが２μｍ程度のＮウェル
１０２、およびＰウェル１０３が形成される。続いて、
Ｎウェル１０２の表面にはＰ+ 拡散層１１１ａ，Ｎ+拡
散層１１２ｂが形成され、Ｐウェル１０３の表面にはＮ
+ 拡散層１１２ａ，およびＰ+ 拡散層１１１ｂが形成さ
れる。Ｐ+ 拡散層１１１ａ，１１１ｂ，およびＮ+ 拡散
層１１２ａ，１１２ｂの接合の深さは、おのおの約０．
１μｍである。Ｐ+ 拡散層１１１ａの接合耐圧は−１５
Ｖ以下であり、Ｎ+ 拡散層１１２ａの接合耐圧は＋１５
Ｖ以上である。次に、全面にＳｉＯ2 からなる約１μｍ
の層間絶縁膜１２１がＣＶＤ法により形成される。層間
絶縁膜１２１の上面は、概略平坦である。〔図１
（Ａ）〕。すなわち、この層間絶縁膜１２１の上面は、
ＢとＰをドープしたＳｉＯ 2 膜つまりＢＰＳＧを成膜後
にリフローする平坦化プロセスとか、ＣＶＤ酸化膜とＳ
ＯＧ（Spin-On-Glass ）を組み合わせてエッチバック
法で平坦化するプロセスなどによって、概ね平滑な面に
形成することができる。
説明するための工程順の略断面である図１，図２を参照
すると、本発明の第１の実施例では、まず、Ｐ型Ｓｉ基
板１０１の表面に、接合の深さが２μｍ程度のＮウェル
１０２、およびＰウェル１０３が形成される。続いて、
Ｎウェル１０２の表面にはＰ+ 拡散層１１１ａ，Ｎ+拡
散層１１２ｂが形成され、Ｐウェル１０３の表面にはＮ
+ 拡散層１１２ａ，およびＰ+ 拡散層１１１ｂが形成さ
れる。Ｐ+ 拡散層１１１ａ，１１１ｂ，およびＮ+ 拡散
層１１２ａ，１１２ｂの接合の深さは、おのおの約０．
１μｍである。Ｐ+ 拡散層１１１ａの接合耐圧は−１５
Ｖ以下であり、Ｎ+ 拡散層１１２ａの接合耐圧は＋１５
Ｖ以上である。次に、全面にＳｉＯ2 からなる約１μｍ
の層間絶縁膜１２１がＣＶＤ法により形成される。層間
絶縁膜１２１の上面は、概略平坦である。〔図１
（Ａ）〕。すなわち、この層間絶縁膜１２１の上面は、
ＢとＰをドープしたＳｉＯ 2 膜つまりＢＰＳＧを成膜後
にリフローする平坦化プロセスとか、ＣＶＤ酸化膜とＳ
ＯＧ（Spin-On-Glass ）を組み合わせてエッチバック
法で平坦化するプロセスなどによって、概ね平滑な面に
形成することができる。
【００１９】次に、Ｐ+ 拡散層１１１ａに達するコンタ
クト孔１３１ａ，Ｎ+ 拡散層１１２ａに達するコンタク
ト孔１３１ｂ，Ｎ+ 拡散層１１２ｂに達するコンタクト
孔１３２ａ，およびＰ+ 拡散層１１１ｂに達するコンタ
クト孔１３２ｂが、それぞれ層間絶縁膜１２１に形成さ
れる。これらのコンタクト孔の口径は、０．５〜３．０
μｍであり、アスペクト比は０．３３〜２．０である。
続いて、これらのコンタクト孔の下端において露出した
Ｐ+ 拡散層１１１ａ，１１１ｂ，並びにＮ+ 拡散層１１
２ａ，１１２ｂの表面，およびこれらのコンタクト孔の
側面に露出した層間絶縁膜１２１の表面を含む全面に、
膜厚５〜５０ｎｍ程度のＳｉ膜１４１をスパッタリング
により形成する。このＳｉ膜１４１の膜厚は、次工程で
形成されるＡｌ−Ｇｅ合金膜の膜厚，およびそれを形成
するときのＳｉ基板１０１の保持温度により決定され
る。Ｓｉ膜１４１は多結晶膜，もしくは非晶質膜である
〔図１（Ｂ）〕。なお、Ｓｉ膜１４１の形成をＣＶＤ
法，抵抗加熱法，電子ビーム加熱法等で形成する方法も
あるが、これらの場合にはＳｉ膜１４１の表面に形成さ
れた自然酸化膜を除去する必要がある。
クト孔１３１ａ，Ｎ+ 拡散層１１２ａに達するコンタク
ト孔１３１ｂ，Ｎ+ 拡散層１１２ｂに達するコンタクト
孔１３２ａ，およびＰ+ 拡散層１１１ｂに達するコンタ
クト孔１３２ｂが、それぞれ層間絶縁膜１２１に形成さ
れる。これらのコンタクト孔の口径は、０．５〜３．０
μｍであり、アスペクト比は０．３３〜２．０である。
続いて、これらのコンタクト孔の下端において露出した
Ｐ+ 拡散層１１１ａ，１１１ｂ，並びにＮ+ 拡散層１１
２ａ，１１２ｂの表面，およびこれらのコンタクト孔の
側面に露出した層間絶縁膜１２１の表面を含む全面に、
膜厚５〜５０ｎｍ程度のＳｉ膜１４１をスパッタリング
により形成する。このＳｉ膜１４１の膜厚は、次工程で
形成されるＡｌ−Ｇｅ合金膜の膜厚，およびそれを形成
するときのＳｉ基板１０１の保持温度により決定され
る。Ｓｉ膜１４１は多結晶膜，もしくは非晶質膜である
〔図１（Ｂ）〕。なお、Ｓｉ膜１４１の形成をＣＶＤ
法，抵抗加熱法，電子ビーム加熱法等で形成する方法も
あるが、これらの場合にはＳｉ膜１４１の表面に形成さ
れた自然酸化膜を除去する必要がある。
【００２０】次に、Ｓｉ基板１０１の保持温度（基板温
度）を２５０〜４００℃に設定し、全面にＧｅを５重量
％含むＡｌ−Ｇｅ合金膜をスパッタリングにより形成す
る。スパッタパワーは０．９〜７．０ｋＷである。成膜
の極めて初期の段階では、図１（Ｃ）に示すように、Ｓ
ｉ膜１４１の表面に島状のＡｌ−Ｇｅ合金膜１５１が形
成される。しかしながら、Ａｌ−Ｇｅ合金の共晶温度が
４２４℃と低く、下地のＳｉ膜１４１とＡｌ−Ｇｅ合金
との濡れ性が良好なため、島状のＡｌ−Ｇｅ合金膜１５
１は表面移動（サーフェス マイグレーション）が活発
になり、かつ基板温度の設定値に依存して熱流動化（リ
フロー）する（以後、この一連の現象を単に熱流動化と
略記する）。この結果、島状のＡｌ−Ｇｅ合金膜１５１
はＳｉ膜１４１の表面全面を覆うようになり、特にコン
タクト孔１３１ａ，１３１ｂ，１３２ａ，１３２ｂの内
部に恰も流入したようになり、これらの部分での膜厚が
厚くなる。この熱流動化したＡｌ−Ｇｅ合金膜は、図１
（Ｄ）に示すように、下地のＳｉ膜１４１と合金化反応
を起し、Ａｌ−Ｇｅ−Ｓｉ合金膜１５２が形成される。
このとき、Ｓｉ膜１４１の膜厚は減少し、Ｓｉ膜１４１
はＳｉ膜１４１ａとなる。
度）を２５０〜４００℃に設定し、全面にＧｅを５重量
％含むＡｌ−Ｇｅ合金膜をスパッタリングにより形成す
る。スパッタパワーは０．９〜７．０ｋＷである。成膜
の極めて初期の段階では、図１（Ｃ）に示すように、Ｓ
ｉ膜１４１の表面に島状のＡｌ−Ｇｅ合金膜１５１が形
成される。しかしながら、Ａｌ−Ｇｅ合金の共晶温度が
４２４℃と低く、下地のＳｉ膜１４１とＡｌ−Ｇｅ合金
との濡れ性が良好なため、島状のＡｌ−Ｇｅ合金膜１５
１は表面移動（サーフェス マイグレーション）が活発
になり、かつ基板温度の設定値に依存して熱流動化（リ
フロー）する（以後、この一連の現象を単に熱流動化と
略記する）。この結果、島状のＡｌ−Ｇｅ合金膜１５１
はＳｉ膜１４１の表面全面を覆うようになり、特にコン
タクト孔１３１ａ，１３１ｂ，１３２ａ，１３２ｂの内
部に恰も流入したようになり、これらの部分での膜厚が
厚くなる。この熱流動化したＡｌ−Ｇｅ合金膜は、図１
（Ｄ）に示すように、下地のＳｉ膜１４１と合金化反応
を起し、Ａｌ−Ｇｅ−Ｓｉ合金膜１５２が形成される。
このとき、Ｓｉ膜１４１の膜厚は減少し、Ｓｉ膜１４１
はＳｉ膜１４１ａとなる。
【００２１】上述の条件のもとにさらにＡｌ−Ｇｅ合金
膜１５１ａをスパッタリングにより形成すると、図２
（Ａ）に示すように、下地のＡｌ−Ｇｅ−Ｓｉ合金膜１
５２とＡｌ−Ｇｅ合金との濡れ性が良好なため、Ａｌ−
Ｇｅ合金膜１５１ａは概略平坦に形成される。なお、Ａ
ｌ−Ｇｅ合金膜の合計の膜厚は、約１μｍである。この
状態で合金化反応が進行し、図２（Ｂ）に示すように、
表面が平坦なＡｌ−Ｇｅ−Ｓｉ合金膜１５２ａが形成さ
れ、コンタクト孔１３１ａ，１３１ｂ，１３２ａ，１３
２ｂの内部は、このＡｌ−Ｇｅ−Ｓｉ合金膜１５２ａに
より完全に充填される。なおこの段階で、Ｓｉ膜１４１
ａは消滅する。この基板温度の範囲のとき、熱流動化し
たＡｌ−Ｇｅ合金膜が合金化反応により全てＡｌ−Ｇｅ
−Ｓｉ合金膜となった段階で、熱流動化は停止する。基
板温度が４５０℃より高いときには、形成されたＡｌ−
Ｇｅ−Ｓｉ合金膜も熱流動化している。
膜１５１ａをスパッタリングにより形成すると、図２
（Ａ）に示すように、下地のＡｌ−Ｇｅ−Ｓｉ合金膜１
５２とＡｌ−Ｇｅ合金との濡れ性が良好なため、Ａｌ−
Ｇｅ合金膜１５１ａは概略平坦に形成される。なお、Ａ
ｌ−Ｇｅ合金膜の合計の膜厚は、約１μｍである。この
状態で合金化反応が進行し、図２（Ｂ）に示すように、
表面が平坦なＡｌ−Ｇｅ−Ｓｉ合金膜１５２ａが形成さ
れ、コンタクト孔１３１ａ，１３１ｂ，１３２ａ，１３
２ｂの内部は、このＡｌ−Ｇｅ−Ｓｉ合金膜１５２ａに
より完全に充填される。なおこの段階で、Ｓｉ膜１４１
ａは消滅する。この基板温度の範囲のとき、熱流動化し
たＡｌ−Ｇｅ合金膜が合金化反応により全てＡｌ−Ｇｅ
−Ｓｉ合金膜となった段階で、熱流動化は停止する。基
板温度が４５０℃より高いときには、形成されたＡｌ−
Ｇｅ−Ｓｉ合金膜も熱流動化している。
【００２２】次に、Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａを
エッチングしてパターニングすると、図２（Ｃ）に示す
ように、Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａａ，１５２ａ
ｂ，１５２ａｃ，１５２ａｄがそれぞれ形成される。Ａ
ｌ−Ｇｅ−Ｓｉ合金膜１５２ａａはコンタクト孔１３２
ｂの内部を充填する導電体層であるとともに、Ｐ+ 拡散
層１１１ｂを介してＰウェル１０３に接続されるＡｌ系
配線となる。同様に、Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａ
ｂはコンタクト孔１３１ｂの内部を充填する導電体層で
あるとともに、Ｎ+ 拡散層１１２ａに続されるＡｌ系配
線となる。Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａｃはコンタ
クト孔１３１ａの内部を充填する導電体層であるととも
に、Ｐ+ 拡散層１１１ａに接続されるＡｌ系配線とな
る。Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａｄはコンタクト孔
１３２ａの内部を充填する導電体層であるとともに、Ｎ
+拡散層１１２ｂを介してＮウェル１０２に接続される
Ａｌ系配線となる。Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａの
エッチングは、フォトレジスト膜（図示せず）をマスク
にしたＢＣｌ3 とＣｌ2 との混合ガスによるドライエッ
チングである。フォトレジスト膜のアッシングはＣＨ3
ＯＨとＯ2 との混合ガスを用いたドライエッチングであ
る。合金膜のドライエッチングの際に生成された塩化物
は、このアッシングの際に除去される。最後に、約４０
０℃のＨ2 雰囲気でアニールを行なう。
エッチングしてパターニングすると、図２（Ｃ）に示す
ように、Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａａ，１５２ａ
ｂ，１５２ａｃ，１５２ａｄがそれぞれ形成される。Ａ
ｌ−Ｇｅ−Ｓｉ合金膜１５２ａａはコンタクト孔１３２
ｂの内部を充填する導電体層であるとともに、Ｐ+ 拡散
層１１１ｂを介してＰウェル１０３に接続されるＡｌ系
配線となる。同様に、Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａ
ｂはコンタクト孔１３１ｂの内部を充填する導電体層で
あるとともに、Ｎ+ 拡散層１１２ａに続されるＡｌ系配
線となる。Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａｃはコンタ
クト孔１３１ａの内部を充填する導電体層であるととも
に、Ｐ+ 拡散層１１１ａに接続されるＡｌ系配線とな
る。Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａｄはコンタクト孔
１３２ａの内部を充填する導電体層であるとともに、Ｎ
+拡散層１１２ｂを介してＮウェル１０２に接続される
Ａｌ系配線となる。Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａの
エッチングは、フォトレジスト膜（図示せず）をマスク
にしたＢＣｌ3 とＣｌ2 との混合ガスによるドライエッ
チングである。フォトレジスト膜のアッシングはＣＨ3
ＯＨとＯ2 との混合ガスを用いたドライエッチングであ
る。合金膜のドライエッチングの際に生成された塩化物
は、このアッシングの際に除去される。最後に、約４０
０℃のＨ2 雰囲気でアニールを行なう。
【００２３】なお、Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａを
エッチバックし、コンタクト孔１３１ａ，１３１ｂ，１
３２ａ，１３２ｂの内部にのみＡｌ−Ｇｅ−Ｓｉ合金膜
を残留させ、全面に例えば膜厚約１μｍのＡｌ−Ｃｕ−
Ｓｉ合金膜を形成し、これをパターニングしてＡｌ系配
線層を形成してもよい。
エッチバックし、コンタクト孔１３１ａ，１３１ｂ，１
３２ａ，１３２ｂの内部にのみＡｌ−Ｇｅ−Ｓｉ合金膜
を残留させ、全面に例えば膜厚約１μｍのＡｌ−Ｃｕ−
Ｓｉ合金膜を形成し、これをパターニングしてＡｌ系配
線層を形成してもよい。
【００２４】Ｓｉ膜１４１を形成せずにＡｌ−Ｇｅ−Ｓ
ｉ合金膜をスパッタリングする方法も考えられる。しか
しこの方法では、この場合の主たる下地である層間絶縁
膜１２１とＡｌ−Ｇｅ−Ｓｉ合金膜との濡れ性が優れ
ず、熱流動化しても島状のＡｌ−Ｇｅ−Ｓｉ合金膜とな
りやすい。このため、このような方法でコンタクト孔を
完全に充填することは困難である。
ｉ合金膜をスパッタリングする方法も考えられる。しか
しこの方法では、この場合の主たる下地である層間絶縁
膜１２１とＡｌ−Ｇｅ−Ｓｉ合金膜との濡れ性が優れ
ず、熱流動化しても島状のＡｌ−Ｇｅ−Ｓｉ合金膜とな
りやすい。このため、このような方法でコンタクト孔を
完全に充填することは困難である。
【００２５】Ｓｉ基板の保持温度（基板温度）が高いと
きにはＡｌ−Ｇｅ合金膜とＳｉ膜との合金化反応が急速
であり、基板温度が低いときにはこの合金化反応が緩や
かである。このため、基板温度が低いときのＡｌ−Ｇｅ
合金膜の成長速度は、基板温度が高いときの成長速度よ
り低くすることが望ましい。基板温度が高すぎると、Ａ
ｌ−Ｇｅ合金膜の熱流動化よりも合金化反応の方が顕著
になり、島状のＡｌ−Ｇｅ−Ｓｉ合金膜が形成される。
実験結果によると、良好なＡｌ−Ｇｅ−Ｓｉ合金膜を形
成できる基板温度の上限は、約４５０℃であった。
きにはＡｌ−Ｇｅ合金膜とＳｉ膜との合金化反応が急速
であり、基板温度が低いときにはこの合金化反応が緩や
かである。このため、基板温度が低いときのＡｌ−Ｇｅ
合金膜の成長速度は、基板温度が高いときの成長速度よ
り低くすることが望ましい。基板温度が高すぎると、Ａ
ｌ−Ｇｅ合金膜の熱流動化よりも合金化反応の方が顕著
になり、島状のＡｌ−Ｇｅ−Ｓｉ合金膜が形成される。
実験結果によると、良好なＡｌ−Ｇｅ−Ｓｉ合金膜を形
成できる基板温度の上限は、約４５０℃であった。
【００２６】なお、本発明と前述特公昭５４−４１８７
１公報（１９７９−１２−１１）記載技術との基本的な
相違点は、Ｓｉ膜上に形成したＡｌ系の膜とＳｉ膜とを
合金化反応させてＡｌ合金膜を形成するに際に、熱流動
化を用いるか否かにある。
１公報（１９７９−１２−１１）記載技術との基本的な
相違点は、Ｓｉ膜上に形成したＡｌ系の膜とＳｉ膜とを
合金化反応させてＡｌ合金膜を形成するに際に、熱流動
化を用いるか否かにある。
【００２７】上記第１の実施例の効果を検証するため
に、第１の実施例と同様にコンタクト孔１３１ａ，１３
１ｂ，１３２ａ，１３２ｂまで形成し、全面にＡｌ−Ｓ
ｉ合金膜をスパッタリングし、これをパターニングし、
従来構造の試料を形成した。まず、図３を参照してコン
タクト孔の口径に対するコンタクト抵抗の値を比較する
と、Ｐ+ 拡散層１１１ａに対しては同図のＰ+ Ｄ．Ｌ．
に示すように、本実施例と従来構造との差はあまりな
い。一方、Ｎ+ 拡散層１１２ａに対しては同図のＮ
+ Ｄ．Ｌ．に示すように、本実施例の方が従来構造より
コンタクト抵抗が低くなった。例えばＰ+ 拡散層１１１
ａに対するコンタクト抵抗は、口径が３．０μｍのコン
タクト孔１３２ａに充填されたＡｌ系配線（本実施例の
場合にはＡｌ−Ｇｅ−Ｓｉ合金膜１５２ａｄ）を１０3
個程度並列に接続してＮ+ 拡散層１１２ｂ側のコンタク
ト抵抗の影響を軽減し、この並列に接続した配線とＰ+
拡散層１１１ａに接続された配線（本実施例の場合には
Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａｃ）との間の抵抗値の
測定により得た。
に、第１の実施例と同様にコンタクト孔１３１ａ，１３
１ｂ，１３２ａ，１３２ｂまで形成し、全面にＡｌ−Ｓ
ｉ合金膜をスパッタリングし、これをパターニングし、
従来構造の試料を形成した。まず、図３を参照してコン
タクト孔の口径に対するコンタクト抵抗の値を比較する
と、Ｐ+ 拡散層１１１ａに対しては同図のＰ+ Ｄ．Ｌ．
に示すように、本実施例と従来構造との差はあまりな
い。一方、Ｎ+ 拡散層１１２ａに対しては同図のＮ
+ Ｄ．Ｌ．に示すように、本実施例の方が従来構造より
コンタクト抵抗が低くなった。例えばＰ+ 拡散層１１１
ａに対するコンタクト抵抗は、口径が３．０μｍのコン
タクト孔１３２ａに充填されたＡｌ系配線（本実施例の
場合にはＡｌ−Ｇｅ−Ｓｉ合金膜１５２ａｄ）を１０3
個程度並列に接続してＮ+ 拡散層１１２ｂ側のコンタク
ト抵抗の影響を軽減し、この並列に接続した配線とＰ+
拡散層１１１ａに接続された配線（本実施例の場合には
Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａｃ）との間の抵抗値の
測定により得た。
【００２８】次に、Ｎ+ −Ｐ接合に対するリーク電流を
示す図４（Ａ）を参照すると、本実施例でのリーク電流
は３０ｐＡより小さかった。従来構造のリーク電流は、
図示しないが、３０ｐＡ以上に大幅にばらついて分布し
ていた。この測定は、１０4 個の口径が０．８μｍの正
方形のコンタクト孔１３１ｂを並列に接続するＡｌ−Ｇ
ｅ−Ｓｉ合金膜１５２ａｂに＋１０Ｖ印加し、Ａｌ−Ｇ
ｅ−Ｓｉ合金膜１５２ａａを接地して行なった。同様
に、Ｐ+ −Ｎ接合に対するリーク電流を示す図４（Ｂ）
を参照すると、本実施例でのリーク電流は−３０ｐＡよ
り大きかった。従来構造のリーク電流は、−３０ｐＡ以
下に大幅にばらついて分布していた。この測定も、１０
4 個の口径が０．８μｍの正方形のコンタクト孔１３１
ａを並列に接続するＡｌ−Ｇｅ−Ｓｉ合金膜１５２ａｃ
に−１０Ｖ印加し、Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａｄ
を接地して行なった。以上の結果から明かなように、本
実施例はＰ−Ｎ接合のリーク電流に対して特に効果があ
る。
示す図４（Ａ）を参照すると、本実施例でのリーク電流
は３０ｐＡより小さかった。従来構造のリーク電流は、
図示しないが、３０ｐＡ以上に大幅にばらついて分布し
ていた。この測定は、１０4 個の口径が０．８μｍの正
方形のコンタクト孔１３１ｂを並列に接続するＡｌ−Ｇ
ｅ−Ｓｉ合金膜１５２ａｂに＋１０Ｖ印加し、Ａｌ−Ｇ
ｅ−Ｓｉ合金膜１５２ａａを接地して行なった。同様
に、Ｐ+ −Ｎ接合に対するリーク電流を示す図４（Ｂ）
を参照すると、本実施例でのリーク電流は−３０ｐＡよ
り大きかった。従来構造のリーク電流は、−３０ｐＡ以
下に大幅にばらついて分布していた。この測定も、１０
4 個の口径が０．８μｍの正方形のコンタクト孔１３１
ａを並列に接続するＡｌ−Ｇｅ−Ｓｉ合金膜１５２ａｃ
に−１０Ｖ印加し、Ａｌ−Ｇｅ−Ｓｉ合金膜１５２ａｄ
を接地して行なった。以上の結果から明かなように、本
実施例はＰ−Ｎ接合のリーク電流に対して特に効果があ
る。
【００２９】ＮチャネルＭＯＳトランジスタを有して２
層のＡｌ系配線層を有する半導体装置の製造方法を示す
図５，図６を参照すると、本発明の第２の実施例では、
まず、Ｐ型Ｓｉ基板２０１の表面に、膜厚０．５μｍ程
度のフィールド酸化膜２２３，膜厚約１５ｎｍのゲート
絶縁膜２２４を形成する。次に、上層がＷＳｉ2 膜から
なり下層がＮ+ 型の多結晶Ｓｉ膜からなる膜厚約０．２
μｍのポリサイド配線２１３ａ，２１３ｂ，２１３ｃを
形成する。ポリサイド配線２１３ａはゲート電極を兼る
ことになる。このとき、フィールド酸化膜２２３上に形
成されたポリサイド配線２１３ｂ，２１３ｃとポリサイ
ド配線２１３ａとの高低差は約０．２５μｍである。次
に、Ａｓのイオン注入によりＮ+ 拡散層２１２ａ，２１
２ｂを形成する。このとき、フィールド酸化膜２２３上
に形成されたポリサイド配線２１３ｂ，２１３ｃとＮ+
拡散層２１２ａ，２１２ｂとの高低差は約０．４５μｍ
である。続いて、ＴＥＯＳ（テトラエチルオルソシリケ
イト；Ｓｉ（ＯＣ2 Ｈ5 ）4 ）とＯ3 とを用いたＣＶＤ
法により、膜厚１μｍ程度のＳｉＯ2 からなる第１の層
間絶縁膜２２１を全面に形成する。次に、全面にフォト
レジスト膜２７１を形成する〔図５（Ａ）〕。
層のＡｌ系配線層を有する半導体装置の製造方法を示す
図５，図６を参照すると、本発明の第２の実施例では、
まず、Ｐ型Ｓｉ基板２０１の表面に、膜厚０．５μｍ程
度のフィールド酸化膜２２３，膜厚約１５ｎｍのゲート
絶縁膜２２４を形成する。次に、上層がＷＳｉ2 膜から
なり下層がＮ+ 型の多結晶Ｓｉ膜からなる膜厚約０．２
μｍのポリサイド配線２１３ａ，２１３ｂ，２１３ｃを
形成する。ポリサイド配線２１３ａはゲート電極を兼る
ことになる。このとき、フィールド酸化膜２２３上に形
成されたポリサイド配線２１３ｂ，２１３ｃとポリサイ
ド配線２１３ａとの高低差は約０．２５μｍである。次
に、Ａｓのイオン注入によりＮ+ 拡散層２１２ａ，２１
２ｂを形成する。このとき、フィールド酸化膜２２３上
に形成されたポリサイド配線２１３ｂ，２１３ｃとＮ+
拡散層２１２ａ，２１２ｂとの高低差は約０．４５μｍ
である。続いて、ＴＥＯＳ（テトラエチルオルソシリケ
イト；Ｓｉ（ＯＣ2 Ｈ5 ）4 ）とＯ3 とを用いたＣＶＤ
法により、膜厚１μｍ程度のＳｉＯ2 からなる第１の層
間絶縁膜２２１を全面に形成する。次に、全面にフォト
レジスト膜２７１を形成する〔図５（Ａ）〕。
【００３０】次に、フォトレジスト膜２７１が完全に除
去され，かつＮ+拡散層２１２ａ，２１２ｂ上の層間絶
縁膜２２１が厚さ約０．２５μｍエッチング除去される
までＣＨＦ3 とＯ2 とを用いたドライエッチングをよる
エッチバックを行ない、層間絶縁膜２２１ａを形成す
る。このとき、Ｎ+ 拡散層２１２ａ，２１２ｂ上の層間
絶縁膜２２１ａの膜厚は約０．７５μｍとなり、ポリサ
イド配線２１３ｂ，２１３ｃ上の層間絶縁膜２２１ａの
膜厚は約０．３μｍとなる。次に、Ｎ+ 拡散層２１２
ａ，ポリサイド配線２１３ｂに達する０．５μｍの口径
を有したコンタクト孔２３１ａ，２３１ｂを、層間絶縁
膜２２１ａにそれぞれ形成する。このとき、コンタクト
孔２３１ａ，２３１ｂのアスペクト比は、それぞれ１．
５，０．６となる〔図５（Ｂ）〕。
去され，かつＮ+拡散層２１２ａ，２１２ｂ上の層間絶
縁膜２２１が厚さ約０．２５μｍエッチング除去される
までＣＨＦ3 とＯ2 とを用いたドライエッチングをよる
エッチバックを行ない、層間絶縁膜２２１ａを形成す
る。このとき、Ｎ+ 拡散層２１２ａ，２１２ｂ上の層間
絶縁膜２２１ａの膜厚は約０．７５μｍとなり、ポリサ
イド配線２１３ｂ，２１３ｃ上の層間絶縁膜２２１ａの
膜厚は約０．３μｍとなる。次に、Ｎ+ 拡散層２１２
ａ，ポリサイド配線２１３ｂに達する０．５μｍの口径
を有したコンタクト孔２３１ａ，２３１ｂを、層間絶縁
膜２２１ａにそれぞれ形成する。このとき、コンタクト
孔２３１ａ，２３１ｂのアスペクト比は、それぞれ１．
５，０．６となる〔図５（Ｂ）〕。
【００３１】次に、第１の実施例と同様に、全面にＳｉ
膜（図示せず）を形成した後、例えば基板温度約４００
℃，成長速度約０．１μｍ／ｍｉｎの条件で膜厚約０．
５μｍのＡｌ−Ｇｅ合金膜（図示せず）を形成し熱流動
化，Ｓｉ膜との合金化反応により、膜厚約０．５μｍの
Ａｌ−Ｇｅ−Ｓｉ合金膜（図示せず）を形成する。この
段階で、コンタクト孔２３１ａ，２３１ｂの内部には、
完全にこのＡｌ−Ｇｅ−Ｓｉ合金膜が充填される。この
方法を用いるならば、アスペクト比の異なるコンタクト
孔に導電体層を充填することが容易である。このＡｌ−
Ｇｅ−Ｓｉ合金膜を第１の実施例と同様の方法によりパ
ターニングし、第１層のＡｌ系配線層であるＡｌ−Ｇｅ
−Ｓｉ合金膜２５２ａ，２５２ｂ，２５２ｃを形成す
る。Ａｌ−Ｇｅ−Ｓｉ合金膜２５２ａはコンタクト孔２
３１ａを充填するとともにＮ+ 拡散層２１２ａに接続し
た第１層のＡｌ系配線層となり、Ａｌ−Ｇｅ−Ｓｉ合金
膜２５２ｂはコンタクト孔２３１ｂを充填するとともに
ポリサイド配線層２１３ｂに接続した第１層のＡｌ系配
線層となる。次に、第１の層間絶縁膜２２１の形成と同
様の方法により、膜厚約０．８μｍのＳｉＯ2 からなる
第２の層間絶縁膜２２２を形成する〔図５（Ｃ）〕。
膜（図示せず）を形成した後、例えば基板温度約４００
℃，成長速度約０．１μｍ／ｍｉｎの条件で膜厚約０．
５μｍのＡｌ−Ｇｅ合金膜（図示せず）を形成し熱流動
化，Ｓｉ膜との合金化反応により、膜厚約０．５μｍの
Ａｌ−Ｇｅ−Ｓｉ合金膜（図示せず）を形成する。この
段階で、コンタクト孔２３１ａ，２３１ｂの内部には、
完全にこのＡｌ−Ｇｅ−Ｓｉ合金膜が充填される。この
方法を用いるならば、アスペクト比の異なるコンタクト
孔に導電体層を充填することが容易である。このＡｌ−
Ｇｅ−Ｓｉ合金膜を第１の実施例と同様の方法によりパ
ターニングし、第１層のＡｌ系配線層であるＡｌ−Ｇｅ
−Ｓｉ合金膜２５２ａ，２５２ｂ，２５２ｃを形成す
る。Ａｌ−Ｇｅ−Ｓｉ合金膜２５２ａはコンタクト孔２
３１ａを充填するとともにＮ+ 拡散層２１２ａに接続し
た第１層のＡｌ系配線層となり、Ａｌ−Ｇｅ−Ｓｉ合金
膜２５２ｂはコンタクト孔２３１ｂを充填するとともに
ポリサイド配線層２１３ｂに接続した第１層のＡｌ系配
線層となる。次に、第１の層間絶縁膜２２１の形成と同
様の方法により、膜厚約０．８μｍのＳｉＯ2 からなる
第２の層間絶縁膜２２２を形成する〔図５（Ｃ）〕。
【００３２】次に、全面にフォトレジスト膜（図示せ
ず）を形成した後、このフォトレジスト膜が全て除去さ
れるまで前述の方法によりエッチバックし、上面が概略
平坦化された層間絶縁膜２２２ａを形成する。このと
き、Ｎ+ 拡散層２１２ｂ上の層間絶縁膜２２１ａと層間
絶縁膜２２２ａとの合計の膜厚は約１．７５μｍ，ポリ
サイド配線２１３ｃ上の層間絶縁膜２２１ａと層間絶縁
膜２２２ａとの合計の膜厚は約１．３μｍ，Ａｌ−Ｇｅ
−Ｓｉ合金膜２５２ｃ上の層間絶縁膜２２２ａの膜厚は
約０．３μｍとなる。次に、層間絶縁膜２２２ａ，２２
１ａをエッチングしてＮ+ 拡散層２１２ｂに達するコン
タクト孔２３３ａ並びにポリサイド配線２１３ｃに達す
るコンタクト孔２３３ｂを形成するとともに、層間絶縁
膜２２２ａをエッチングして第１層のＡｌ系配線層であ
るＡｌ−Ｇｅ−Ｓｉ合金膜２５２ｃに達するコンタクト
孔２３３ｃを形成する。このとき、コンタクト孔２３３
ａ，２３３ｂ，２３３ｃのアスペクト比は、それぞれ
３．５，１．６，０．６となる〔図６（Ａ）〕。
ず）を形成した後、このフォトレジスト膜が全て除去さ
れるまで前述の方法によりエッチバックし、上面が概略
平坦化された層間絶縁膜２２２ａを形成する。このと
き、Ｎ+ 拡散層２１２ｂ上の層間絶縁膜２２１ａと層間
絶縁膜２２２ａとの合計の膜厚は約１．７５μｍ，ポリ
サイド配線２１３ｃ上の層間絶縁膜２２１ａと層間絶縁
膜２２２ａとの合計の膜厚は約１．３μｍ，Ａｌ−Ｇｅ
−Ｓｉ合金膜２５２ｃ上の層間絶縁膜２２２ａの膜厚は
約０．３μｍとなる。次に、層間絶縁膜２２２ａ，２２
１ａをエッチングしてＮ+ 拡散層２１２ｂに達するコン
タクト孔２３３ａ並びにポリサイド配線２１３ｃに達す
るコンタクト孔２３３ｂを形成するとともに、層間絶縁
膜２２２ａをエッチングして第１層のＡｌ系配線層であ
るＡｌ−Ｇｅ−Ｓｉ合金膜２５２ｃに達するコンタクト
孔２３３ｃを形成する。このとき、コンタクト孔２３３
ａ，２３３ｂ，２３３ｃのアスペクト比は、それぞれ
３．５，１．６，０．６となる〔図６（Ａ）〕。
【００３３】次に、第１層のＡｌ系配線層であるＡｌ−
Ｇｅ−Ｓｉ合金膜２５２ａ，２５２ｂ，２５２ｃと同様
の形成方法により、第２層のＡｌ系配線層である膜厚約
０．５μｍのＡｌ−Ｇｅ−Ｓｉ合金膜２５３ａ，２５３
ｂ，２５３ｃを形成する。この第２層のＡｌ系配線層を
形成する途中の段階では流動化したＡｌ−Ｇｅ合金膜が
存在するが、このとき第１層のＡｌ系配線層であるＡｌ
−Ｇｅ−Ｓｉ合金膜２５２ａ，２５２ｂ，２５２ｃは流
動化しない。Ａｌ−Ｇｅ−Ｓｉ合金膜２５３ａはコンタ
クト孔２３３ａを充填するとともにＮ+ 拡散層２１２ｂ
に接続した第２層のＡｌ系配線層となり、Ａｌ−Ｇｅ−
Ｓｉ合金膜２５３ｂはコンタクト孔２３３ｂを充填する
とともにポリサイド配線２１３ｃに接続した第２層のＡ
ｌ系配線層となり、Ａｌ−Ｇｅ−Ｓｉ合金膜２５３ｃは
コンタクト孔２３３ｃを充填するとともにＡｌ−Ｇｅ−
Ｓｉ合金膜２５２ｃに接続した第２層のＡｌ系配線層と
なる。最後に、約４００℃のＨ2 雰囲気でアニールを行
なう〔図６（Ｂ）〕。
Ｇｅ−Ｓｉ合金膜２５２ａ，２５２ｂ，２５２ｃと同様
の形成方法により、第２層のＡｌ系配線層である膜厚約
０．５μｍのＡｌ−Ｇｅ−Ｓｉ合金膜２５３ａ，２５３
ｂ，２５３ｃを形成する。この第２層のＡｌ系配線層を
形成する途中の段階では流動化したＡｌ−Ｇｅ合金膜が
存在するが、このとき第１層のＡｌ系配線層であるＡｌ
−Ｇｅ−Ｓｉ合金膜２５２ａ，２５２ｂ，２５２ｃは流
動化しない。Ａｌ−Ｇｅ−Ｓｉ合金膜２５３ａはコンタ
クト孔２３３ａを充填するとともにＮ+ 拡散層２１２ｂ
に接続した第２層のＡｌ系配線層となり、Ａｌ−Ｇｅ−
Ｓｉ合金膜２５３ｂはコンタクト孔２３３ｂを充填する
とともにポリサイド配線２１３ｃに接続した第２層のＡ
ｌ系配線層となり、Ａｌ−Ｇｅ−Ｓｉ合金膜２５３ｃは
コンタクト孔２３３ｃを充填するとともにＡｌ−Ｇｅ−
Ｓｉ合金膜２５２ｃに接続した第２層のＡｌ系配線層と
なる。最後に、約４００℃のＨ2 雰囲気でアニールを行
なう〔図６（Ｂ）〕。
【００３４】本実施例は、第１の実施例に示した効果を
有している。さらに、前述のエフ．エス．チェン等によ
るテクニカルダイジェスト．オブ．アイ・イー・ディー
・エム，５１−５４ページ（１９９０年）に記載された
方法と異なり、本実施例では、下層のＡｌ系配線層の形
成方法と同様の方法によって上層のＡｌ系配線層を形成
することが可能である。さらにまた、本実施例によれ
ば、多層のＡｌ系配線層を有する半導体装置において、
上層のＡｌ系配線層から拡散層を含めた下層配線層（下
層のＡｌ系配線層も含まれる）への接続の際に、下層の
Ａｌ系配線層への接続を介さずに直接に接続することが
可能である。このため、本実施例では、上層のＡｌ系配
線層と下層配線層との接続占有面積を縮小することがで
きる。
有している。さらに、前述のエフ．エス．チェン等によ
るテクニカルダイジェスト．オブ．アイ・イー・ディー
・エム，５１−５４ページ（１９９０年）に記載された
方法と異なり、本実施例では、下層のＡｌ系配線層の形
成方法と同様の方法によって上層のＡｌ系配線層を形成
することが可能である。さらにまた、本実施例によれ
ば、多層のＡｌ系配線層を有する半導体装置において、
上層のＡｌ系配線層から拡散層を含めた下層配線層（下
層のＡｌ系配線層も含まれる）への接続の際に、下層の
Ａｌ系配線層への接続を介さずに直接に接続することが
可能である。このため、本実施例では、上層のＡｌ系配
線層と下層配線層との接続占有面積を縮小することがで
きる。
【００３５】第１，第２の実施例では、層間絶縁膜の上
面を平坦化することにより、Ａｌ系配線層とコンタクト
孔に充填する導電体層とを同一の材料で形成することが
できた。スタッグド型のＤＲＡＭ，ＥＰＲＯＭ（Ｅｒａ
ｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯ
Ｍ），あるいはＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌ
ｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂ
ｌｅ ＲＯＭ）等では、層間絶縁膜の上面を平坦化して
これにビットコンタクト孔（ＤＲＡＭではノードコンタ
クト孔の場合もある）を形成するには、層間絶縁膜の膜
厚を十分厚くする必要がある。このため、これらの半導
体装置では、層間絶縁膜の上面が凹凸を有した状態のま
まにしておき、コンタクト孔に充填する導電体層の形成
に対して本発明を適用することが好ましい。
面を平坦化することにより、Ａｌ系配線層とコンタクト
孔に充填する導電体層とを同一の材料で形成することが
できた。スタッグド型のＤＲＡＭ，ＥＰＲＯＭ（Ｅｒａ
ｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯ
Ｍ），あるいはＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌ
ｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂ
ｌｅ ＲＯＭ）等では、層間絶縁膜の上面を平坦化して
これにビットコンタクト孔（ＤＲＡＭではノードコンタ
クト孔の場合もある）を形成するには、層間絶縁膜の膜
厚を十分厚くする必要がある。このため、これらの半導
体装置では、層間絶縁膜の上面が凹凸を有した状態のま
まにしておき、コンタクト孔に充填する導電体層の形成
に対して本発明を適用することが好ましい。
【００３６】ＥＰＲＯＭの略平面図である図７，および
ＥＰＲＯＭの製造方法を示す工程順の略断面図であり図
７のＸ−Ｙ線での略断面図である図８を合せて参照する
と、本発明の第３の実施例では、まず、Ｐ型Ｓｉ基板３
０１の表面に、膜厚約０．５μｍのフィールド酸化膜３
２３（図７参照），第１のゲート絶縁膜を形成する。次
に、膜厚約０．３μｍのＮ+ 型の第１の多結晶Ｓｉ膜を
選択的に形成し、第１の多結晶Ｓｉ膜の表面に第２のゲ
ート絶縁膜を形成し、全面に膜厚約０．３μｍのＮ+ 型
の第２の多結晶Ｓｉ膜を順次形成する。次に、第２の多
結晶Ｓｉ膜，第２のゲート絶縁膜，第１の多結晶Ｓｉ
膜，および第１のゲート絶縁膜を順次エッチングして、
ワード線を兼ねた制御ゲート電極である第２の多結晶Ｓ
ｉ膜３１５ａ，３１５ｂ，３１５ｃ，３１５ｄ，３１５
ｅ等，第２のゲート絶縁膜３２４ｂ，浮遊ゲート電極と
なる第１の多結晶Ｓｉ膜３１４，および第１のゲート絶
縁膜３２４ａを形成する。多結晶Ｓｉ膜３１５ａ，３１
５ｂ，３１５ｃ，３１５ｄ，３１５ｅ等，および多結晶
Ｓｉ膜３１４をマスクにして、Ａｓのイオン注入により
接合の深さが約０．１μｍのＮ+拡散層３１２ａ，３１
２ｂを形成する。Ｎ+ 拡散層３１２ａはソース領域とな
り、Ｎ+ 拡散層３１２ｂはドレイン領域となる。全面に
膜厚が５０〜２００ｎｍ程度の絶縁膜３２５を形成した
後、ＣＶＤ法等を用いて膜厚約０．５μｍのＢＰＳＧか
らなる層間絶縁膜３２１を形成する。絶縁膜３２５は、
層間絶縁膜３２１からＮ+ 拡散層３１２ａ，３１２ｂへ
Ｐ，Ｂが拡散するのを阻止する膜となる。次に、Ｎ+ 拡
散層３１２ｂに達するコンタクト孔３３１ａｂｃ，３３
１ａｄｅ等を層間絶縁膜３２１，絶縁膜３２５に形成す
る。この場合のコンタクト孔３３１ａｂｃ，３３１ａｄ
ｅ等は、層間絶縁膜３２１の凹部に形成される〔図７，
図８（Ａ）〕。
ＥＰＲＯＭの製造方法を示す工程順の略断面図であり図
７のＸ−Ｙ線での略断面図である図８を合せて参照する
と、本発明の第３の実施例では、まず、Ｐ型Ｓｉ基板３
０１の表面に、膜厚約０．５μｍのフィールド酸化膜３
２３（図７参照），第１のゲート絶縁膜を形成する。次
に、膜厚約０．３μｍのＮ+ 型の第１の多結晶Ｓｉ膜を
選択的に形成し、第１の多結晶Ｓｉ膜の表面に第２のゲ
ート絶縁膜を形成し、全面に膜厚約０．３μｍのＮ+ 型
の第２の多結晶Ｓｉ膜を順次形成する。次に、第２の多
結晶Ｓｉ膜，第２のゲート絶縁膜，第１の多結晶Ｓｉ
膜，および第１のゲート絶縁膜を順次エッチングして、
ワード線を兼ねた制御ゲート電極である第２の多結晶Ｓ
ｉ膜３１５ａ，３１５ｂ，３１５ｃ，３１５ｄ，３１５
ｅ等，第２のゲート絶縁膜３２４ｂ，浮遊ゲート電極と
なる第１の多結晶Ｓｉ膜３１４，および第１のゲート絶
縁膜３２４ａを形成する。多結晶Ｓｉ膜３１５ａ，３１
５ｂ，３１５ｃ，３１５ｄ，３１５ｅ等，および多結晶
Ｓｉ膜３１４をマスクにして、Ａｓのイオン注入により
接合の深さが約０．１μｍのＮ+拡散層３１２ａ，３１
２ｂを形成する。Ｎ+ 拡散層３１２ａはソース領域とな
り、Ｎ+ 拡散層３１２ｂはドレイン領域となる。全面に
膜厚が５０〜２００ｎｍ程度の絶縁膜３２５を形成した
後、ＣＶＤ法等を用いて膜厚約０．５μｍのＢＰＳＧか
らなる層間絶縁膜３２１を形成する。絶縁膜３２５は、
層間絶縁膜３２１からＮ+ 拡散層３１２ａ，３１２ｂへ
Ｐ，Ｂが拡散するのを阻止する膜となる。次に、Ｎ+ 拡
散層３１２ｂに達するコンタクト孔３３１ａｂｃ，３３
１ａｄｅ等を層間絶縁膜３２１，絶縁膜３２５に形成す
る。この場合のコンタクト孔３３１ａｂｃ，３３１ａｄ
ｅ等は、層間絶縁膜３２１の凹部に形成される〔図７，
図８（Ａ）〕。
【００３７】次に、第１の実施例と同様の方法により、
全面にＡｌ−Ｇｅ−Ｓｉ合金膜を形成する。続いて、こ
のＡｌ−Ｇｅ−Ｓｉ合金膜をエッチバックして、コンタ
クト孔３３１ａｂｃ，３３１ａｄｅ等の内部を充填する
導電体層であるＡｌ−Ｇｅ−Ｓｉ合金膜３５２を形成す
る〔図７，図８（Ｂ）〕。本実施例とは異なり、層間絶
縁膜の凸部，あるいは凹部並びに凸部にコンタクト孔が
形成されている場合には、フォトレジスト膜をマスクに
したエッチングとエッチバックとを適宜組み合せる必要
がある。
全面にＡｌ−Ｇｅ−Ｓｉ合金膜を形成する。続いて、こ
のＡｌ−Ｇｅ−Ｓｉ合金膜をエッチバックして、コンタ
クト孔３３１ａｂｃ，３３１ａｄｅ等の内部を充填する
導電体層であるＡｌ−Ｇｅ−Ｓｉ合金膜３５２を形成す
る〔図７，図８（Ｂ）〕。本実施例とは異なり、層間絶
縁膜の凸部，あるいは凹部並びに凸部にコンタクト孔が
形成されている場合には、フォトレジスト膜をマスクに
したエッチングとエッチバックとを適宜組み合せる必要
がある。
【００３８】次に、全面に膜厚約１．０μｍのＡｌ−Ｃ
ｕ−Ｓｉ合金膜（図示せず）をスパッタリングする。フ
ォトレジスト膜（図示せず）をマスクにして、ＢＣｌ3
とＣｌ2 との混合ガス用いたドライエッチングによりこ
のＡｌ−Ｃｕ−Ｓｉ合金膜をパターニングし、第１のＡ
ｌ系配線層でありビット線であるＡｌ−Ｃｕ−Ｓｉ合金
膜３６１ａ，３６１ｂ等を形成する。次に、ＣＨ3 ＯＨ
とＯ2 との混合ガスを用いてフォトレジスト膜のアッシ
ングを行なう。最後に、約４００℃のＨ2 雰囲気でアニ
ールを行なう〔図７，図８（Ｃ）〕。
ｕ−Ｓｉ合金膜（図示せず）をスパッタリングする。フ
ォトレジスト膜（図示せず）をマスクにして、ＢＣｌ3
とＣｌ2 との混合ガス用いたドライエッチングによりこ
のＡｌ−Ｃｕ−Ｓｉ合金膜をパターニングし、第１のＡ
ｌ系配線層でありビット線であるＡｌ−Ｃｕ−Ｓｉ合金
膜３６１ａ，３６１ｂ等を形成する。次に、ＣＨ3 ＯＨ
とＯ2 との混合ガスを用いてフォトレジスト膜のアッシ
ングを行なう。最後に、約４００℃のＨ2 雰囲気でアニ
ールを行なう〔図７，図８（Ｃ）〕。
【００３９】本実施例は第１の実施例の有する効果を有
している。さらに、本実施例は、コンタクト孔の口径が
第１の実施例よりさらに小さい場合にも適用できる。本
実施例を多層のＡｌ系配線層に適用した場合、配線層間
における層間絶縁膜の膜厚が第２の実施例より厚くする
ことが容易であることから、第２の実施例よりＡｌ系配
線層の間の寄生容量を低減することができる。
している。さらに、本実施例は、コンタクト孔の口径が
第１の実施例よりさらに小さい場合にも適用できる。本
実施例を多層のＡｌ系配線層に適用した場合、配線層間
における層間絶縁膜の膜厚が第２の実施例より厚くする
ことが容易であることから、第２の実施例よりＡｌ系配
線層の間の寄生容量を低減することができる。
【００４０】本発明の第１，第２，第３の実施例では、
コンタクト孔を充填する導電体層と下地配線層とが直接
に接続していた。Ａｌ系配線層が１層からなり、コンタ
クト孔を充填する導電体層と下地配線層とが導電性のバ
リア膜を介して接続する半導体装置の製造方法を示す図
９を参照すると、本発明の第４の実施例では、まず、前
述の第１の実施例と同様に、Ｐ型Ｓｉ基板４０１の表面
に、接合の深さが２μｍ程度のＮウェル４０２，および
Ｐウェル４０３が形成される。続いて、Ｎウェル４０２
の表面にはＰ+ 拡散層４１１ａ，Ｎ+ 拡散層４１２ｂが
形成され、Ｐウェル４０３の表面にはＮ+ 拡散層４１２
ａ，およびＰ+ 拡散層４１１ｂが形成される。Ｐ+ 拡散
層４１１ａ，４１１ｂ，およびＮ+ 拡散層４１２ａ，４
１２ｂの接合の深さは、それぞれ約０．１μｍである。
次に、全面にＳｉＯ2 からなる約１μｍの層間絶縁膜４
２１がＣＶＤ法により形成される。層間絶縁膜４２１の
上面は、概略平坦である。次に、Ｐ+ 拡散層４１１ａに
達するコンタクト孔４３１ａ，Ｎ+ 拡散層４１２ａに達
するコンタクト孔４３１ｂ，Ｎ+ 拡散層４１２ｂに達す
るコンタクト孔４３２ａ，およびＰ+ 拡散層４１１ｂに
達するコンタクト孔４３２ｂが、それぞれ層間絶縁膜４
２１に形成される。これらのコンタクト孔の口径は０．
５μｍであり、これらのアスペクト比は２．０である。
次に、全面に、膜厚５０ｎｍ程度のＴｉ膜４４２をスパ
ッタリングし、引き続き、基板温度約２００℃で膜厚５
０ｎｍ程度のＴｉＮ膜４４３をスパッタリングする。Ｔ
ｉ膜４４２は、ＴｉＮ膜４４３と下地の層間絶縁膜４２
１との密着性を増強するために設ける〔図９（Ａ）〕。
コンタクト孔を充填する導電体層と下地配線層とが直接
に接続していた。Ａｌ系配線層が１層からなり、コンタ
クト孔を充填する導電体層と下地配線層とが導電性のバ
リア膜を介して接続する半導体装置の製造方法を示す図
９を参照すると、本発明の第４の実施例では、まず、前
述の第１の実施例と同様に、Ｐ型Ｓｉ基板４０１の表面
に、接合の深さが２μｍ程度のＮウェル４０２，および
Ｐウェル４０３が形成される。続いて、Ｎウェル４０２
の表面にはＰ+ 拡散層４１１ａ，Ｎ+ 拡散層４１２ｂが
形成され、Ｐウェル４０３の表面にはＮ+ 拡散層４１２
ａ，およびＰ+ 拡散層４１１ｂが形成される。Ｐ+ 拡散
層４１１ａ，４１１ｂ，およびＮ+ 拡散層４１２ａ，４
１２ｂの接合の深さは、それぞれ約０．１μｍである。
次に、全面にＳｉＯ2 からなる約１μｍの層間絶縁膜４
２１がＣＶＤ法により形成される。層間絶縁膜４２１の
上面は、概略平坦である。次に、Ｐ+ 拡散層４１１ａに
達するコンタクト孔４３１ａ，Ｎ+ 拡散層４１２ａに達
するコンタクト孔４３１ｂ，Ｎ+ 拡散層４１２ｂに達す
るコンタクト孔４３２ａ，およびＰ+ 拡散層４１１ｂに
達するコンタクト孔４３２ｂが、それぞれ層間絶縁膜４
２１に形成される。これらのコンタクト孔の口径は０．
５μｍであり、これらのアスペクト比は２．０である。
次に、全面に、膜厚５０ｎｍ程度のＴｉ膜４４２をスパ
ッタリングし、引き続き、基板温度約２００℃で膜厚５
０ｎｍ程度のＴｉＮ膜４４３をスパッタリングする。Ｔ
ｉ膜４４２は、ＴｉＮ膜４４３と下地の層間絶縁膜４２
１との密着性を増強するために設ける〔図９（Ａ）〕。
【００４１】次に、６２０℃のＮ2 雰囲気での３０秒間
のランプアニールによるシリサイド化反応により、Ｐ+
拡散層４１１ａ，４１１ｂ，およびＮ+ 拡散層４１２
ａ，４１２ｂと接した部分のＴｉ膜４４２をＴｉＳｉ2
膜４４４に変換する。この反応は、コンタクト抵抗の値
を低く安定にするために行なう。Ｔｉ膜のままであると
コンタクト抵抗の値はばらつきが大きくなる。次に、第
１の実施例と同様に、全面に、膜厚５〜５０ｎｍ程度の
Ｓｉ膜４４１をスパッタリングにより形成する〔図９
（Ｂ）〕。
のランプアニールによるシリサイド化反応により、Ｐ+
拡散層４１１ａ，４１１ｂ，およびＮ+ 拡散層４１２
ａ，４１２ｂと接した部分のＴｉ膜４４２をＴｉＳｉ2
膜４４４に変換する。この反応は、コンタクト抵抗の値
を低く安定にするために行なう。Ｔｉ膜のままであると
コンタクト抵抗の値はばらつきが大きくなる。次に、第
１の実施例と同様に、全面に、膜厚５〜５０ｎｍ程度の
Ｓｉ膜４４１をスパッタリングにより形成する〔図９
（Ｂ）〕。
【００４２】次に、第１の実施例におけるＡｌ−Ｇｅ合
金膜のスパッタリング条件と同じ条件で、Ｇｅを１重量
％，Ｃｕを０．５重量％含む膜厚約１μｍのＡｌ−Ｇｅ
−Ｃｕ合金膜のスパッタリングを行ない、熱流動化，合
金化反応により膜厚約１μｍのＡｌ−Ｇｅ−Ｃｕ−Ｓｉ
合金膜を形成する。第１の実施例と同様の方法によりこ
のＡｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜をパターニングし、Ａ
ｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜４５４ａ，４５４ｂ，４５
４ｃ，４５４ｄを形成する。Ｔｉ膜４４２，ＴｉＮ膜４
４３も、この合金膜のエッチングの際に除去される。Ａ
ｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜４５２ａはコンタクト孔４
３２ｂの内部を充填する導電体層であるとともに、Ｐ+
拡散層４１１ｂを介してＰウェル４０３に接続されるＡ
ｌ系配線となる。同様に、Ａｌ−Ｇｅ−Ｃｕ−Ｓｉ合金
膜４５２ｂはコンタクト孔４３１ｂの内部を充填する導
電体層であるとともに、Ｎ+ 拡散層４１２ａに接続され
るＡｌ系配線となる。Ａｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜４
５２ｃはコンタクト孔４３１ａの内部を充填する導電体
層であるとともに、Ｐ+ 拡散層４１１ａに接続されるＡ
ｌ系配線となる。Ａｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜４５２
ｄはコンタクト孔４３２ａの内部を充填する導電体層で
あるとともに、Ｎ+ 拡散層４１２ｂを介してＮウェル４
０２に接続されるＡｌ系配線となる。最後に、約４００
℃のＨ2 雰囲気でアニールを行なう〔図９（Ｃ）〕。
金膜のスパッタリング条件と同じ条件で、Ｇｅを１重量
％，Ｃｕを０．５重量％含む膜厚約１μｍのＡｌ−Ｇｅ
−Ｃｕ合金膜のスパッタリングを行ない、熱流動化，合
金化反応により膜厚約１μｍのＡｌ−Ｇｅ−Ｃｕ−Ｓｉ
合金膜を形成する。第１の実施例と同様の方法によりこ
のＡｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜をパターニングし、Ａ
ｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜４５４ａ，４５４ｂ，４５
４ｃ，４５４ｄを形成する。Ｔｉ膜４４２，ＴｉＮ膜４
４３も、この合金膜のエッチングの際に除去される。Ａ
ｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜４５２ａはコンタクト孔４
３２ｂの内部を充填する導電体層であるとともに、Ｐ+
拡散層４１１ｂを介してＰウェル４０３に接続されるＡ
ｌ系配線となる。同様に、Ａｌ−Ｇｅ−Ｃｕ−Ｓｉ合金
膜４５２ｂはコンタクト孔４３１ｂの内部を充填する導
電体層であるとともに、Ｎ+ 拡散層４１２ａに接続され
るＡｌ系配線となる。Ａｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜４
５２ｃはコンタクト孔４３１ａの内部を充填する導電体
層であるとともに、Ｐ+ 拡散層４１１ａに接続されるＡ
ｌ系配線となる。Ａｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜４５２
ｄはコンタクト孔４３２ａの内部を充填する導電体層で
あるとともに、Ｎ+ 拡散層４１２ｂを介してＮウェル４
０２に接続されるＡｌ系配線となる。最後に、約４００
℃のＨ2 雰囲気でアニールを行なう〔図９（Ｃ）〕。
【００４３】なお、Ａｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜をエ
ッチバックし、コンタクト孔４３１ａ，４３１ｂ，４３
２ａ，４３２ｂの内部にのみＡｌ−Ｇｅ−Ｃｕ−Ｓｉ合
金膜を残留させ、全面に例えば膜厚約１μｍのＡｌ−Ｃ
ｕ−Ｓｉ合金膜を形成し、これをパターニングしてＡｌ
系配線層を形成してもよい。
ッチバックし、コンタクト孔４３１ａ，４３１ｂ，４３
２ａ，４３２ｂの内部にのみＡｌ−Ｇｅ−Ｃｕ−Ｓｉ合
金膜を残留させ、全面に例えば膜厚約１μｍのＡｌ−Ｃ
ｕ−Ｓｉ合金膜を形成し、これをパターニングしてＡｌ
系配線層を形成してもよい。
【００４４】本実施例は、前述の第１の実施例の有する
効果を有している。さらに、バリア膜を設けることによ
り、コンタクト孔を充填する導電体層にＡｌ合金膜を用
いるとき、拡散層と導電体層との界面で発生しやすいこ
の導電体層からのＳｉの析出（一種の固相エピタシャル
成長）が防止されるという点で、本実施例は第１の実施
例より優れている。さらにまた、本実施例に用いたＡｌ
合金膜にはＣｕが含まれているため、本実施例は第１の
実施例よりエレクトロマイグレーション耐性に優れてい
る。なお、第１の実施例においても、Ａｌ−Ｇｅ−Ｓｉ
合金膜の代りにＡｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜を用いる
ことができる。
効果を有している。さらに、バリア膜を設けることによ
り、コンタクト孔を充填する導電体層にＡｌ合金膜を用
いるとき、拡散層と導電体層との界面で発生しやすいこ
の導電体層からのＳｉの析出（一種の固相エピタシャル
成長）が防止されるという点で、本実施例は第１の実施
例より優れている。さらにまた、本実施例に用いたＡｌ
合金膜にはＣｕが含まれているため、本実施例は第１の
実施例よりエレクトロマイグレーション耐性に優れてい
る。なお、第１の実施例においても、Ａｌ−Ｇｅ−Ｓｉ
合金膜の代りにＡｌ−Ｇｅ−Ｃｕ−Ｓｉ合金膜を用いる
ことができる。
【００４５】本実施例ではバリア膜としてＴｉ膜とＴｉ
Ｎ膜との積層膜を使用したが、ＴｉＷ膜を用いることを
できる。ただし、この場合には、Ｐ+ 拡散層に対するコ
ンタクト抵抗の値が３倍程度の高い値になる。
Ｎ膜との積層膜を使用したが、ＴｉＷ膜を用いることを
できる。ただし、この場合には、Ｐ+ 拡散層に対するコ
ンタクト抵抗の値が３倍程度の高い値になる。
【００４６】バリア膜としてＴｉ膜とＴｉＮ膜との積層
膜を用いる方法は、６２０℃程度の熱処理が必要なた
め、２層以上のＡｌ系配線層に対しては使用することが
不可能である。この場合には、拡散層の表面にあらかじ
め導電性のバリア膜を形成しておくとよい。拡散層の表
面に自己整合的にシリサイド膜を形成する方法は、拡散
層の表面を露出させた後、全面にＴｉ膜を形成し、不活
性雰囲気で熱処理を行ない、拡散層の表面にＴｉＳｉ2
膜を形成している。この構造は、サリサイド（Ｓｅｌｆ
−ａｌｉｇｎｅｄ Ｓｉｌｉｃｉｄｅ）構造と呼ばれて
いる。
膜を用いる方法は、６２０℃程度の熱処理が必要なた
め、２層以上のＡｌ系配線層に対しては使用することが
不可能である。この場合には、拡散層の表面にあらかじ
め導電性のバリア膜を形成しておくとよい。拡散層の表
面に自己整合的にシリサイド膜を形成する方法は、拡散
層の表面を露出させた後、全面にＴｉ膜を形成し、不活
性雰囲気で熱処理を行ない、拡散層の表面にＴｉＳｉ2
膜を形成している。この構造は、サリサイド（Ｓｅｌｆ
−ａｌｉｇｎｅｄ Ｓｉｌｉｃｉｄｅ）構造と呼ばれて
いる。
【００４７】サリサイド構造の拡散層を有して２層のＡ
ｌ系配線層を有する２段のＣＭＯＳインバータ（バッフ
ァ回路）の略平面図である図１０，およびこのインバー
タの製造方法を工程順に示す略断面図であり図１０のＸ
−Ｘ線並びにＹ−Ｙ線での略断面図である図１１並びに
図１２を合せて参照すると、本発明の第５の実施例で
は、まず、Ｐ型Ｓｉ基板５０１の表面に、接合の深さが
２μｍ程度のＮウェル５０２，およびＰウェル５０３が
形成される。次に、Ｐ型Ｓｉ基板５０１の表面に、膜厚
０．５μｍ程度のフィールド酸化膜５２３，膜厚約１５
ｎｍのゲート絶縁膜５２４を形成する。次に、上層がＷ
Ｓｉ2 膜からなり下層がＮ+ 型の多結晶Ｓｉ膜からなる
膜厚約０．２μｍのポリサイド配線５１３ａ，５１３ｂ
を形成する。ポリサイド配線５１３ａは初段のＣＭＯＳ
インバータのゲート電極を兼ね、ポリサイド配線５１３
ｂは２段目のＣＭＯＳインバータのゲート電極を兼ねて
いる。次に、Ａｓのイオン注入により、Ｐウェル５０３
の表面にはＮ+ 拡散層５１２ａａ，５１２ａｂ，５１２
ｂａ，５１２ｂｂを形成し、Ｎウェル５０２の表面には
Ｎ+ 拡散層５１２ｃを形成する。これらのＮ+ 拡散層の
形成と前後して、ＢＦ2 のイオン注入により、Ｎウェル
５０２の表面にはＰ+ 拡散層５１１ａａ，５１１ａｂ，
５１１ｂａ，５１１ｂｂを形成し、Ｐウェル５０３の表
面にはＰ+ 拡散層５１１ｃを形成する。次に、全面に膜
厚１００ｎｍ程度のＳｉＯ2 からなる絶縁膜を形成し、
この絶縁膜をエッチバックしてポリサイド配線５１３
ａ，５１３ｂの側面にのみ絶縁膜５２５を残留させる。
ｌ系配線層を有する２段のＣＭＯＳインバータ（バッフ
ァ回路）の略平面図である図１０，およびこのインバー
タの製造方法を工程順に示す略断面図であり図１０のＸ
−Ｘ線並びにＹ−Ｙ線での略断面図である図１１並びに
図１２を合せて参照すると、本発明の第５の実施例で
は、まず、Ｐ型Ｓｉ基板５０１の表面に、接合の深さが
２μｍ程度のＮウェル５０２，およびＰウェル５０３が
形成される。次に、Ｐ型Ｓｉ基板５０１の表面に、膜厚
０．５μｍ程度のフィールド酸化膜５２３，膜厚約１５
ｎｍのゲート絶縁膜５２４を形成する。次に、上層がＷ
Ｓｉ2 膜からなり下層がＮ+ 型の多結晶Ｓｉ膜からなる
膜厚約０．２μｍのポリサイド配線５１３ａ，５１３ｂ
を形成する。ポリサイド配線５１３ａは初段のＣＭＯＳ
インバータのゲート電極を兼ね、ポリサイド配線５１３
ｂは２段目のＣＭＯＳインバータのゲート電極を兼ねて
いる。次に、Ａｓのイオン注入により、Ｐウェル５０３
の表面にはＮ+ 拡散層５１２ａａ，５１２ａｂ，５１２
ｂａ，５１２ｂｂを形成し、Ｎウェル５０２の表面には
Ｎ+ 拡散層５１２ｃを形成する。これらのＮ+ 拡散層の
形成と前後して、ＢＦ2 のイオン注入により、Ｎウェル
５０２の表面にはＰ+ 拡散層５１１ａａ，５１１ａｂ，
５１１ｂａ，５１１ｂｂを形成し、Ｐウェル５０３の表
面にはＰ+ 拡散層５１１ｃを形成する。次に、全面に膜
厚１００ｎｍ程度のＳｉＯ2 からなる絶縁膜を形成し、
この絶縁膜をエッチバックしてポリサイド配線５１３
ａ，５１３ｂの側面にのみ絶縁膜５２５を残留させる。
【００４８】次に、膜厚約５０ｎｍのＴｉ膜を全面に形
成し、６００℃程度のＡｒ雰囲気でのランプアニールに
よるシリサイド化反応を行ない、Ｐ+ 拡散層５１１ａ
ａ，５１１ａｂ，５１１ｂａ，５１１ｂｂ，５１１ｃの
表面，およびＮ+ 拡散層５１２ａａ，５１２ａｂ，５１
２ｂａ，５１２ｂｂ，５１２ｃの表面にそれぞれＴｉＳ
ｉ2 膜５４５を形成し、未反応とＴｉ膜をエッチング除
去する。このとき、ポリサイド配線５１３ａ，５１３ｂ
の表面には、ＴｉＳｉ2 膜は形成されない。
成し、６００℃程度のＡｒ雰囲気でのランプアニールに
よるシリサイド化反応を行ない、Ｐ+ 拡散層５１１ａ
ａ，５１１ａｂ，５１１ｂａ，５１１ｂｂ，５１１ｃの
表面，およびＮ+ 拡散層５１２ａａ，５１２ａｂ，５１
２ｂａ，５１２ｂｂ，５１２ｃの表面にそれぞれＴｉＳ
ｉ2 膜５４５を形成し、未反応とＴｉ膜をエッチング除
去する。このとき、ポリサイド配線５１３ａ，５１３ｂ
の表面には、ＴｉＳｉ2 膜は形成されない。
【００４９】次に、ＴＥＯＳとＯ3 とを用いたＣＶＤ法
により、膜厚０．５μｍ程度のＳｉＯ2 からなる第１の
層間絶縁膜５２１を全面に形成する。次に、Ｎ+ 拡散層
５１２ａａおよびＮ+ 拡散層５１２ｂａにそれぞれ達す
るコンタクト孔５３１ａ，Ｐ+ 拡散層５１１ａｂおよび
Ｐ+ 拡散層５１１ｂｂにそれぞれ達するコンタクト孔５
３１ｂ，ポリサイド配線５１３ａおよびポリサイド配線
５１３ｂにそれぞれ達するコンタクト孔５３１ｃを、層
間絶縁膜５２１に形成する〔図１０，図１１（Ａ），図
１２（Ａ）〕。
により、膜厚０．５μｍ程度のＳｉＯ2 からなる第１の
層間絶縁膜５２１を全面に形成する。次に、Ｎ+ 拡散層
５１２ａａおよびＮ+ 拡散層５１２ｂａにそれぞれ達す
るコンタクト孔５３１ａ，Ｐ+ 拡散層５１１ａｂおよび
Ｐ+ 拡散層５１１ｂｂにそれぞれ達するコンタクト孔５
３１ｂ，ポリサイド配線５１３ａおよびポリサイド配線
５１３ｂにそれぞれ達するコンタクト孔５３１ｃを、層
間絶縁膜５２１に形成する〔図１０，図１１（Ａ），図
１２（Ａ）〕。
【００５０】次に、コンタクト孔５３１ａ，５３１ｂ，
５３１ｃを充填するＡｌ−Ｇｅ−Ｃｕ−Ｓｉ膜５５４ａ
を形成する。次に、膜厚約１００ｎｍのＴｉＷ膜５４６
ａ，膜厚約１μｍのＡｌ−Ｃｕ−Ｓｉ合金膜，および膜
厚約１００ｎｍのＴｉＮ膜５４３ａを順次全面にスパッ
タリングする。ＴｉＮ膜５４３ａ，Ａｌ−Ｃｕ−Ｓｉ合
金膜，およびＴｉＷ膜５４６ａを順次エッチングして、
第１層目のＡｌ系配線層であるＡｌ−Ｃｕ−Ｓｉ合金膜
５６１ａ，５６１ｂ，５６１ｃを形成する。Ａｌ−Ｃｕ
−Ｓｉ合金膜５６１ａにより、Ｐ+ 拡散層５１１ａｂと
Ｎ+ 拡散層５１２ａａとポリサイド配線５１３ｂとが接
続される。出力信号線となるＡｌ−Ｃｕ−Ｓｉ合金膜５
６１ｂにより、Ｐ+ 拡散層５１１ｂｂとＮ+ 拡散層５１
２ｂａとが接続される。入力信号線となるＡｌ−Ｃｕ−
Ｓｉ合金膜５６１ｃはポリサイド配線５１３ａと接続さ
れる。
５３１ｃを充填するＡｌ−Ｇｅ−Ｃｕ−Ｓｉ膜５５４ａ
を形成する。次に、膜厚約１００ｎｍのＴｉＷ膜５４６
ａ，膜厚約１μｍのＡｌ−Ｃｕ−Ｓｉ合金膜，および膜
厚約１００ｎｍのＴｉＮ膜５４３ａを順次全面にスパッ
タリングする。ＴｉＮ膜５４３ａ，Ａｌ−Ｃｕ−Ｓｉ合
金膜，およびＴｉＷ膜５４６ａを順次エッチングして、
第１層目のＡｌ系配線層であるＡｌ−Ｃｕ−Ｓｉ合金膜
５６１ａ，５６１ｂ，５６１ｃを形成する。Ａｌ−Ｃｕ
−Ｓｉ合金膜５６１ａにより、Ｐ+ 拡散層５１１ａｂと
Ｎ+ 拡散層５１２ａａとポリサイド配線５１３ｂとが接
続される。出力信号線となるＡｌ−Ｃｕ−Ｓｉ合金膜５
６１ｂにより、Ｐ+ 拡散層５１１ｂｂとＮ+ 拡散層５１
２ｂａとが接続される。入力信号線となるＡｌ−Ｃｕ−
Ｓｉ合金膜５６１ｃはポリサイド配線５１３ａと接続さ
れる。
【００５１】次に、ＴＥＯＳとＯ3とを用いたＣＶＤ法
により、膜厚０．５μｍ程度のＳｉＯ2からなる第２の
層間絶縁膜５２２を全面に形成する。次に、Ｎ+拡散層
５１２ａｂおよびＮ+拡散層５１２ｂｂにそれぞれ達す
るコンタクト孔５３３ａ，Ｐ+拡散層５１１ａａおよび
Ｐ+拡散層５１１ｂａにそれぞれ達するコンタクト孔５
３３ｂ，Ｐ+拡散層５１１ｃに達するコンタクト孔５３
４ａ，Ｎ+拡散層５１２ｃに達するコンタクト孔５３４
ｂを、層間絶縁膜２２２，２２１に形成する。なおこの
工程において、本実施例では第１のＡｌ系配線層に対す
るコンタクト孔は形成されないが、このようなコンタク
ト孔を形成した場合、コンタクト孔の下端における第１
のＡｌ系配線層の上面のＴｉＮ膜５４３ａはエッチング
除去される〔図１０，図１１（Ｂ），図１２（Ｂ）〕。
により、膜厚０．５μｍ程度のＳｉＯ2からなる第２の
層間絶縁膜５２２を全面に形成する。次に、Ｎ+拡散層
５１２ａｂおよびＮ+拡散層５１２ｂｂにそれぞれ達す
るコンタクト孔５３３ａ，Ｐ+拡散層５１１ａａおよび
Ｐ+拡散層５１１ｂａにそれぞれ達するコンタクト孔５
３３ｂ，Ｐ+拡散層５１１ｃに達するコンタクト孔５３
４ａ，Ｎ+拡散層５１２ｃに達するコンタクト孔５３４
ｂを、層間絶縁膜２２２，２２１に形成する。なおこの
工程において、本実施例では第１のＡｌ系配線層に対す
るコンタクト孔は形成されないが、このようなコンタク
ト孔を形成した場合、コンタクト孔の下端における第１
のＡｌ系配線層の上面のＴｉＮ膜５４３ａはエッチング
除去される〔図１０，図１１（Ｂ），図１２（Ｂ）〕。
【００５２】次に、コンタクト孔５３３ａ，５３３ｂ，
５３４ａ，５３４ｂをそれぞれ充填するＡｌ−Ｇｅ−Ｃ
ｕ−Ｓｉ膜５５４ｂを形成する。次に、膜厚約１００ｎ
ｍのＴｉＷ膜５４６ｂ，膜厚約１μｍのＡｌ−Ｃｕ−Ｓ
ｉ合金膜，および膜厚約１００ｎｍのＴｉＮ膜５４３ｂ
を順次全面にスパッタリングする。ＴｉＮ膜５４３ｂ，
Ａｌ−Ｃｕ−Ｓｉ合金膜，およびＴｉＷ膜５４６ｂを順
次エッチングして、第２層目のＡＬ系配線層であるＡｌ
−Ｃｕ−Ｓｉ合金膜５６２ａ，５６２ｂを形成する。電
源配線となるＡｌ−Ｃｕ−Ｓｉ合金膜５６２ａにより、
Ｐ+拡散層５１１ａａとＰ+拡散層５１１ｂａとＮ+拡散
層５１２ｃを介してＮウェル５０２とが接続される。接
地配線となるＡｌ−Ｃｕ−Ｓｉ合金膜５６２ｂにより、
Ｎ■+拡散層５１２ａｂとＮ+拡散層５１２ｂｂとＰ+拡
散層５１１ｃを介してＰウェル５０３とが接続される。
最後に、約４００℃のＨ2雰囲気でアニールを行なう
〔図１０，図１２（Ｃ）〕。
５３４ａ，５３４ｂをそれぞれ充填するＡｌ−Ｇｅ−Ｃ
ｕ−Ｓｉ膜５５４ｂを形成する。次に、膜厚約１００ｎ
ｍのＴｉＷ膜５４６ｂ，膜厚約１μｍのＡｌ−Ｃｕ−Ｓ
ｉ合金膜，および膜厚約１００ｎｍのＴｉＮ膜５４３ｂ
を順次全面にスパッタリングする。ＴｉＮ膜５４３ｂ，
Ａｌ−Ｃｕ−Ｓｉ合金膜，およびＴｉＷ膜５４６ｂを順
次エッチングして、第２層目のＡＬ系配線層であるＡｌ
−Ｃｕ−Ｓｉ合金膜５６２ａ，５６２ｂを形成する。電
源配線となるＡｌ−Ｃｕ−Ｓｉ合金膜５６２ａにより、
Ｐ+拡散層５１１ａａとＰ+拡散層５１１ｂａとＮ+拡散
層５１２ｃを介してＮウェル５０２とが接続される。接
地配線となるＡｌ−Ｃｕ−Ｓｉ合金膜５６２ｂにより、
Ｎ■+拡散層５１２ａｂとＮ+拡散層５１２ｂｂとＰ+拡
散層５１１ｃを介してＰウェル５０３とが接続される。
最後に、約４００℃のＨ2雰囲気でアニールを行なう
〔図１０，図１２（Ｃ）〕。
【００５３】本実施例は、第２，第３，第４の実施例の
効果を兼ね備えている。さらに、本実施例ではＡｌ系配
線層の上面並びに底面にバリア膜が形成されているた
め、ストレスマイグレーション耐性に優れている。
効果を兼ね備えている。さらに、本実施例ではＡｌ系配
線層の上面並びに底面にバリア膜が形成されているた
め、ストレスマイグレーション耐性に優れている。
【００５４】なお、バリア膜であるＴｉＷ膜の代りに、
第４の実施例と同様にＴｉ膜とＴｉＮ膜との積層膜を使
用してもよい。また、本実施例に第４の実施例の構造，
製造方法を組み合せることも可能である。
第４の実施例と同様にＴｉ膜とＴｉＮ膜との積層膜を使
用してもよい。また、本実施例に第４の実施例の構造，
製造方法を組み合せることも可能である。
【００５５】
【発明の効果】以上説明したように本発明の半導体装置
は、コントクト孔を充填する導電体層が抵抗率の低いＡ
ｌ合金で形成されるため、コンタクト抵抗が低減でき
る。また、本発明の半導体装置は、拡散層に達するコン
タクト孔がＡｌ−Ｓｉ合金の共晶温度（５７７℃）より
低い共晶温度を有するＡｌ合金で形成されているため、
導電体層から拡散層へのＡｌの異常拡散が抑制され、Ｓ
ｉ基板の表面に形成された拡散層と層間絶縁膜を介して
Ｓｉ基板上に設けられたＡｌ系配線層との電気的な接続
において、コンタクト抵抗が低減され，かつＰ−Ｎ接合
におけるリーク電流が低減される。さらにまた、本発明
の半導体装置は、Ｓｉ基板の表面に形成された拡散層と
層間絶縁膜を介してＳｉ基板上に設けられた上層のＡｌ
系配線層との電気的な接続において、下層のＡｌ系配線
層との接続を介さずに直接に行なえるため、接続占有面
積を低減することが可能になる。
は、コントクト孔を充填する導電体層が抵抗率の低いＡ
ｌ合金で形成されるため、コンタクト抵抗が低減でき
る。また、本発明の半導体装置は、拡散層に達するコン
タクト孔がＡｌ−Ｓｉ合金の共晶温度（５７７℃）より
低い共晶温度を有するＡｌ合金で形成されているため、
導電体層から拡散層へのＡｌの異常拡散が抑制され、Ｓ
ｉ基板の表面に形成された拡散層と層間絶縁膜を介して
Ｓｉ基板上に設けられたＡｌ系配線層との電気的な接続
において、コンタクト抵抗が低減され，かつＰ−Ｎ接合
におけるリーク電流が低減される。さらにまた、本発明
の半導体装置は、Ｓｉ基板の表面に形成された拡散層と
層間絶縁膜を介してＳｉ基板上に設けられた上層のＡｌ
系配線層との電気的な接続において、下層のＡｌ系配線
層との接続を介さずに直接に行なえるため、接続占有面
積を低減することが可能になる。
【００５６】また、本発明の半導体装置の製造方法で
は、コンタクト孔を充填する導電体層の形成が、層間絶
縁膜にコンタクト孔を形成した後、Ｓｉ膜の形成，少な
くともＧｅを含む第１のＡｌ合金のスパッタリング，第
１のＡｌ合金の表面移動による第１のＡｌ合金膜の形
成，および第１のＡｌ合金膜とこのＳｉ膜との合金化反
応による少なくともＧｅとＳｉとを含む第２のＡｌ合金
膜の形成によりなされている。
は、コンタクト孔を充填する導電体層の形成が、層間絶
縁膜にコンタクト孔を形成した後、Ｓｉ膜の形成，少な
くともＧｅを含む第１のＡｌ合金のスパッタリング，第
１のＡｌ合金の表面移動による第１のＡｌ合金膜の形
成，および第１のＡｌ合金膜とこのＳｉ膜との合金化反
応による少なくともＧｅとＳｉとを含む第２のＡｌ合金
膜の形成によりなされている。
【００５７】第１のＡｌ合金のスパッタリング時点にお
いて、下地がＳｉ膜であるため第１のＡｌ合金の下地へ
の濡れ性は高い。このため、スパッタリングにより形成
される第１のＡｌ合金膜は島状の膜ではなくＳｉ膜の全
面を覆う膜になる。また、第１のＡｌ合金膜の共晶温度
はＡｌ−Ｓｉ合金の共晶温度より低いことから、Ａｌ−
Ｓｉ合金の共晶温度より低い温度で第１のＡｌ合金膜を
熱流動化させることができる。第１のＡｌ合金膜を熱流
動化させると、下地との濡れ性が高く下地のＳｉ膜の全
面を覆っていることから、アスペクト比の高いコンタク
ト孔内部にも流入しやすくなる。熱流動化された第１の
Ａｌ合金膜は、下地のＳｉ膜と合金化反応を起し、第２
のＡｌ合金膜が形成される。第２のＡｌ合金膜の共晶温
度は、第１のＡｌ合金膜の共晶温度より高く、Ａｌ−Ｓ
ｉ合金の共晶温度より低い。この共晶温度の差を利用し
て、合金化反応により得られた第２のＡｌ合金膜は熱流
動化しないようにすることができる。
いて、下地がＳｉ膜であるため第１のＡｌ合金の下地へ
の濡れ性は高い。このため、スパッタリングにより形成
される第１のＡｌ合金膜は島状の膜ではなくＳｉ膜の全
面を覆う膜になる。また、第１のＡｌ合金膜の共晶温度
はＡｌ−Ｓｉ合金の共晶温度より低いことから、Ａｌ−
Ｓｉ合金の共晶温度より低い温度で第１のＡｌ合金膜を
熱流動化させることができる。第１のＡｌ合金膜を熱流
動化させると、下地との濡れ性が高く下地のＳｉ膜の全
面を覆っていることから、アスペクト比の高いコンタク
ト孔内部にも流入しやすくなる。熱流動化された第１の
Ａｌ合金膜は、下地のＳｉ膜と合金化反応を起し、第２
のＡｌ合金膜が形成される。第２のＡｌ合金膜の共晶温
度は、第１のＡｌ合金膜の共晶温度より高く、Ａｌ−Ｓ
ｉ合金の共晶温度より低い。この共晶温度の差を利用し
て、合金化反応により得られた第２のＡｌ合金膜は熱流
動化しないようにすることができる。
【００５８】以上述べたことから、本発明の半導体装置
の製造方法は、Ｓｉ半導体装置のＡｌ系配線層と下層配
線層との電気的な接続において、コンタクト抵抗が低減
できる。また、本発明の半導体装置の製造方法は、Ｓｉ
基板の表面に形成された拡散層と層間絶縁膜を介してＳ
ｉ基板上に設けられたＡｌ系配線層との電気的な接続に
おいて、コンタクト抵抗が低減され，かつＰ−Ｎ接合に
おけるリーク電流が低減できる。また、本発明の半導体
装置の製造方法は、Ｓｉ基板の表面に形成された拡散層
と層間絶縁膜を介してＳｉ基板上に設けられた上層のＡ
ｌ系配線層との電気的な接続において、下層のＡｌ系配
線層との接続を介さずに直接に行うことが可能となり、
接続占有面積を低減できる。さらにまた、本発明の半導
体装置の製造方法は、Ｓｉ半導体装置の複数種類の下層
配線層に達する複数種類のコンタクト孔を層間絶縁膜に
同時に形成し、これらのコンタクト孔に同時に導電体膜
を充填することができる。
の製造方法は、Ｓｉ半導体装置のＡｌ系配線層と下層配
線層との電気的な接続において、コンタクト抵抗が低減
できる。また、本発明の半導体装置の製造方法は、Ｓｉ
基板の表面に形成された拡散層と層間絶縁膜を介してＳ
ｉ基板上に設けられたＡｌ系配線層との電気的な接続に
おいて、コンタクト抵抗が低減され，かつＰ−Ｎ接合に
おけるリーク電流が低減できる。また、本発明の半導体
装置の製造方法は、Ｓｉ基板の表面に形成された拡散層
と層間絶縁膜を介してＳｉ基板上に設けられた上層のＡ
ｌ系配線層との電気的な接続において、下層のＡｌ系配
線層との接続を介さずに直接に行うことが可能となり、
接続占有面積を低減できる。さらにまた、本発明の半導
体装置の製造方法は、Ｓｉ半導体装置の複数種類の下層
配線層に達する複数種類のコンタクト孔を層間絶縁膜に
同時に形成し、これらのコンタクト孔に同時に導電体膜
を充填することができる。
【図１】本発明の第１の実施例を説明するための工程順
の略断面図である。
の略断面図である。
【図２】本発明の第１の実施例を説明するための工程順
の略断面図である。
の略断面図である。
【図３】上記第１の実施例の効果を説明するための図で
あり、コンタクト孔の口径に対するコンタクト抵抗の値
を示すグラフである。
あり、コンタクト孔の口径に対するコンタクト抵抗の値
を示すグラフである。
【図４】上記第１の実施例の効果を説明するための図で
あり、リーク電流の頻度を示すグラフである。
あり、リーク電流の頻度を示すグラフである。
【図５】本発明の第２の実施例を説明するための工程順
の略断面図である。
の略断面図である。
【図６】本発明の第２の実施例を説明するための工程順
の略断面図である。
の略断面図である。
【図７】本発明の第３の実施例を説明するためのＥＰＲ
ＯＭの略平面図である。
ＯＭの略平面図である。
【図８】上記第３の実施例を製造方法に沿って説明する
ための図であり、図７のＸ−Ｙ線での略断面図である。
ための図であり、図７のＸ−Ｙ線での略断面図である。
【図９】本発明の第４の実施例を説明するための工程順
の略断面図である。
の略断面図である。
【図１０】本発明の第５の実施例を説明するためのＣＭ
ＯＳの２段インバータの略平面図である。
ＯＳの２段インバータの略平面図である。
【図１１】上記第５の実施例を製造方法に沿って説明す
るための図であり、図１０のＸ−Ｘ線での略断面図であ
る。
るための図であり、図１０のＸ−Ｘ線での略断面図であ
る。
【図１２】上記第５の実施例を製造方法に沿って説明す
るための図であり、図１０のＹ−Ｙ線での略断面図であ
る。
るための図であり、図１０のＹ−Ｙ線での略断面図であ
る。
１０１，２０１，３０１，４０１，５０１ Ｐ型Ｓｉ
基板 １０２，４０２，５０２ Ｎウェル １０３，４０３，５０３ Ｐウェル １１１ａ，１１１ｂ，４１１ａ，４１１ｂ，５１１ａ
ａ，５１１ａｂ，５１１ｂａ，５１１ｂｂ，５１１ｃ
Ｐ+拡散層 １１２ａ，１１２ｂ，２１２ａ，２１２ｂ，３１２ａ，
３１２ｂ，４１２ａ，４１２ｂ，５１２ａａ，５１２ａ
ｂ，５１２ｂａ，５１２ｂｂ，５１２ｃ Ｎ+拡散層 １２１，２２１，２２１ａ，２２２，２２２ａ，３２
１，４２１，５２１，５２２ 層間絶縁膜 １３１ａ，１３１ｂ，１３２ａ，１３２ｂ，２３１ａ，
２３１ｂ，２３３ａ，２３３ｂ，２３３ｃ，３３１ａｂ
ｃ，３３１ａｄｅ，４３１ａ，４３１ｂ，４３２ａ，４
３２ｂ，５３１ａ，５３１ｂ，５３１ｃ，５３３ａ，５
３３ｂ，５３４ａ，５３４ｂ コンタクト孔 １４１，１４１ａ，４４１ Ｓｉ膜 １５１，１５１ａ Ａｌ−Ｇｅ膜 １５２，１５２ａ，１５２ａａ，１５２ａｂ，１５２ａ
ｃ，１５２ａｄ，２５２ａ，２５２ｂ，２５２ｃ，２５
３ａ，２５３ｂ，２５３ｃ，３５２ Ａｌ−Ｇｅ−Ｓ
ｉ膜 ２１３ａ，２１３ｂ，２１３ｃ，５１３ａ，５１３ｂ
ポリサイド配線 ２２３，３２３，５２３ フィールド酸化膜 ２２４，３２４ａ，３２４ｂ，５２４ ゲート絶縁膜 ２７１ フォトレジスト膜 ３１４，３１５ａ，３１５ｂ，３１５ｃ，３１５ｄ，３
１５ｅ 多結晶Ｓｉ膜 ３２５，５２５ 絶縁膜 ３６１ａ，３６１ｂ，５６１ａ，５６１ｂ，５６１ｃ，
５６２ａ，５６２ｂＡｌ−Ｃｕ−Ｓｉ膜 ４４２ Ｔｉ膜 ４４３，５４３ａ，５４３ｂ ＴｉＮ膜 ４４４，５４５ ＴｉＳｉ2膜 ４５４ａ，４５４ｂ，４５４ｃ，４５４ｄ，５５４ａ，
５５４ｂ Ａｌ−Ｇｅ−Ｃｕ−Ｓｉ膜 ５４６ａ，５４６ｂ ＴｉＷ膜
基板 １０２，４０２，５０２ Ｎウェル １０３，４０３，５０３ Ｐウェル １１１ａ，１１１ｂ，４１１ａ，４１１ｂ，５１１ａ
ａ，５１１ａｂ，５１１ｂａ，５１１ｂｂ，５１１ｃ
Ｐ+拡散層 １１２ａ，１１２ｂ，２１２ａ，２１２ｂ，３１２ａ，
３１２ｂ，４１２ａ，４１２ｂ，５１２ａａ，５１２ａ
ｂ，５１２ｂａ，５１２ｂｂ，５１２ｃ Ｎ+拡散層 １２１，２２１，２２１ａ，２２２，２２２ａ，３２
１，４２１，５２１，５２２ 層間絶縁膜 １３１ａ，１３１ｂ，１３２ａ，１３２ｂ，２３１ａ，
２３１ｂ，２３３ａ，２３３ｂ，２３３ｃ，３３１ａｂ
ｃ，３３１ａｄｅ，４３１ａ，４３１ｂ，４３２ａ，４
３２ｂ，５３１ａ，５３１ｂ，５３１ｃ，５３３ａ，５
３３ｂ，５３４ａ，５３４ｂ コンタクト孔 １４１，１４１ａ，４４１ Ｓｉ膜 １５１，１５１ａ Ａｌ−Ｇｅ膜 １５２，１５２ａ，１５２ａａ，１５２ａｂ，１５２ａ
ｃ，１５２ａｄ，２５２ａ，２５２ｂ，２５２ｃ，２５
３ａ，２５３ｂ，２５３ｃ，３５２ Ａｌ−Ｇｅ−Ｓ
ｉ膜 ２１３ａ，２１３ｂ，２１３ｃ，５１３ａ，５１３ｂ
ポリサイド配線 ２２３，３２３，５２３ フィールド酸化膜 ２２４，３２４ａ，３２４ｂ，５２４ ゲート絶縁膜 ２７１ フォトレジスト膜 ３１４，３１５ａ，３１５ｂ，３１５ｃ，３１５ｄ，３
１５ｅ 多結晶Ｓｉ膜 ３２５，５２５ 絶縁膜 ３６１ａ，３６１ｂ，５６１ａ，５６１ｂ，５６１ｃ，
５６２ａ，５６２ｂＡｌ−Ｃｕ−Ｓｉ膜 ４４２ Ｔｉ膜 ４４３，５４３ａ，５４３ｂ ＴｉＮ膜 ４４４，５４５ ＴｉＳｉ2膜 ４５４ａ，４５４ｂ，４５４ｃ，４５４ｄ，５５４ａ，
５５４ｂ Ａｌ−Ｇｅ−Ｃｕ−Ｓｉ膜 ５４６ａ，５４６ｂ ＴｉＷ膜
Claims (15)
- 【請求項１】 少なくともＳｉ基板の表面に形成された
拡散層を含む下層配線層と、層間絶縁膜を介して前記Ｓ
ｉ基板上に設けられた上層配線層と、前記層間絶縁膜に
設けられた前記上層配線層から前記下層配線層に達する
コンタクト孔と、前記コンタクト孔を充填する導電体層
とを有する半導体装置において、 前記上層配線層がＡｌ系配線層からなることと、前記導
電体層がＡｌ−Ｓｉ合金の共晶温度より低い共晶温度を
有するＡｌ合金からなることとを特徴とする半導体装
置。 - 【請求項２】 前記導電体層を形成する前記Ａｌ合金が
少なくともＧｅとＳｉとを含んでいるＡｌ合金からなる
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記Ａｌ系配線層が前記導電体層を形成
する前記Ａｌ合金の共晶温度より高い共晶温度を有する
Ａｌ合金からなることを特徴とする請求項１，あるいは
請求項２記載の半導体装置。 - 【請求項４】 前記層間絶縁膜の上面が平坦であること
を特徴とする請求項１，請求項２，あるいは請求項３記
載の半導体装置。 - 【請求項５】 前記層間絶縁膜の上面が平坦であり、 前記Ａｌ系配線層が前記導電体層を形成する前記Ａｌ合
金からなることを特徴とする請求項１，あるいは請求項
２記載の半導体装置。 - 【請求項６】 前記下層配線層の上面における少なくと
も前記コンタクト孔により露出した領域に、導電性のバ
リア膜が設けられていることを特徴とする請求項１，請
求項２，請求項３，請求項４，あるいは請求項５記載の
半導体装置。 - 【請求項７】 少なくとも前記拡散層の上面の全面に、
シリサイド層が設けられていることを特徴とする請求項
６記載の半導体装置。 - 【請求項８】 少なくとも前記コンタクト孔により露出
した前記層間絶縁膜の側面に、前記バリア膜が設けられ
ていることを特徴とする請求項６，あるいは請求項７記
載の半導体装置。 - 【請求項９】 少なくともＳｉ基板の表面に設けられた
拡散層を含む下層配線層を形成する工程と、 全面に層間絶縁膜を形成した後、全面にフォトレジスト
膜を形成し、エッチバックを行ない、前記層間絶縁膜の
上面を平坦化する工程と、 前記下層配線層に達するコンタクト孔を前記層間絶縁膜
に形成する工程と、 前記コンタクト孔の形成により露出した前記層間絶縁膜
の側面，並びに前記コンタクト孔の形成により露出した
前記下層配線層の上面を含む全面に、Ｓｉ膜を形成する
工程と、 前記Ｓｉ膜の表面に少なくともＧｅを含む第１のＡｌ合
金のスパッタリングを行ない、前記第１のＡｌ合金の表
面移動により前記Ｓｉ膜の全面を覆う前記第１のＡｌ合
金膜を形成し、前記第１のＡｌ合金膜と前記Ｓｉ膜との
合金化反応により前記コンタクト孔の内部を含む全面に
少なくともＧｅとＳｉとを含む第２のＡｌ合金膜を形成
する工程と、 前記コンタクト孔の内部に前記第２のＡｌ合金膜を残留
させかつ前記第２のＡｌ合金膜からなるＡｌ系配線層を
形成するエッチング工程，あるいは前記コンタクト孔の
内部にのみ前記第２のＡｌ合金膜を残留させた後に全面
に前記第２のＡｌ合金膜より共晶温度の高い第３のＡｌ
合金膜を形成して前記第３のＡｌ合金膜からなるＡｌ系
配線層を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項１０】 少なくともＳｉ基板の表面に設けられ
た拡散層を含む下層配線層を形成する工程と、 全面に層間絶縁膜を形成した後、全面にフォトレジスト
膜を形成し、エッチバックを行ない、前記層間絶縁膜の
上面を平坦化する工程と、 前記下層配線層に達するコンタクト孔を前記層間絶縁膜
に形成する工程と、 前記コンタクト孔の形成により露出した前記層間絶縁膜
の側面，並びに前記コンタクト孔の形成により露出した
前記下層配線層の上面を含む全面に、Ｓｉ膜を形成する
工程と、 前記Ｓｉ膜の表面に少なくともＧｅを含む第１のＡｌ合
金のスパッタリングを行ない、前記第１のＡｌ合金の表
面移動により前記Ｓｉ膜の全面を覆う前記第１のＡｌ合
金膜を形成し、前記第１のＡｌ合金膜と前記Ｓｉ膜との
合金化反応により前記コンタクト孔の内部を含む全面に
少なくともＧｅとＳｉとを含む第２のＡｌ合金膜を形成
する工程と、 前記コンタクト孔の内部に前記第２のＡｌ合金膜を残留
させかつ前記第２のＡｌ合金膜からなるＡｌ系配線層を
形成するエッチング工程，あるいは前記コンタクト孔の
内部にのみ前記第２のＡｌ合金膜を残留させた後に全面
に前記第２のＡｌ合金膜より共晶温度の高い第３のＡｌ
合金膜を形成して前記第３のＡｌ合金膜からなるＡｌ系
配線層を形成する工程と、 新たな層間絶縁膜を形成し、前記新たな層間絶縁膜の上
面を平坦化する工程と、前記下層配線層，および前記Ａ
ｌ系配線層に対する複数種類の新たなコンタクト孔を前
記層間絶縁膜並びに前記新たな層間絶縁膜，および前記
新たな層間絶縁膜に形成する工程と、 前記新たなコンタクト孔の形成により露出した前記層間
絶縁膜の側面および前記新たな層間絶縁膜の側面，並び
に前記コンタクト孔の形成により露出した前記下層配線
層の上面および前記Ａｌ系配線層の上面を含む全面に、
新たなＳｉ膜を形成する工程と、 全面に新たな第２のＡｌ合金膜を形成する工程と、 前記新たなコンタクト孔の内部に前記新たな第２のＡｌ
合金膜を残留させかつ前記新たな第２のＡｌ合金膜から
なる上層のＡｌ系配線層を形成するエッチング工程，あ
るいは前記新たなコンタクト孔の内部にのみ前記新たな
第２のＡｌ合金膜を残留させた後に全面に新たな第３の
Ａｌ合金膜を形成して前記新たな第３のＡｌ合金膜から
なるＡｌ系配線層を形成するエッチング工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項１１】 少なくともＳｉ基板の表面に設けられ
た拡散層を含む下層配線層を形成する工程と、 全面に層間絶縁膜を形成する工程と、 前記下層配線層に達するコンタクト孔を前記層間絶縁膜
に形成する工程と、 前記コンタクト孔の形成により露出した前記層間絶縁膜
の側面，並びに前記コンタクト孔の形成により露出した
前記下層配線層の上面を含む全面に、Ｓｉ膜を形成する
工程と、 前記Ｓｉ膜の表面に少なくともＧｅを含む第１のＡｌ合
金のスパッタリングを行ない、前記第１のＡｌ合金の表
面移動により前記Ｓｉ膜の全面を覆う第１のＡｌ合金膜
を形成して前記第１のＡｌ合金膜と前記Ｓｉ膜との合金
化反応により前記コンタクト孔の内部を含む全面に少な
くともＧｅとＳｉとを含む第２のＡｌ合金膜を形成する
工程と、 コンタクト孔の内部にのみ前記第２のＡｌ合金膜を残留
させるエッチング工程と、 全面に前記第２のＡｌ合金膜より共晶温度の高い第３の
Ａｌ合金膜を形成し、前記第３のＡｌ合金膜をパターニ
ングしてＡｌ系配線層を形成する工程と、 を有する半導体装置の製造方法。 - 【請求項１２】 少なくともＳｉ基板の表面に設けられ
た拡散層を含む下層配線層を形成する工程と、 全面に層間絶縁膜を形成する工程と、 前記下層配線層に達するコンタクト孔を前記層間絶縁膜
に形成する工程と、 前記コンタクト孔の形成により露出した前記層間絶縁膜
の側面，並びに前記コンタクト孔の形成により露出した
前記下層配線層の上面を含む全面に、Ｓｉ膜を形成する
工程と、 前記Ｓｉ膜の表面に少なくともＧｅを含む第１のＡｌ合
金のスパッタリングを行ない、前記第１のＡｌ合金の表
面移動により前記Ｓｉ膜の全面を覆う第１のＡｌ合金膜
を形成して前記第１のＡｌ合金膜と前記Ｓｉ膜との合金
化反応により前記コンタクト孔内部を含む全面に少なく
ともＧｅとＳｉとを含む第２のＡｌ合金膜を形成する工
程と、 コンタクト孔の内部にのみ前記第２のＡｌ合金膜を残留
させるエッチング工程と、 全面に前記第２のＡｌ合金膜より共晶温度の高い第３の
Ａｌ合金膜を形成し、前記第３のＡｌ合金膜をパターニ
ングしてＡｌ系配線層を形成する工程と、 新たな層間絶縁膜を形成し、前記新たな層間絶縁膜の上
面を平坦化する工程と、前記下層配線層，および前記Ａ
ｌ系配線層に対する複数種類の新たなコンタクト孔を前
記層間絶縁膜並びに前記新たな層間絶縁膜，および前記
新たな層間絶縁膜に形成する工程と、 前記新たなコンタクト孔の形成により露出した前記層間
絶縁膜の側面および前記新たな層間絶縁膜の側面，並び
に前記コンタクト孔の形成により露出した前記下層配線
層の上面および前記Ａｌ系配線層の上面を含む全面に新
たなＳｉ膜を形成する工程と、 全面に新たな第２のＡｌ合金膜を形成する工程と、 前記新たなコンタクト孔内部にのみ前記新たな第２のＡ
ｌ合金膜を残留させた後に全面に新たな第３のＡｌ合金
膜を形成して前記新たな第３のＡｌ合金膜からなるＡｌ
系配線層を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項１３】 前記Ｓｉ膜の形成に先だって全面に導
電性のバリア膜を形成する工程をさらに備えることを特
徴とする請求項９，あるいは請求項１１記載の半導体装
置の製造方法。 - 【請求項１４】 前記Ｓｉ膜の形成に先だって全面に導
電性のバリア膜を形成する工程と、 前記新たなＳｉ膜の形成に先だって全面に導電性の新た
なバリア膜を形成する工程と、 をさらに備えることを特徴とする請求項１０，あるいば
請求項１２記載の半導体装置の製造方法。 - 【請求項１５】 前記層間絶縁膜の形成に先だって少な
くとも前記拡散層の上面にシリサイド層を形成する工程
をさらに備えることを特徴とする請求項９，請求項１
０，請求項１１，請求項１２，請求項１３，あるいは請
求項１４記載の半導体装置の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32834690 | 1990-11-28 | ||
| JP2-328348 | 1990-11-28 | ||
| JP2-328346 | 1990-11-28 | ||
| JP32834890 | 1990-11-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145061A JPH05145061A (ja) | 1993-06-11 |
| JP2841976B2 true JP2841976B2 (ja) | 1998-12-24 |
Family
ID=26572833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3305175A Expired - Lifetime JP2841976B2 (ja) | 1990-11-28 | 1991-11-21 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5169803A (ja) |
| JP (1) | JP2841976B2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| JP2547935B2 (ja) * | 1992-04-30 | 1996-10-30 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体集積回路の相互接続構造の形成方法 |
| KR970001883B1 (ko) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
| GB2309337B (en) * | 1993-03-02 | 1997-10-08 | Samsung Electronics Co Ltd | Semiconductor devices |
| US5747360A (en) * | 1993-09-17 | 1998-05-05 | Applied Materials, Inc. | Method of metalizing a semiconductor wafer |
| JP2797933B2 (ja) * | 1993-11-30 | 1998-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5466626A (en) * | 1993-12-16 | 1995-11-14 | International Business Machines Corporation | Micro mask comprising agglomerated material |
| KR0140646B1 (ko) * | 1994-01-12 | 1998-07-15 | 문정환 | 반도체장치의 제조방법 |
| US5466627A (en) * | 1994-03-18 | 1995-11-14 | United Microelectronics Corporation | Stacked capacitor process using BPSG precipitates |
| EP0697730B1 (en) * | 1994-08-05 | 1999-11-24 | International Business Machines Corporation | Method of forming an Al-Ge alloy with WGe polishing stop |
| TW290717B (en) * | 1994-10-28 | 1996-11-11 | Advanced Micro Devices Inc | Method to prevent formation of defects during multilayer interconnect processing |
| US5691571A (en) * | 1994-12-28 | 1997-11-25 | Nec Corporation | Semiconductor device having fine contact hole with high aspect ratio |
| KR0161116B1 (ko) * | 1995-01-06 | 1999-02-01 | 문정환 | 반도체 장치의 금속층 형성방법 |
| KR0179827B1 (ko) * | 1995-05-27 | 1999-04-15 | 문정환 | 반도체 소자의 배선 형성방법 |
| US6239029B1 (en) | 1995-07-17 | 2001-05-29 | Micron Technology, Inc. | Sacrificial germanium layer for formation of a contact |
| US5644166A (en) | 1995-07-17 | 1997-07-01 | Micron Technology, Inc. | Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts |
| US6225218B1 (en) * | 1995-12-20 | 2001-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| TW374230B (en) * | 1996-03-05 | 1999-11-11 | Tokyo Electron Ltd | Method of forming multilevel-interconnection for a semiconductor device |
| JP3695606B2 (ja) * | 1996-04-01 | 2005-09-14 | 忠弘 大見 | 半導体装置及びその製造方法 |
| US5789317A (en) | 1996-04-12 | 1998-08-04 | Micron Technology, Inc. | Low temperature reflow method for filling high aspect ratio contacts |
| US5989633A (en) * | 1996-04-29 | 1999-11-23 | Applied Materials, Inc. | Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum |
| US6331482B1 (en) * | 1996-06-26 | 2001-12-18 | Micron Technology, Inc. | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization |
| JP3725266B2 (ja) * | 1996-11-07 | 2005-12-07 | 株式会社半導体エネルギー研究所 | 配線形成方法 |
| US5804502A (en) * | 1997-01-16 | 1998-09-08 | Vlsi Technology, Inc. | Tungsten plugs for integrated circuits and methods for making same |
| US5844318A (en) | 1997-02-18 | 1998-12-01 | Micron Technology, Inc. | Aluminum film for semiconductive devices |
| US6376369B1 (en) | 1998-02-12 | 2002-04-23 | Micron Technology, Inc. | Robust pressure aluminum fill process |
| US6319774B1 (en) * | 1998-02-27 | 2001-11-20 | Micron Technology, Inc. | Method for forming a memory cell |
| US6316834B1 (en) | 1998-06-12 | 2001-11-13 | Vlsi Technology, Inc. | Tungsten plugs for integrated circuits and method for making same |
| US6057236A (en) * | 1998-06-26 | 2000-05-02 | International Business Machines Corporation | CVD/PVD method of filling structures using discontinuous CVD AL liner |
| US6611020B2 (en) | 1998-08-17 | 2003-08-26 | Micron Technology, Inc. | Memory cell structure |
| JP2000133712A (ja) * | 1998-08-18 | 2000-05-12 | Seiko Epson Corp | 半導体装置の製造方法 |
| US6157081A (en) * | 1999-03-10 | 2000-12-05 | Advanced Micro Devices, Inc. | High-reliability damascene interconnect formation for semiconductor fabrication |
| JP2003318395A (ja) * | 2002-04-19 | 2003-11-07 | Hitachi Ltd | 半導体装置の製造方法 |
| US7211502B2 (en) * | 2003-03-26 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR100784106B1 (ko) * | 2006-09-08 | 2007-12-10 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| US9627498B2 (en) * | 2015-05-20 | 2017-04-18 | Macronix International Co., Ltd. | Contact structure for thin film semiconductor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3382568A (en) * | 1965-07-22 | 1968-05-14 | Ibm | Method for providing electrical connections to semiconductor devices |
| US3501829A (en) * | 1966-07-18 | 1970-03-24 | United Aircraft Corp | Method of applying contacts to a microcircuit |
| US3740835A (en) * | 1970-08-31 | 1973-06-26 | Fairchild Camera Instr Co | Method of forming semiconductor device contacts |
| US3902936A (en) * | 1973-04-04 | 1975-09-02 | Motorola Inc | Germanium bonded silicon substrate and method of manufacture |
| LU80081A1 (fr) * | 1977-08-26 | 1979-05-15 | Delalande Sa | Nouvelles hydroxymethyl-5 oxazolidinones-2,leur procede de preparation et leur application therapeutique |
| JPS59154040A (ja) * | 1983-02-22 | 1984-09-03 | Toshiba Corp | 半導体装置の製造方法 |
-
1991
- 1991-11-21 JP JP3305175A patent/JP2841976B2/ja not_active Expired - Lifetime
- 1991-11-27 US US07/798,960 patent/US5169803A/en not_active Expired - Lifetime
-
1992
- 1992-08-31 US US07/937,419 patent/US5278449A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5169803A (en) | 1992-12-08 |
| JPH05145061A (ja) | 1993-06-11 |
| US5278449A (en) | 1994-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2841976B2 (ja) | 半導体装置およびその製造方法 | |
| US5903054A (en) | Integrated circuit with improved pre-metal planarization | |
| US7026212B2 (en) | Method for making high density nonvolatile memory | |
| US5557136A (en) | Programmable interconnect structures and programmable integrated circuits | |
| US5786268A (en) | Method for forming programmable interconnect structures and programmable integrated circuits | |
| US5313101A (en) | Interconnection structure of semiconductor integrated circuit device | |
| KR960006692B1 (ko) | 반도체장치의 배선접속구조 및 그 제조방법 | |
| US6605530B2 (en) | Method for fabricating semiconductor integrated circuit | |
| US5270254A (en) | Integrated circuit metallization with zero contact enclosure requirements and method of making the same | |
| US5891799A (en) | Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates | |
| US10497617B2 (en) | Conductive structure and method for manufacturing conductive structure | |
| US6870263B1 (en) | Device interconnection | |
| US20070026671A1 (en) | Method of forming low resistance tungsten films | |
| US5646070A (en) | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region | |
| US6319826B1 (en) | Method of fabricating barrier layer | |
| JPH1187499A (ja) | 半導体装置及びその製造方法 | |
| JPH11135623A (ja) | 多層配線装置及びその製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000058638A (ja) | 半導体装置及びその製造方法 | |
| JPH09275140A (ja) | 半導体装置における接続孔の形成方法 | |
| KR100268899B1 (ko) | 반도체소자의금속배선및그형성방법 | |
| TW202326944A (zh) | 半導體元件及其製作方法 | |
| JP2002151516A (ja) | 半導体装置及びその製造方法 | |
| Prasad et al. | Triple-level metal process for high-performance and high-density 0.6-um/5-V application-specific integrated circuits | |
| JP2001085645A (ja) | 半導体ウエハ上に、金属−酸化物−金属のキャパシタを製造する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071023 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101023 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111023 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 14 |