JP2002151516A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 アンランデッドビア構造を採用することによ
り集積度を向上しつつ、接続孔において抵抗値を減少す
ることができ、配線経路全体の抵抗値を減少することに
より回路動作速度を向上することができる半導体装置を
提供する。 【解決手段】 半導体装置１の配線２０にはアンランデ
ッドビア構造に基づき接続孔３１が配設されており、配
線２０の少なくともＡｌ合金膜２０Ｂの側壁に弗素拡散
バリア膜２１が配設されている。弗素拡散バリア膜２１
は、例えばＴｉＮ膜等の金属窒化物を用いて形成されて
おり、接続孔３１を形成する際のＦ系ガスの使用に基づ
く、Ａｌ合金膜２０Ｂの側壁のＡｌ弗化物の生成を防止
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特にＡｌ合金膜とこのＡｌ合金膜上
のバリアメタル膜とを少なくとも有する配線上に、アン
ランデッドビア（unlanded via）構造において接続孔を
配設した半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】半導体装置においては、集積回路の素子
間や回路間を結線する配線の引き回しを極力なくし、集
積度を向上するために、多層配線構造が採用されてい
る。図１１に示す多層配線構造の下層配線１０１は、下
地の層間絶縁膜１００上に形成され、アンダーバリアメ
タル膜１０１Ａ、Ａｌ合金膜１０１Ｂ、トップバリアメ
タル膜１０１Ｃのそれぞれを順次積層した複合膜により
形成されている。この下層配線１０１上には層間絶縁膜
１０２が形成され、層間絶縁膜１０２の下層配線１０１
上には接続孔（スルーホール又はビアホール）１０２Ｈ
が形成されている。層間絶縁膜１０２上にはさらに上層
配線１０５が形成されており、この上層配線１０５は接
続孔１０２Ｈを通して下層配線１０１に電気的に接続さ
れている。

【０００３】多層配線構造においてラインアンドスペー
スを縮小し、半導体装置のより一層の集積化を図るため
には、アンランデッドビア（ボーダーレスビア）構造の
採用が有望である。このアンランデッドビア構造とは、
半導体装置の製造において、配線とそれに対する接続孔
の製造用マスクとのアライメントずれを許容し、このア
ライメントずれに対応する余裕寸法を配線幅寸法に確保
しない、配線と接続孔との接続構造である。

【０００４】アンランデッドビア構造を採用する半導体
装置の製造方法は次の通りである。

【０００５】（１）まず最初に、層間絶縁膜１００上に
下層配線１０１を形成する（図１２参照。）。下層配線
１０１は、アンダーバリアメタル膜１０１Ａ、Ａｌ合金
膜１０１Ｂ、トップバリアメタル膜１０１Ｃのそれぞれ
を順次スパッタリング法を用いて成膜し、フォトリソグ
ラフィ技術及びエッチング技術を用いてパターンニング
することにより形成することができる。

【０００６】（２）下層配線１０１上に層間絶縁膜１０
２を形成し、図１２に示すように、層間絶縁膜１０２に
接続孔１０２Ｈを形成する。層間絶縁膜１０２は例えば
シリコン酸化膜、シリコン窒化膜等により形成されてい
る。接続孔１０２Ｈは、フォトリソグラフィ技術を用い
て形成したエッチングマスクを使用し、微細な開口寸法
を得るためにＣＦ_４ガス、ＣＨＦガス等を用いたリアク
ティブイオンエッチング（ＲＩＥ）により形成されてい
る。

【０００７】（３）図１３に示すように、接続孔１０２
Ｈを通して下層配線１０１に接続するように、層間絶縁
膜１０２上に上層配線１０５を形成する。

【０００８】

【発明が解決しようとする課題】上記アンランデッドビ
ア構造を採用する半導体装置はラインアンドスペースを
改善して集積度を向上する点において優れているもの
の、以下の点について配慮がなされていなかった。

【０００９】（１）半導体装置の製造において、層間絶
縁膜１０２の膜厚、接続孔１０２Ｈを形成するためのＲ
ＩＥのエッチング量等にはばらつきが生じるので、接続
孔１０２Ｈ内に確実に下層配線１０１が露出するよう
に、ＲＩＥは若干のオーバーエッチングをするように設
定されている。図１２に示すように、下層配線１０１と
接続孔１０２Ｈを形成するエッチングマスク（図示して
いない。）との間のアライメントずれは許容されている
ので、下層配線１０１に対して接続孔１０２Ｈにアライ
メントずれが生じ、接続孔１０２Ｈの底部は配線１０１
のＡｌ合金膜１０１Ｂの側壁に達してしまう。このた
め、Ａｌ合金膜１０１Ｂの側壁の露出部分とＲＩＥのエ
ッチングガスとの反応により、Ａｌ合金膜１０１Ｂの側
壁にＡｌ弗化物１０３が生成されてしまう。このＡｌ弗
化物１０３は、高抵抗体であり、接続孔１０２Ｈにおい
て実効的な電流経路の断面積を減少してしまい抵抗値を
増大してしまうので、配線経路全体的の抵抗値を高め、
半導体装置の回路動作速度を低下させてしまう。

【００１０】（２）この回路動作速度が基準値を満たさ
ない半導体装置は不良品となり、半導体装置の製造上の
歩留まりを低下させてしまう。

【００１１】本発明は上記課題を解決するためになされ
たものである。従って、本発明は、アンランデッドビア
構造を採用することにより集積度を向上しつつ、接続孔
において抵抗値を減少することができ、配線経路全体の
抵抗値を減少することにより回路動作速度を向上するこ
とができる半導体装置を提供することである。

【００１２】さらに、本発明の目的は、上記目的を達成
しつつ、層間絶縁膜のクラックの発生を防止することが
でき、上下配線間の短絡等を防止することにより電気的
信頼性に優れた半導体装置を提供することである。

【００１３】さらに、本発明の目的は、上記目的を達成
することができ、製造上の歩留まりを向上することがで
きる半導体装置の製造方法を提供することである。

【００１４】

【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、Ａｌ合金膜とこのＡｌ合金
膜上のバリアメタル膜とを少なくとも有する配線と、配
線のＡｌ合金膜の少なくとも側壁上の弗素拡散バリア膜
と、配線上及び弗素拡散バリア膜上の絶縁膜と、絶縁膜
の配線上に配設された接続孔とを備えた半導体装置とし
たことである。ここで、「Ａｌ合金膜」とは、エレクト
ロマイグレーションやストレスマイグレーションを抑制
するＣｕ、アロイスパイクを抑制するＳｉ等を適度にＡ
ｌに添加した合金膜という意味で使用され、例えばＡｌ
−Ｃｕ合金膜、Ａｌ−Ｓｉ合金膜、Ａｌ−Ｃｕ−Ｓｉ合
金膜等を実用的に使用することができる。「バリアメタ
ル膜」とは、Ａｌ合金膜のＡｌ又は上記添加物の拡散を
抑制するための金属膜という意味で使用され、例えばＴ
ｉ膜上にＴｉＮ膜を積層した複合膜を実用的に使用する
ことができる。この「バリアメタル膜」は少なくともＡ
ｌ合金膜上に配設されていればよいが、Ａｌ合金膜下に
も配設することができる。「配線」とは、素子間、回路
間等を電気的に接続する信号配線、素子、回路に電源
（動作電源、基準電源等を含む。）を供給する電源配
線、外部機器との間において信号や電源の入力、出力、
入出力等に使用される外部電極端子（ボンディングパッ
ド、バンプ電極用パッド）が少なくとも含まれる意味で
使用される。「接続孔」とは、配線とその上層の導体と
を電気的に接続するための導通孔という意味で使用さ
れ、この「接続孔」には、スルーホール、ビアホール、
ボンディング開口、バンプ電極用開口等が少なくとも含
まれる。「弗素拡散バリア膜」とは、配線のＡｌ合金膜
のＡｌとＦとの反応を防止することができ、しかも導電
性を有する膜という意味で使用される。この「弗素拡散
バリア膜」には、バリアメタル膜と同等の機能を有す
る、ＴｉＮ、ＷＮ、ＷＳｉＮ、ＴａＮ等の金属窒化膜の
単層膜、又は金属窒化膜を主構成膜とする複合膜を実用
的に使用することができる。「弗素拡散バリア膜」の膜
厚は、５ｎｍ〜５０ｎｍの範囲内に設定されることが好
ましい。「５ｎｍ」は、弗素拡散バリア膜の最低限の膜
厚であり、Ｆの拡散を防止するために必要最小限の膜厚
である。「５０ｎｍ」は、バリアメタル膜の膜厚若しく
は抵抗値と同等か、又は薄い膜厚若しくは小さい抵抗値
という意味である。つまり、「５０ｎｍ」とは、接続孔
において、「弗素拡散バリア膜」でなく、「バリアメタ
ル膜」により抵抗値を決定することができる、弗素拡散
バリア膜の最大限の膜厚である。

【００１５】このように構成される本発明の第１の特徴
に係る半導体装置においては、接続孔内において配線の
Ａｌ合金膜の側壁に弗素拡散バリア膜が配設されている
ので、このＡｌ合金膜の側壁にＡｌ弗化物が生成される
ことを防止することができる。従って、本発明の第１の
特徴に係る半導体装置においては、配線と接続孔とのア
ライメントずれを許容するアンランデッドビア構造を採
用することができるので、配線のラインアンドスペース
を微細化することができ、集積度を向上することができ
るとともに、接続孔において抵抗値を減少することがで
き、配線経路全体の抵抗値を減少することができるの
で、回路動作速度を向上することができる。

【００１６】本発明の第２の特徴は、上記本発明の第１
の特徴に係る半導体装置の弗素拡散バリア膜のバリアメ
タル膜側の上部に、曲面を備えた半導体装置としたこと
である。ここで、「弗素拡散バリア膜の上部」とは、配
線上の絶縁膜に接する部分であり、「曲面」とは、絶縁
膜にクラックを生じさせないような緩やかな形状を有す
る面という意味で使用される。「弗素拡散バリア膜の上
部の曲面の曲率半径」は、弗素拡散バリア膜の膜厚と同
等か、又はそれよりも大きいことが好ましい。

【００１７】このように構成される本発明の第２の特徴
に係る半導体装置においては、弗素拡散バリア膜の上部
に曲面を備えたことにより、絶縁膜のクラックの発生を
防止することができ、クラックを電流経路とする配線と
上層の導体との間の短絡を防止することができるので、
電気的信頼性を向上することができる。さらに、上記絶
縁膜のクラックの発生により誘発される絶縁膜の剥がれ
を防止することができるので、同様に半導体装置の電気
的信頼性を向上することができる。

【００１８】本発明の第３の特徴は、（１）Ａｌ合金膜
とこのＡｌ合金膜上のバリアメタル膜とを少なくとも有
する配線を形成する工程と、（２）配線のＡｌ合金膜の
少なくとも側壁上に弗素拡散バリア膜を形成する工程
と、（３）配線上及び弗素拡散バリア膜上に絶縁膜を形
成する工程と、（４）絶縁膜上に、配線上が開口された
マスクを形成する工程と、（５）マスクを使用し、Ｆ系
ガスにより絶縁膜にエッチングを行い、絶縁膜に接続孔
を形成する工程とを少なくとも備えた半導体装置の製造
方法としたことである。ここで「弗素拡散バリア膜」等
の用語の定義は、本発明の第１の特徴に係る半導体装置
の「弗素拡散バリア膜」等の用語の定義と同一である。
また、「弗素拡散バリア膜を形成する工程」は、配線の
バリアメタル膜上、バリアメタル膜側面上及びＡｌ合金
膜側面上を含む全面に弗素拡散バリア膜を形成する工程
と、弗素拡散バリア膜に、その成膜された膜厚に相当
分、異方性エッチングを行い、配線の側面にのみ弗素拡
散バリア膜を残存させる工程とを少なくとも含むことが
好ましい。

【００１９】このような本発明の第３の特徴に係る半導
体装置の製造方法においては、Ｆ系ガスにより絶縁膜に
エッチングを行い、絶縁膜に接続孔を形成する工程前
に、予め配線のＡｌ合金膜の側壁に弗素拡散バリア膜を
形成する工程を備えたことにより、Ｆ系ガスとＡｌ合金
膜との反応を弗素拡散バリア膜により防止することがで
き、Ａｌ合金膜の側壁にＡｌ弗化物が生成させることを
防止することができる。従って、上記本発明の第１の特
徴に係る半導体装置を製造することができるので、製造
上の歩留りを向上することができる。

【００２０】さらに、本発明の第３の特徴に係る半導体
装置の製造方法においては、配線を覆う全面に弗素拡散
バリア膜を形成した後、異方性エッチングを使用して配
線の少なくともＡｌ合金膜の側壁に弗素拡散バリア膜を
形成するようにしたので、本発明の第２の特徴に係る半
導体装置のように、弗素拡散バリア膜の上部に曲面を形
成することができる。従って、絶縁膜にクラックを生じ
ることがないので、半導体装置の製造上の歩留りを向上
することができる。

【００２１】

【発明の実施の形態】次に、図面を参照して、本発明に
係る半導体装置及びその製造方法を、本発明の実施の形
態により説明する。以下の図面の記載において、同一又
は類似の部分には同一又は類似の符号を付している。但
し、図面は模式的なものであり、厚みと平面寸法との関
係、各層の厚みの比率等は現実のものとは異なることに
留意すべきである。従って、具体的な厚みや寸法は以下
の説明を参酌して判断すべきものである。また、図面相
互間においても互いの寸法の関係や比率が異なる部分が
含まれていることは勿論である。

【００２２】半導体装置の構造：図１に示すように、本
発明の実施の形態に係る半導体装置１は、Ａｌ合金膜２
０ＢとこのＡｌ合金膜２０Ｂ上のバリアメタル膜２０Ｃ
とを少なくとも有する配線２０と、配線２０のＡｌ合金
膜２０Ｂの少なくとも側壁上の弗素拡散バリア膜２１
と、配線２０上及び弗素拡散バリア膜２１上の絶縁膜３
０と、絶縁膜３０の配線２０上に配設された接続孔３１
とを備えて構築されている。さらに、半導体装置１は、
接続孔３１に配設された接続孔配線（プラグ）３２と、
絶縁膜３０上に配設され接続孔配線３２を通して配線２
０に電気的に接続された配線４０とを備えて構築されて
いる。本発明の実施の形態に係る半導体装置１は、この
配線層数に限定されるものではないが、２層配線構造
（多層配線構造）を採用しており、さらにアンランデッ
ドビア構造を採用している。

【００２３】配線２０は、トランジスタ、抵抗素子、容
量素子等の半導体素子を覆う下地の層間絶縁膜１０上に
配設され、第１層目配線として構成されている。配線２
０は、本発明の実施の形態において、３層構造で構成さ
れている。つまり、配線２０は、アンダーバリアメタル
膜としてのバリアメタル膜２０Ａと、バリアメタル膜２
０Ａ上のＡｌ合金膜２０Ｂと、Ａｌ合金膜２０Ｂ上のト
ップバリアメタル膜としてのバリアメタル膜２０Ｃとを
備えた複合膜により構成されている。

【００２４】バリアメタル膜２０Ａは例えばＴｉ膜とこ
のＴｉ膜上のＴｉＮ膜とを備えて構成されており、全体
の膜厚は例えば２５ｎｍ〜３５ｎｍに設定されている。
Ａｌ合金膜２０Ｂには、ＣｕやＳｉを適量添加した、例
えばＡｌ−Ｃｕ合金膜、Ａｌ−Ｓｉ合金膜、Ａｌ−Ｃｕ
−Ｓｉ合金膜等を実用的に使用することができる。Ａｌ
合金膜２０Ｂの膜厚は例えば２００ｎｍ〜３００ｎｍに
設定されている。バリアメタル膜２０Ｃはバリアメタル
膜２０Ａと同様に例えばＴｉ膜とこのＴｉ膜上のＴｉＮ
膜とを備えて構成されており、全体の膜厚は例えば４０
ｎｍ〜５０ｎｍに設定されている。

【００２５】絶縁膜３０は、下層の配線２０と、第２層
目配線として構成された上層の配線４０との間に配設さ
れ、双方の電気的な分離を行うようになっている。絶縁
膜３０には、例えばシリコン酸化膜、シリコン窒化膜
等、又はそれを主構成層とした複合膜により形成されて
いる。

【００２６】接続孔３１は、配線２０に対するアライメ
ントずれを許容しており、図１中、配線２０に対して右
側にアライメントずれを生じた状態にある。接続孔３１
は、微細な開口寸法、例えば一辺を０．２０μｍ〜０．
２５μｍの開口寸法に設定しており、急峻な段差形状の
内壁を有している。接続孔３１の底部は、オーバーエッ
チングによって少なくとも配線２０のＡｌ合金膜２０Ｂ
の側壁に達するように構成されている。

【００２７】弗素拡散バリア膜２１は、配線２０のＡｌ
合金膜２０ＢのＡｌとＦとの反応を防止することがで
き、しかも導電性を有する材料により形成されている。
Ｆは絶縁膜３０に接続孔３１を形成する際に使用される
異方性エッチング、詳細にはＲＩＥのエッチングガスに
含まれている。弗素拡散バリア膜２１には、基本的には
バリアメタル膜２０Ａ、２０Ｃのそれぞれに含まれる膜
と同様のもの、例えばＴｉＮ、ＷＮ、ＷＳｉＮ、ＴａＮ
等の金属窒化膜の単層膜、又は金属窒化膜を主構成膜と
する複合膜を実用的に使用することができる。

【００２８】本発明の実施の形態に係る半導体装置１に
おいては、弗素拡散バリア膜２１に、５ｎｍ〜５０ｎｍ
の膜厚のＴｉＮ膜が使用されている。Ｆの拡散を防止
し、ＦとＡｌ合金膜のＡｌとの反応を防止し、Ａｌ弗化
物の生成を防止するためには、弗素拡散バリア膜２１の
膜厚は５ｎｍ以上とする必要がある。逆に、接続孔３１
内において、配線２０と接続孔配線３２との間の抵抗値
をできる限り小さくするには、図２に示すように、弗素
拡散バリア膜２１の膜厚ｔ１がバリアメタル膜２０Ｃの
膜厚ｔ２と同等か若しくは薄くする（ｔ１≦ｔ２）必要
がある。或いは、同図２に示すように、弗素拡散バリア
膜２１の抵抗Ｒ１がバリアメタル膜２０Ｃの抵抗Ｒ２と
同等か若しくは小さくする（Ｒ１≦Ｒ２）必要がある。
すなわち、弗素拡散バリア膜２１により接続孔３１内の
抵抗値が決まらないように、バリアメタル膜２０Ｃの膜
厚、例えば５０ｎｍの最大の膜厚と同等か、若しくはそ
れよりも弗素拡散バリア膜２１の膜厚を薄くする必要が
ある。

【００２９】さらに、同図２に示すように、弗素拡散バ
リア膜２１のバリアメタル膜２０Ｃ側の上部には、曲面
２１Ｒが配設されている。この曲面２１Ｒは、丁度、配
線２０の上端部分に配設されており、配線２０の上端部
分の絶縁膜３０にクラックを生じさせるような尖った形
状を緩和するようになっている。曲面２１Ｒの曲率半径
ｒは、絶縁膜３１のクラックの発生をより確実に防止す
るために、弗素拡散バリア膜２１の膜厚ｔ１と同等（ｒ
＝ｔ１）か、若しくはそれよりも大きく（ｒ＞ｔ１）設
定されていることが好ましい。

【００３０】図３は、本発明の実施の形態に係る半導体
装置１、つまり配線２０のＡｌ合金膜２０Ｂの側壁に弗
素拡散バリア膜２１を配設した場合において、接続孔３
１における抵抗値のばらつきを示している。横軸は抵抗
値（任意単位）、縦軸は標準偏差である。図４に示す弗
素拡散バリア膜２１を配設しない場合の接続孔における
抵抗値に比べて、図３に示すように相対的に抵抗値を減
少することができ、さらにチェーンイールド（chain yi
eld）を８７％から１００％に向上することができる。

【００３１】接続孔配線３２は、接続孔３１内部に選択
的に埋設されており、例えばＴｉＮ膜、Ｗ膜等の高融点
金属膜の単層膜、Ｔｉ膜上にＴｉＮ膜を積層した複合膜
等を実用的に使用することができる。接続孔配線３２に
おいて、ＴｉＮ膜の単層膜、若しくはＴｉ膜上にＴｉＮ
膜を積層した複合膜を使用する場合、ＰＶＤ法又はＣＶ
Ｄ法を用いて成膜することができる。Ｗ膜を使用する場
合、選択ＣＶＤ法を用いて成膜することができる。接続
孔配線３２以外の絶縁膜３０上に成膜されたＷ膜等は、
ケミカルメカニカルポリッシング（ＣＭＰ）法、ドライ
エッチング法等により除去することができる。

【００３２】配線４０は、下層の配線２０間を電気的に
接続し、又図示しないが、ボンディングパッド、バンプ
電極用バッド等の外部電極端子として使用されるように
なっている。この配線４０は、配線２０と同様に、アン
ダーバリアメタル膜としてのバリアメタル膜４０Ａと、
バリアメタル膜４０Ａ上のＡｌ合金膜４０Ｂと、Ａｌ合
金膜４０Ｂ上のトップバリアメタル膜としてのバリアメ
タル膜４０Ｃとを備えた３層構造の複合膜により構成さ
れている。この配線４０のバリアメタル膜４０Ａ、Ａｌ
合金膜４０Ｂ、バリアメタル膜４０Ｃのそれぞれは、配
線２０のバリアメタル膜２０Ａ、Ａｌ合金膜２０Ｂ、バ
リアメタル膜２０Ｃのそれぞれと同様に構成されてい
る。

【００３３】なお、図示しないが、配線４０上には最終
保護膜が配設されるようになっている。

【００３４】このように構成される本発明の実施の形態
に係る半導体装置１においては、接続孔３１内において
配線２０のＡｌ合金膜２０Ｂの側壁に弗素拡散バリア膜
２１が配設されているので、このＡｌ合金膜２０Ｂの側
壁にＡｌ弗化物が生成されることを防止することができ
る。従って、本発明の実施の形態に係る半導体装置１に
おいては、配線２０と接続孔３１とのアライメントずれ
を許容するアンランデッドビア構造を採用することがで
きるので、配線２０のラインアンドスペースを微細化す
ることができ、集積度を向上することができるととも
に、接続孔３１において抵抗値を減少することができ、
配線経路全体の抵抗値を減少することができるので、回
路動作速度を向上することができる。

【００３５】さらに、本発明の実施の形態に係る半導体
装置１においては、弗素拡散バリア膜２１の上部に曲面
２１Ｒを備えたことにより、絶縁膜３０のクラックの発
生を防止することができ、クラックを電流経路とする配
線２０と上層の配線４０との間の短絡を防止することが
できるので、電気的信頼性を向上することができる。ま
た、本発明の実施の形態に係る半導体装置１において
は、絶縁膜３０のクラックを通過経路とする重金属等の
汚染を防止することができるので、回路動作特性を変動
させることなく、電気的信頼性を向上することができ
る。そして、本発明の実施の形態に係る半導体装置１に
おいては、絶縁膜３０のクラックの発生を防止すること
ができるので、クラックに起因する絶縁膜３０の剥がれ
を防止することができる。

【００３６】半導体装置の製造方法：次に、上記本発明
の実施の形態に係る半導体装置１の製造方法を、図５乃
至図１０を用いて説明する。

【００３７】（１）まず最初に、図５に示すように、下
地の層間絶縁膜１０上に配線２０を形成する。配線２０
は、バリアメタル膜２０Ａ、Ａｌ合金膜２０Ｂ、バリア
メタル膜２０Ｃのそれぞれを上記膜厚範囲において例え
ばスパッタリング法を用いて成膜し、フォトリソグラフ
ィ技術を用いて形成したエッチングマスクを使用し、Ｒ
ＩＥを用いてパターンニングすることにより形成するこ
とができる。

【００３８】（２）図６に示すように、配線２０のバリ
アメタル膜２０Ｃ上、バリアメタル膜２０Ａ側面上、同
バリアメタル膜２０Ｃ側面上及びＡｌ合金膜２０Ｂ側面
上を含む基板上の全面に弗素拡散バリア膜２１を形成す
る。ステップカバレッジが良好で、平面上及び側壁上に
おいて均一な膜厚により成膜することができる、例えば
ＣＶＤ法を用い、例えば１０ｎｍの膜厚により弗素拡散
バリア膜２１を形成することができる。

【００３９】引き続き、弗素拡散バリア膜２１に、その
成膜された膜厚に相当分、ＲＩＥ等の異方性エッチング
を行い、図７に示すように配線２０の側壁上にのみ、つ
まり少なくともＡｌ合金膜２０Ｂの側壁上にのみ弗素拡
散バリア膜２１を残存させる。このような方法により弗
素拡散バリア膜２１を形成することにより、弗素拡散バ
リア膜２１の上部には曲面２１Ｒを同時に形成すること
ができる。

【００４０】（３）図８に示すように、配線２０上及び
弗素拡散バリア膜２１上を含む基板の全面に絶縁膜３０
を形成する。

【００４１】（４）フォトリソグラフィ技術を用いて、
絶縁膜３１上にエッチングマスク３１Ｍを形成する（図
９参照。）。エッチングマスク３１は配線２０上に開口
を備えており、この開口位置のアライメントずれはアン
ランデッドビア構造の採用により許容されている。

【００４２】（５）エッチングマスク３１Ｍを使用し、
異方性エッチング、例えばＣＦ_４ガス、ＣＨＦガス等の
Ｆ系ガスを使用するＲＩＥにより絶縁膜３０をエッチン
グし、図９に示すように接続孔３１を形成する。この接
続孔３１の底部はオーバーエッチングにより配線２０の
Ａｌ合金膜２０Ｂの側壁部分に達するようになっている
が、Ａｌ合金膜２０Ｂの側壁には予め弗素拡散バリア膜
２１が形成されているので、このＡｌ合金膜２０Ｂの側
壁にＡｌ弗化物が形成されることはない。

【００４３】（６）図１０に示すように、接続孔３１内
に埋設するように接続孔配線３２を形成する。

【００４４】（７）そして、前述の図１に示すように、
接続孔配線３２を通して配線２０に電気的に接続するよ
うに、絶縁膜３０上に配線４０を形成する。配線４０
は、配線２０と同様に、バリアメタル膜４０Ａ、Ａｌ合
金膜４０Ｂ、バリアメタル膜４０Ｃのそれぞれを例えば
スパッタリング法を用いて成膜し、フォトリソグラフィ
技術を用いて形成したエッチングマスクを使用し、ＲＩ
Ｅを用いてパターンニングすることにより形成すること
ができる。

【００４５】図示しないが、配線４０上に最終保護膜を
形成し、ボンディング開口又はバンプ電極用開口等を形
成することにより、本発明の実施の形態に係る半導体装
置１の製造工程を完了させることができる。

【００４６】このような本発明の実施の形態に係る半導
体装置１の製造方法においては、Ｆ系ガスにより絶縁膜
３０にエッチングを行い、絶縁膜３０に接続孔３１を形
成する工程前に、予め配線２０のＡｌ合金膜２０Ｂの側
壁に弗素拡散バリア膜２１を形成する工程を備えたこと
により、Ｆ系ガスとＡｌ合金膜２０Ｂとの反応を弗素拡
散バリア膜２１により防止することができ、Ａｌ合金膜
２０Ｂの側壁にＡｌ弗化物が生成させることを防止する
ことができる。従って、半導体装置１の製造上の歩留り
を向上することができる。

【００４７】さらに、本発明の実施の形態に係る半導体
装置１の製造方法においては、配線２０を覆う全面に弗
素拡散バリア膜２１を形成した後、異方性エッチングを
使用して配線２０の少なくともＡｌ合金膜２０Ｂの側壁
に弗素拡散バリア膜２１を形成するようにしたので、弗
素拡散バリア膜２１の上部に曲面２１Ｒを形成すること
ができる。従って、絶縁膜３０にクラックを生じること
がないので、半導体装置１の製造上の歩留りを向上する
ことができる。

【００４８】（その他の実施の形態）本発明は上記実施
の形態によって記載したが、この開示の一部をなす論述
及び図面はこの発明を限定するものであると理解すべき
ではない。この開示から当業者には様々な代替実施の形
態、実施例及び運用技術が明らかとなろう。

【００４９】例えば、上記実施の形態に係る半導体装置
１は２層配線構造を備えていたが、本発明は単層配線構
造、又は３層配線以上の多層配線構造を備えた半導体装
置に適用することができる。

【００５０】さらに、上記実施の形態に係る半導体装置
１においては、第１層目配線（下層配線）としての配線
２０とその上層の絶縁膜３０に形成される接続孔３１と
の接続構造に本発明を適用した例を説明したが、本発明
は、第２層目配線（上層配線）としての配線４０とその
上層の最終保護膜に形成されるボンディング開口又はバ
ンプ電極用開口との接続構造に適用することができる。

【００５１】さらに、本発明は、配線基板で構築される
半導体装置、又は半導体チップとそれを実装する配線基
板とにより構築される半導体装置等に適用することがで
きる。

【００５２】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。従っ
て、本発明の技術的範囲は上記の妥当な特許請求の範囲
に係る発明特定事項によってのみ定められるものであ
る。

【００５３】

【発明の効果】本発明は、アンランデッドビア構造を採
用することにより集積度を向上しつつ、接続孔において
抵抗値を減少することができ、配線経路全体の抵抗値を
減少することにより回路動作速度を向上することができ
る半導体装置を提供することができる。

【００５４】さらに、本発明は、層間絶縁膜のクラック
の発生を防止することができ、上下配線間の短絡を防止
することにより電気的信頼性に優れた半導体装置を提供
することができる。

【００５５】さらに、本発明は、製造上の歩留まりを向
上することができる半導体装置の製造方法を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る半導体装置の要部断
面図である。

【図２】図１に示す半導体装置の要部の模式的な拡大断
面図である。

【図３】本発明の実施の形態に係る半導体装置において
接続孔部分の抵抗値のばらつきを示す図である。

【図４】接続孔部分の抵抗値のばらつきの比較例を示す
図である。

【図５】本発明の実施の形態に係る半導体装置の工程断
面図である。

【図６】図５に続く、半導体装置の工程断面図である。

【図７】図６に続く、半導体装置の工程断面図である。

【図８】図７に続く、半導体装置の工程断面図である。

【図９】図８に続く、半導体装置の工程断面図である。

【図１０】図９に続く、半導体装置の工程断面図であ
る。

【図１１】本発明の先行技術に係る多層配線構造を備え
た半導体装置の要部断面図である。

【図１２】本発明の先行技術に係る多層配線構造を備え
た半導体装置の工程断面図である。

【図１３】図１２に続く、多層配線構造を備えた半導体
装置の工程断面図である。

【符号の説明】

１ 半導体装置 １０ 層間絶縁膜 ２０，４０ 配線 ２０Ａ，２０Ｃ，４０Ａ，４０Ｃ バリアメタル膜 ２０Ｂ，４０Ｂ Ａｌ合金膜 ２１ 弗素拡散バリア膜 ３０ 絶縁膜 ３１ 接続孔 ３１Ｍ エッチングマスク ３２ 接続孔配線

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 AA08 BA04 DA01 DA16 DB08 DB12 EB01 5F033 HH00 JJ18 JJ19 JJ33 KK09 KK18 KK28 KK32 KK33 KK34 MM08 MM13 NN06 NN07 PP06 PP07 PP14 PP15 QQ08 QQ09 QQ11 QQ13 QQ16 QQ31 QQ37 QQ48 RR04 RR06 TT02 TT08 WW02 XX15 XX17 XX31

Claims (6)

【特許請求の範囲】
1. 【請求項１】 Ａｌ合金膜とこのＡｌ合金膜上のバリア
   メタル膜とを少なくとも有する配線と、 前記配線のＡｌ合金膜の少なくとも側壁上の弗素拡散バ
   リア膜と、 前記配線上及び弗素拡散バリア膜上の絶縁膜と、 前記絶縁膜の配線上に配設された接続孔とを備えたこと
   を特徴とする半導体装置。
2. 【請求項２】 前記弗素拡散バリア膜は、 少なくともＴｉＮ、ＷＮ、ＷＳｉＮ、ＴａＮのいずれか
   の金属窒化膜であることを特徴とする請求項１に記載の
   半導体装置。
3. 【請求項３】 前記弗素拡散バリア膜の前記バリアメタ
   ル膜側の上部に、曲面を備えたことを特徴とする請求項
   １に記載の半導体装置。
4. 【請求項４】 前記弗素拡散バリア膜は、 ５ｎｍ〜５０ｎｍの範囲内の膜厚に設定されていること
   を特徴とする請求項１に記載の半導体装置。
5. 【請求項５】 少なくとも下記工程を備えたことを特徴
   とする半導体装置の製造方法。 （１）Ａｌ合金膜とこのＡｌ合金膜上のバリアメタル膜
   とを少なくとも有する配線を形成する工程 （２）前記配線のＡｌ合金膜の少なくとも側壁上に弗素
   拡散バリア膜を形成する工程 （３）前記配線上及び弗素拡散バリア膜上に絶縁膜を形
   成する工程 （４）前記絶縁膜上に、前記配線上が開口されたマスク
   を形成する工程 （５）前記マスクを使用し、Ｆ系ガスにより前記絶縁膜
   にエッチングを行い、前記絶縁膜に接続孔を形成する工
   程
6. 【請求項６】 前記弗素拡散バリア膜を形成する工程
   は、 前記配線のバリアメタル膜上、バリアメタル膜側面上及
   びＡｌ合金膜側面上を含む全面に弗素拡散バリア膜を形
   成する工程と、 前記弗素拡散バリア膜に、その成膜された膜厚に相当
   分、異方性エッチングを行い、配線の側壁にのみ弗素拡
   散バリア膜を残存させる工程とを少なくとも備えたこと
   を特徴とする請求項５に記載の半導体装置の製造方法。