JPH1092764A - 半導体素子のポリサイド層形成方法 - Google Patents

半導体素子のポリサイド層形成方法

Info

Publication number
JPH1092764A
JPH1092764A JP9162198A JP16219897A JPH1092764A JP H1092764 A JPH1092764 A JP H1092764A JP 9162198 A JP9162198 A JP 9162198A JP 16219897 A JP16219897 A JP 16219897A JP H1092764 A JPH1092764 A JP H1092764A
Authority
JP
Japan
Prior art keywords
layer
doped polysilicon
forming
tungsten silicide
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9162198A
Other languages
English (en)
Other versions
JP2828438B2 (ja
Inventor
Sung Hee Jung
聖 ▲ひ▼ 鄭
Chung Tae Kim
正 泰 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH1092764A publication Critical patent/JPH1092764A/ja
Application granted granted Critical
Publication of JP2828438B2 publication Critical patent/JP2828438B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 ポリサイド層形成時にドープポリシリコンに
含有された不純物イオンがタングステンシリサイド及び
接合部に拡散することを防止する。 【解決手段】 ドープポリシリコン層１４Ａ，１４Ｂ，
１４Ｃを多層に形成し、中間層１４Ｂの不純物濃度を最
も低くする。後続処理工程時、中間層の上下部に形成さ
れたドープポリシリコン層に含有された不純物イオンは
不純物濃度が低い中間層１４Ｂに拡散される。したがっ
てドープポリシリコン層内においてのみ不純物イオンの
拡散が起きるが接合部１２及びタングステンシリサイド
１５には不純物が拡散されない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子のポリサ
イド層形成方法に関し、特にドープポリシリコン（Ｄｏ
ｐｅｄ ＰｏｌｙーＳｉ）に含有された不純物イオンの
外部拡散により電気的特性の低下を防止することができ
るようにした半導体素子のポリサイド層形成方法に関す
るものである。
【０００２】一般に半導体素子の製造工程において配線
として用いられるタングステンシリサイド（ＷＳｉｘ）
はポリシリコンに比して電気比抵抗値が低く、熱的安定
性が優秀な長所を有する。このためタングステンシリサ
イド（ＷＳｉｘ）は後続の高温工程のため他の耐火金属
化合物を用いることができない場合、部分配線（Ｌｏｃ
ａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ）材料として用いられ
る。しかし、タングステンシリサイドは酸化膜（Ｏｘｉ
ｄｅ）との接着力が悪いため多くの場合ポリシリコン上
にタングステンシリサイドが蒸着されたポリサイド（Ｐ
ｏｌｙｃｉｄｅ）構造に形成される。
【０００３】ビットライン（Ｂｉｔ ｌｉｎｅ）形成過
程を例をあげて従来の半導体素子のポリサイド層形成方
法を説明する。
【０００４】図１乃至図３は従来の半導体素子のポリサ
イド層形成方法を説明するための素子の断面図である。
【０００５】従来は図１に図示されたように接合部２が
形成されたシリコン基板１上に絶縁層３を形成した後、
前記接合部２が露出されるように前記絶縁層３をパター
ニングしてコンタクトホール（Ｃｏｎｔａｃｔ Ｈｏｌ
ｅ）を形成する。
【０００６】更に全体上部にドープされたポリシリコン
４を蒸着した後、前記ドープポリシリコン４にタングス
テンシリサイド５を蒸着することによりドープポリシリ
コン４とタングステンシリサイド５とによりなるポリサ
イド層６を形成する。前記ポリサイド層６は二つの方法
で形成することができる。
【０００７】一つの方式は前記ドープポリシリコン４及
びタングステンシリサイド５が真空状態の装備において
インシチュー（Ｉｎ−Ｓｉｔｕ；蒸着工程に続くドーピ
ング工程を実質的に同じチャンバーで行う）で蒸着され
る場合であり、他の方式は前記ドープポリシリコン４及
びタングステンシリサイド５が互いに異なる装備により
各々蒸着される場合である。
【０００８】
【発明が解決しようとする課題】しかし、前者の場合、
後続の熱処理工程を経ることになると図１のＡ部詳細図
である図２に表示されたように前記ドープポリシリコン
４内に含有された燐（Ｐ）のような不純物イオン７が前
記接合部２と前記タングステンシリサイド５に拡散され
る。
【０００９】このため、前記不純物イオン７の拡散によ
り前記接合部２の深さが変化する。更に前記タングステ
ンシリサイド５のグレーン界面（ｇｒａｉｎ ｂｏｕｎ
ｄａｒｙ）に浸透した前記不純物イオン７は素子の動作
時電流の流れを妨害するため前記タングステンシリサイ
ド５の抵抗値が増加する。
【００１０】また、後者の場合、前記ドープポリシリコ
ン４を蒸着した後、前記タングステンシリサイド５を蒸
着する前に予備洗浄（Ｐｒｅｃｌｅａｎｉｎｇ）工程を
経るため図３に図示されたように前記ドープポリシリコ
ン４とタングステンシリサイド５の間には酸化膜８が生
成される。したがって、後続熱処理工程時に前記酸化膜
８により図２に図示されたような不純物イオン７の拡散
は防止されるが、工程の段階が複雑であるため収率が低
下する。
【００１１】したがって、本発明はドープポリシリコン
層を多層に形成し、中間層の不純物濃度を低くおさえる
ことにより前記の短所を解消することができる半導体素
子のポリサイド層形成方法を提供することにその目的が
ある。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
めの本発明は絶縁層が形成されたシリコン基板上に第１
乃至第３ドープポリシリコン層を順次に形成する段階
と、前記第３ドープポリシリコン層上にタングステンシ
リサイドを蒸着する段階とによりなることを特徴とし、
前記第２ドープポリシリコン層の不純物濃度は前記第１
及び第３ドープポリシリコン層の不純物濃度より低いこ
とを特徴とする。
【００１３】
【発明の実施の形態】以下、添付した図面を参照して本
発明を詳細に説明する。
【００１４】図４（ａ）乃至図４（ｃ）は本発明による
半導体素子のポリサイド層形成方法を説明するための素
子の断面図であり、図４（ａ）は接合部12が形成された
シリコン基板11上に絶縁層13を形成した後、前記接合部
12が露出されるように前記絶縁層13をパターニングして
コンタクトホール10を形成した状態の断面図である。
【００１５】図４（ｂ）は全体上部面に第１乃至第３ド
ープポリシリコン層14A ，14B ，14C を順次に形成した
状態の断面図である。この時、前記第２ドープポリシリ
コン層14B の不純物濃度を前記第１及び第３ドープポリ
シリコン層14A ，14C の不純物濃度より低く調節する。
【００１６】図４（ｃ）はインシチュー方式により前記
第３ドープポリシリコン層14C 上にタングステンシリサ
イド15を蒸着してドープポリシリコン層14A ，14B ，14
C 及びタングステンシリサイド15とによりなるポリサイ
ド層16を形成した状態の断面図である。
【００１７】一般に元素は膜（ｆｉｌｍ）内の濃度均衡
のため濃度が高い部分から低い部分に移動する。したが
って、本発明はこのような拡散原理を利用するためドー
プポリシリコン層を多層に形成し、中間層（図４（ｃ）
の第２ドープポリシリコン層14B ）の不純物濃度を低く
する。したがって、後続熱処理工程時に不純物濃度が最
も低い中間層の上下部に形成されたドープポリシリコン
層（図４（ｃ）の第１ドープポリシリコン層14A と第３
ドープポリシリコン層14C ）から不純物濃度が低い前記
中間層に不純物イオンが拡散する。
【００１８】結局、ドープポリシリコン層14A ，14B ，
14C 内に含有された不純物イオンは接合部12及びタング
ステンシリサイド15に拡散されないため接合部12の深さ
の変化及びタングステンシリサイド15の抵抗値の増加が
防止される。
【００１９】
【発明の効果】上述したように本発明によればポリサイ
ド層を形成したあと、後続熱処理工程を行う場合、ドー
プポリシリコン層内においてのみ不純物イオンの拡散が
起きるため不純物イオンの拡散による接合部の深さの変
化及びタングステンシリサイドの抵抗値の増加が防止さ
れる。したがって、素子の収率及び電気的特性を向上さ
せることができる卓越した効果がある。
【図面の簡単な説明】
【図１】従来の半導体素子のポリサイド層形成方法を説
明するための素子の断面図である。
【図２】図１中Ａ部の詳細図である。
【図３】従来の半導体素子のポリサイド層形成方法を説
明するための素子の断面図である。
【図４】（ａ）乃至（ｃ）は本発明による半導体素子の
ポリサイド層形成方法を説明するための素子の断面図で
ある。
【符号の説明】
１，11…シリコン基板 ２，12…接合部 ３，13…絶縁層 ４…ドープポリシリコン ５，15…タングステンシリサイド ７…不純物イオン ８…酸化膜 10…コンタクトホール 14A ，14B ，14C …第１乃至第３ドープポリシリコン層 16…ポリサイド層

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子のポリサイド層形成方法にお
    いて、 絶縁層が形成されたシリコン基板上に第１乃至第３ドー
    プポリシリコン層を順次に形成する段階と、 前記第３ドープポリシリコン層上にタングステンシリサ
    イドを蒸着する段階とによりなることを特徴とする半導
    体素子のポリサイド層形成方法。
  2. 【請求項２】 請求項１において、 前記第２ドープポリシリコン層の不純物濃度は前記第１
    及び第３ドープポリシリコン層の不純物濃度より低いこ
    とを特徴とする半導体素子のポリサイド層形成方法。
  3. 【請求項３】 請求項２において、 前記不純物は燐（Ｐ）であることを特徴とする半導体素
    子のポリサイド層形成方法。
  4. 【請求項４】 請求項１において、 前記タングステンシリサイドとドープポリシリコン層は
    インシチュー方式で形成されることを特徴とする半導体
    素子のポリサイド層形成方法。
JP9162198A 1996-06-21 1997-06-19 半導体素子のポリサイド層形成方法 Expired - Fee Related JP2828438B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960022799A KR100250744B1 (ko) 1996-06-21 1996-06-21 반도체 소자의 폴리사이드층 형성 방법
KR96-22799 1996-06-21

Publications (2)

Publication Number Publication Date
JPH1092764A true JPH1092764A (ja) 1998-04-10
JP2828438B2 JP2828438B2 (ja) 1998-11-25

Family

ID=19462802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9162198A Expired - Fee Related JP2828438B2 (ja) 1996-06-21 1997-06-19 半導体素子のポリサイド層形成方法

Country Status (5)

Country Link
US (1) US5976961A (ja)
JP (1) JP2828438B2 (ja)
KR (1) KR100250744B1 (ja)
DE (1) DE19726308B4 (ja)
GB (1) GB2314456B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125617A (ja) * 1996-10-21 1998-05-15 Nec Corp 半導体装置の製造方法
US6025264A (en) * 1998-02-09 2000-02-15 United Microelectronics Corp. Fabricating method of a barrier layer
TW387137B (en) * 1998-04-27 2000-04-11 Mosel Vitelic Inc Method for controlling dopant diffusion in plug doped
US6067680A (en) * 1998-04-29 2000-05-30 Micron Technology, Inc. Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
KR100376810B1 (ko) * 1998-09-23 2003-06-12 유나이티드 마이크로일렉트로닉스 코퍼레이션 배리어막을갖는반도체소자및그제조방법
TW434866B (en) * 1999-08-13 2001-05-16 Taiwan Semiconductor Mfg Manufacturing method for contact plug
US6670682B1 (en) * 2002-08-29 2003-12-30 Micron Technology, Inc. Multilayered doped conductor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5190886A (en) * 1984-12-11 1993-03-02 Seiko Epson Corporation Semiconductor device and method of production
US5112435A (en) * 1985-10-11 1992-05-12 Applied Materials, Inc. Materials and methods for etching silicides, polycrystalline silicon and polycides
GB8710359D0 (en) * 1987-05-01 1987-06-03 Inmos Ltd Semiconductor element
JPH0680638B2 (ja) * 1990-07-05 1994-10-12 株式会社東芝 半導体装置の製造方法
DE69125215T2 (de) * 1990-07-16 1997-08-28 Applied Materials Inc Verfahren zur Abscheidung einer hochdotierten Polysiliciumschicht auf eine stufenförmige Halbleiterwaferfläche, welches verbesserte Stufenbeschichtung liefert
KR920015622A (ko) * 1991-01-31 1992-08-27 원본미기재 집적 회로의 제조방법
US5147820A (en) * 1991-08-26 1992-09-15 At&T Bell Laboratories Silicide formation on polysilicon
JP3128323B2 (ja) * 1992-04-13 2001-01-29 株式会社東芝 半導体集積回路装置およびその製造方法
JP3395263B2 (ja) * 1992-07-31 2003-04-07 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2978736B2 (ja) * 1994-06-21 1999-11-15 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE19726308A1 (de) 1998-01-02
JP2828438B2 (ja) 1998-11-25
GB9712517D0 (en) 1997-08-20
DE19726308B4 (de) 2006-02-23
KR100250744B1 (ko) 2000-05-01
US5976961A (en) 1999-11-02
GB2314456B (en) 2001-03-28
GB2314456A (en) 1997-12-24
KR980005667A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US5466638A (en) Method of manufacturing a metal interconnect with high resistance to electromigration
JPH0343778B2 (ja)
JP2000082682A (ja) 半導体―絶縁層の製造方法及びそれを有する素子の製造方法
JPS63193562A (ja) バイポ−ラトランジスタの製造方法
JPS607775A (ja) 半導体装置およびその製造方法
JP2828438B2 (ja) 半導体素子のポリサイド層形成方法
JPH0653492A (ja) 半導体装置及びその製造方法
EP0264309B1 (en) Self-aligned base shunt for transistor
JP2654175B2 (ja) 半導体装置の製造方法
JP2603088B2 (ja) 半導体装置
JPH0554263B2 (ja)
JPS61228661A (ja) 半導体装置及びその製造方法
JP3069866B2 (ja) 半導体装置の製造方法
JPH0414497B2 (ja)
JPH0613605A (ja) 半導体装置及びその製造方法
JPS62264643A (ja) 半導体装置の製造方法
JPS61111573A (ja) 半導体装置
JPH06104428A (ja) 半導体装置及びその製造方法
JPH04146626A (ja) 半導体装置及びその製造方法
JPH08264536A (ja) 半導体装置及びその製造方法
JPH0462178B2 (ja)
JPS63306658A (ja) 半導体装置およびその製造方法
JP2000332130A (ja) 半導体集積回路装置の製造方法
JPH06120213A (ja) 半導体装置の製造方法
JPH02246226A (ja) Ｍｏｓトランジスタの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100918

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100918

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110918

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees